JP3527148B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3527148B2 JP3527148B2 JP27046399A JP27046399A JP3527148B2 JP 3527148 B2 JP3527148 B2 JP 3527148B2 JP 27046399 A JP27046399 A JP 27046399A JP 27046399 A JP27046399 A JP 27046399A JP 3527148 B2 JP3527148 B2 JP 3527148B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer region
- region
- opening
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 title claims description 30
- 239000010410 layer Substances 0.000 claims description 259
- 238000009792 diffusion process Methods 0.000 claims description 225
- 239000012535 impurity Substances 0.000 claims description 120
- 239000011229 interlayer Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000059 patterning Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims 4
- 239000000463 material Substances 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置の製造
方法に関し、特に詳しくは、付加的なリソグラフィー工
程を必要とせずに拡散層領域の構成に対応したコンタク
ト配線を形成する事が可能な半導体装置の製造方法を提
供するものである。
方法に関し、特に詳しくは、付加的なリソグラフィー工
程を必要とせずに拡散層領域の構成に対応したコンタク
ト配線を形成する事が可能な半導体装置の製造方法を提
供するものである。
【０００２】
【従来の技術】従来から、例えばトランジスタに於て、
その特性を向上する為に、拡散層領域の濃度を、ソース
領域とドレイン領域で異ならせた、所謂非対称型のトラ
ンジスタは、知られている。
その特性を向上する為に、拡散層領域の濃度を、ソース
領域とドレイン領域で異ならせた、所謂非対称型のトラ
ンジスタは、知られている。
【０００３】図３に従来の非対称トランジスタの構造な
らびに製造方法の一例を示す。
らびに製造方法の一例を示す。
【０００４】まず、製造方法であるが、図３（Ａ）の様
に、例えばｐ型シリコン基板１０１の表面に、例えば１
００Åのシリコン酸化膜１０２を形成し、更に、例えば
１５００Åのリンドープされた多結晶シリコン膜を形成
し、その多結晶シリコン膜を所望のパターンにパターニ
ングし、ゲート電極１０３とする。
に、例えばｐ型シリコン基板１０１の表面に、例えば１
００Åのシリコン酸化膜１０２を形成し、更に、例えば
１５００Åのリンドープされた多結晶シリコン膜を形成
し、その多結晶シリコン膜を所望のパターンにパターニ
ングし、ゲート電極１０３とする。
【０００５】その後、例えば１５００Åのシリコン酸化
膜を形成し、異方性エッチバックを行い、ゲート電極１
０３の側面にサイドウォール１０４を形成する。
膜を形成し、異方性エッチバックを行い、ゲート電極１
０３の側面にサイドウォール１０４を形成する。
【０００６】ここで、図３（Ｂ）に示す様に、ｎ型の不
純物（例えばＡｓ）をイオン注入し、拡散層１０５を形
成する。
純物（例えばＡｓ）をイオン注入し、拡散層１０５を形
成する。
【０００７】さらに、図３（Ｃ）に示す様に、リソグラ
フィ技術を用いてソース・ドレインのどちらか一方にの
み、追加でｎ型の不純物（例えばＡｓ）を再度イオン注
入することで、より濃度の濃い拡散層１０６を形成す
る。
フィ技術を用いてソース・ドレインのどちらか一方にの
み、追加でｎ型の不純物（例えばＡｓ）を再度イオン注
入することで、より濃度の濃い拡散層１０６を形成す
る。
【０００８】その後、絶縁膜１０７形成、コンタクト１
０８形成、配線１０９形成を経て、図３（Ｄ）に示す様
に、半導体トランジスタができあがる。
０８形成、配線１０９形成を経て、図３（Ｄ）に示す様
に、半導体トランジスタができあがる。
【０００９】当該トランジスタの構造は図３（Ｄ）に示
すとおり、ソース・ドレインの不純物濃度が異なり、ま
た従来のトランジスタの構造に於いては、ソース・ドレ
インに設けられた配線に接続するためのコンタクト配線
の大きさは、左右同一である。
すとおり、ソース・ドレインの不純物濃度が異なり、ま
た従来のトランジスタの構造に於いては、ソース・ドレ
インに設けられた配線に接続するためのコンタクト配線
の大きさは、左右同一である。
【００１０】
【発明が解決しようとする課題】従って、従来に於いて
は、当該一部の拡散層の不純物濃度をその他の拡散層の
不純物濃度と異なる様に構成したとしても、何れの拡散
層に接続されているコンタクト配線の大きさ、或いは太
さ等が同一である限り、当該半導体装置に於ける電気的
な特性の改善には大きく寄与する事はなかった。
は、当該一部の拡散層の不純物濃度をその他の拡散層の
不純物濃度と異なる様に構成したとしても、何れの拡散
層に接続されているコンタクト配線の大きさ、或いは太
さ等が同一である限り、当該半導体装置に於ける電気的
な特性の改善には大きく寄与する事はなかった。
【００１１】例えば、トランジスタに於いて、ソース領
域の不純物濃度をドレイン領域の不純物濃度よりも大き
くする事によって、当該ソース−ゲート間電圧を低下さ
せない様にする事が考えられるが、その為には、当該ソ
ース拡散層に接続されるコンタクト配線も低抵抗化が必
要であり、その為には、当該コンタクト配線の断面積を
大きくする事が必要になってくる。
域の不純物濃度をドレイン領域の不純物濃度よりも大き
くする事によって、当該ソース−ゲート間電圧を低下さ
せない様にする事が考えられるが、その為には、当該ソ
ース拡散層に接続されるコンタクト配線も低抵抗化が必
要であり、その為には、当該コンタクト配線の断面積を
大きくする事が必要になってくる。
【００１２】又、当該不純物濃度を異にする拡散層を形
成する場合には、例えば、さらなるリソグラフィ工程が
付加的に必要になり、その結果、工程数の増加するので
コストが高くなるという欠点があった。
成する場合には、例えば、さらなるリソグラフィ工程が
付加的に必要になり、その結果、工程数の増加するので
コストが高くなるという欠点があった。
【００１３】一方、特開昭６０−７７６号公報及び特開
平８−１８０５２号公報には、ソース拡散層領域とドレ
イン拡散層領域の不純物濃度を非対称に形成する半導体
装置の製造方法が記載されており、又、特開平８−２６
４５６１号公報には、ソース及びドレイン拡散層領域の
それぞれにＰ型不純物とＮ型不純物とを同時に混在させ
且つ構成的に非対称構造に形成したトランジスタに関し
て記載されているが、何れの公知例に於いても、両拡散
層に於ける不純物濃度を非対称に構成し、且つ両拡散層
に接続されるコンタクト配線の断面積をも同時に非対称
に形成する技術は開示されていない。
平８−１８０５２号公報には、ソース拡散層領域とドレ
イン拡散層領域の不純物濃度を非対称に形成する半導体
装置の製造方法が記載されており、又、特開平８−２６
４５６１号公報には、ソース及びドレイン拡散層領域の
それぞれにＰ型不純物とＮ型不純物とを同時に混在させ
且つ構成的に非対称構造に形成したトランジスタに関し
て記載されているが、何れの公知例に於いても、両拡散
層に於ける不純物濃度を非対称に構成し、且つ両拡散層
に接続されるコンタクト配線の断面積をも同時に非対称
に形成する技術は開示されていない。
【００１４】又、特開平１１−１９５７８７号公報に
は、ソース拡散層領域とドレイン拡散層領域の構造をゲ
ート電極に対して非対称に形成し、且つ一方の拡散層領
域に接続されるコンタクト配線の形状を他方の拡散層領
域に接続されるコンタクト配線の形状と異なる様に構成
されたトランジスタに関して記載されているが、両拡散
層に於ける不純物濃度を非対称に構成し、且つ両拡散層
に接続されるコンタクト配線の断面積をも同時に非対称
に形成する技術は開示されていない。
は、ソース拡散層領域とドレイン拡散層領域の構造をゲ
ート電極に対して非対称に形成し、且つ一方の拡散層領
域に接続されるコンタクト配線の形状を他方の拡散層領
域に接続されるコンタクト配線の形状と異なる様に構成
されたトランジスタに関して記載されているが、両拡散
層に於ける不純物濃度を非対称に構成し、且つ両拡散層
に接続されるコンタクト配線の断面積をも同時に非対称
に形成する技術は開示されていない。
【００１５】更に、特許第２７６３０２５号公報には、
ソース拡散層領域とドレイン拡散層領域の構造をゲート
電極に対して非対称に形成したトランジスタに関して記
載されているが、両拡散層に於ける不純物濃度を非対称
に構成し、且つ両拡散層に接続されるコンタクト配線の
断面積をも同時に非対称に形成する技術は開示されてい
ない。
ソース拡散層領域とドレイン拡散層領域の構造をゲート
電極に対して非対称に形成したトランジスタに関して記
載されているが、両拡散層に於ける不純物濃度を非対称
に構成し、且つ両拡散層に接続されるコンタクト配線の
断面積をも同時に非対称に形成する技術は開示されてい
ない。
【００１６】従って、本発明の目的は、上記した従来技
術の欠点を改良し、半導体基板に設けられる複数の拡散
層領域の一部の不純物濃度をその他の拡散層領域に於け
る不純物濃度と異なる様に構成した半導体装置或いは、
半導体基板に設けられる複数の拡散層領域の一部の電気
的導電型をその他の拡散層領域に於ける電気的導電型と
異ならせた半導体装置を製造するに際して、付加的リソ
グラフィー工程を不要とし、製造コストの増加を抑える
ことが出来る半導体装置の製造方法を提供するものであ
る。
術の欠点を改良し、半導体基板に設けられる複数の拡散
層領域の一部の不純物濃度をその他の拡散層領域に於け
る不純物濃度と異なる様に構成した半導体装置或いは、
半導体基板に設けられる複数の拡散層領域の一部の電気
的導電型をその他の拡散層領域に於ける電気的導電型と
異ならせた半導体装置を製造するに際して、付加的リソ
グラフィー工程を不要とし、製造コストの増加を抑える
ことが出来る半導体装置の製造方法を提供するものであ
る。
【００１７】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。
達成するため、以下に記載されたような技術構成を採用
するものである。
【００１８】即ち、本発明の半導体装置の製造方法の第
一態様は、所定の基板或いは半導体層の表面近傍に於け
る所定の位置に、第１の導電性を有する第１の不純物を
注入して少なくとも２つの第２の拡散層領域を形成した
後、当該第２の拡散層領域上に形成した層間絶縁膜にコ
ンタクト配線を形成するに際し、前記２つの第２の拡散
層領域の内の一方の第２の拡散層領域に形成される当該
コンタクト配線用の前記層間絶縁膜の第１開口部の断面
積を、他方の第２の拡散層領域に形成される当該コンタ
クト配線用の第２開口部の断面積よりも大きくなる様に
形成し、前記第２開口部を導電性部材で埋め込むと共
に、前記第１開口部の表面に前記導電性部材の皮膜を形
成することで、前記第１開口部の内部に空間部を形成
し、当該空間部の底部を介して当該一方の第２の拡散層
領域内に当該第１の導電性と同一の導電性を有する第１
の不純物を更に注入して、前記第２の拡散層領域に於け
る不純物濃度より高い不純物濃度を有する第１の拡散層
領域を形成する事を特徴とするものであり、又、第２態
様は、所定の基板或いは半導体層の表面近傍に於ける所
定の位置に、第１の導電性を有する第１の不純物を注入
して少なくとも２つの第２の拡散層領域を形成した後、
当該第２の拡散層領域上に形成した層間絶縁膜にコンタ
クト配線を形成するに際し、前記２つの第２の拡散層領
域の内の一方の第２の拡散層領域に形成される当該コン
タクト配線用の前記層間絶縁膜の第１開口部の断面積
を、他方の第２の拡散層領域に形成される当該コンタク
ト配線用の第２開口部の断面積よりも大きくなる様に形
成し、前記第２開口部を導電性部材で埋め込むと共に、
前記第１開口部の表面に前記導電性部材の皮膜を形成す
ることで、前記第１開口部の内部に空間部を形成し、当
該空間部の底部を介して前記一方の第２の拡散層領域内
に前記第１の導電性とは異なる第２の導電性を有する第
２の不純物を当該第１の不純物の濃度以上の濃度となる
様に注入することで、前記一方の第２の拡散層領域の導
電特性を打ち返して第２の導電性を有する第１の拡散層
領域を形成する事を特徴とするものである。
一態様は、所定の基板或いは半導体層の表面近傍に於け
る所定の位置に、第１の導電性を有する第１の不純物を
注入して少なくとも２つの第２の拡散層領域を形成した
後、当該第２の拡散層領域上に形成した層間絶縁膜にコ
ンタクト配線を形成するに際し、前記２つの第２の拡散
層領域の内の一方の第２の拡散層領域に形成される当該
コンタクト配線用の前記層間絶縁膜の第１開口部の断面
積を、他方の第２の拡散層領域に形成される当該コンタ
クト配線用の第２開口部の断面積よりも大きくなる様に
形成し、前記第２開口部を導電性部材で埋め込むと共
に、前記第１開口部の表面に前記導電性部材の皮膜を形
成することで、前記第１開口部の内部に空間部を形成
し、当該空間部の底部を介して当該一方の第２の拡散層
領域内に当該第１の導電性と同一の導電性を有する第１
の不純物を更に注入して、前記第２の拡散層領域に於け
る不純物濃度より高い不純物濃度を有する第１の拡散層
領域を形成する事を特徴とするものであり、又、第２態
様は、所定の基板或いは半導体層の表面近傍に於ける所
定の位置に、第１の導電性を有する第１の不純物を注入
して少なくとも２つの第２の拡散層領域を形成した後、
当該第２の拡散層領域上に形成した層間絶縁膜にコンタ
クト配線を形成するに際し、前記２つの第２の拡散層領
域の内の一方の第２の拡散層領域に形成される当該コン
タクト配線用の前記層間絶縁膜の第１開口部の断面積
を、他方の第２の拡散層領域に形成される当該コンタク
ト配線用の第２開口部の断面積よりも大きくなる様に形
成し、前記第２開口部を導電性部材で埋め込むと共に、
前記第１開口部の表面に前記導電性部材の皮膜を形成す
ることで、前記第１開口部の内部に空間部を形成し、当
該空間部の底部を介して前記一方の第２の拡散層領域内
に前記第１の導電性とは異なる第２の導電性を有する第
２の不純物を当該第１の不純物の濃度以上の濃度となる
様に注入することで、前記一方の第２の拡散層領域の導
電特性を打ち返して第２の導電性を有する第１の拡散層
領域を形成する事を特徴とするものである。
【００１９】又、第３態様は、所定の基板或いは半導体
層の表面近傍に於ける所定の位置に、第１の導電性を有
する第１の不純物を注入して少なくとも２つの第２の拡
散層領域を形成する工程と、前記拡散層領域上に層間絶
縁膜を形成する工程と、前記２つの第２の拡散層領域の
内の一方の第２の拡散層領域に対応する当該層間絶縁膜
の第１開口部の断面積が、他方の第２の拡散層領域に対
応する当該層間絶縁膜の第２開口部の断面積よりも大き
くなる様に前記層間絶縁膜をパターニングする工程と、
前記第２開口部を導電性部材で埋め込むと共に、前記第
１開口部の表面に前記導電性部材の皮膜を形成すること
で、前記第１開口部の内部に空間部を形成する工程と、
当該層間絶縁膜及び前記導電性部材の上から、前記第１
の導電性と同一の導電性を有する第１の不純物を当該空
間部の底部を介して前記一方の第２の拡散層領域内に更
に注入して、前記第２の拡散層領域の不純物濃度以上の
濃度を有する第１の拡散層領域を形成する工程と、から
構成されていることを特徴とするものであり、又、第４
態様は、所定の基板或いは半導体層の表面近傍に於ける
所定の位置に、第１の導電性を有する第１の不純物を注
入して少なくとも２つの第２の拡散層領域を形成する工
程と、前記拡散層領域上に層間絶縁膜を形成する工程
と、前記２つの第２の拡散層領域の内の一方の第２の拡
散層領域に対応する当該層間絶縁膜の第１開口部の断面
積が、他方の第２の拡散層領域に対応する当該層間絶縁
膜の第２開口部の断面積よりも大きくなる様に前記層間
絶縁膜をパターニングする工程と、前記第２開口部を導
電性部材で埋め込むと共に、前記第１開口部の表面に前
記導電性部材の皮膜を形成することで、前記第１開口部
の内部に空間部を形成する工程と、当該層間絶縁膜及び
当該コンタクト配線の上から、前記第１の導電性とは異
なる第２の導電性を有する第２の不純物を当該空間部の
底部を介して前記一方の第２の拡散層領域内に注入し、
前記一方の第２の拡散層領域内の第２の不純物の濃度を
前記第１の不純物の濃度以上の濃度となる様に注入する
ことで、前記一方の第２の拡散層領域の導電特性を打ち
返して第２の導電性を有する第１の拡散層領域を形成す
る工程と、から構成されている特徴とするものであり、
又、第５態様は、当該空間部は、当該第２の拡散層領域
との接触部から離れるに従って、当該空間部の軸方向に
沿って、その断面積が拡張される様に形成される事を特
徴とするものであり、又、第６態様は、当該第１の拡散
層領域と当該第２の拡散層領域とでトランジスタを構成
する事を特徴とするものである。
層の表面近傍に於ける所定の位置に、第１の導電性を有
する第１の不純物を注入して少なくとも２つの第２の拡
散層領域を形成する工程と、前記拡散層領域上に層間絶
縁膜を形成する工程と、前記２つの第２の拡散層領域の
内の一方の第２の拡散層領域に対応する当該層間絶縁膜
の第１開口部の断面積が、他方の第２の拡散層領域に対
応する当該層間絶縁膜の第２開口部の断面積よりも大き
くなる様に前記層間絶縁膜をパターニングする工程と、
前記第２開口部を導電性部材で埋め込むと共に、前記第
１開口部の表面に前記導電性部材の皮膜を形成すること
で、前記第１開口部の内部に空間部を形成する工程と、
当該層間絶縁膜及び前記導電性部材の上から、前記第１
の導電性と同一の導電性を有する第１の不純物を当該空
間部の底部を介して前記一方の第２の拡散層領域内に更
に注入して、前記第２の拡散層領域の不純物濃度以上の
濃度を有する第１の拡散層領域を形成する工程と、から
構成されていることを特徴とするものであり、又、第４
態様は、所定の基板或いは半導体層の表面近傍に於ける
所定の位置に、第１の導電性を有する第１の不純物を注
入して少なくとも２つの第２の拡散層領域を形成する工
程と、前記拡散層領域上に層間絶縁膜を形成する工程
と、前記２つの第２の拡散層領域の内の一方の第２の拡
散層領域に対応する当該層間絶縁膜の第１開口部の断面
積が、他方の第２の拡散層領域に対応する当該層間絶縁
膜の第２開口部の断面積よりも大きくなる様に前記層間
絶縁膜をパターニングする工程と、前記第２開口部を導
電性部材で埋め込むと共に、前記第１開口部の表面に前
記導電性部材の皮膜を形成することで、前記第１開口部
の内部に空間部を形成する工程と、当該層間絶縁膜及び
当該コンタクト配線の上から、前記第１の導電性とは異
なる第２の導電性を有する第２の不純物を当該空間部の
底部を介して前記一方の第２の拡散層領域内に注入し、
前記一方の第２の拡散層領域内の第２の不純物の濃度を
前記第１の不純物の濃度以上の濃度となる様に注入する
ことで、前記一方の第２の拡散層領域の導電特性を打ち
返して第２の導電性を有する第１の拡散層領域を形成す
る工程と、から構成されている特徴とするものであり、
又、第５態様は、当該空間部は、当該第２の拡散層領域
との接触部から離れるに従って、当該空間部の軸方向に
沿って、その断面積が拡張される様に形成される事を特
徴とするものであり、又、第６態様は、当該第１の拡散
層領域と当該第２の拡散層領域とでトランジスタを構成
する事を特徴とするものである。
【００２０】本発明に係る当該半導体装置の製造方法
は、上記した様な技術構成を採用しているので、一部の
拡散層と残りの拡散層とで不純物濃度が互いに異なる様
に構成すると共に、それぞれの拡散層に接続されるコン
タクト配線の断面積を互いに異なる様に構成し、当該各
拡散層に於ける各コンタクト配線のカバレッジの違いを
利用して、それをマスクに、不純物を更に追加イオン注
入する事により、付加的リソグラフィー工程を必要とせ
ずに、非対称的な拡散層とコンタクト配線とで構成され
る半導体装置を得る事が可能となる。
は、上記した様な技術構成を採用しているので、一部の
拡散層と残りの拡散層とで不純物濃度が互いに異なる様
に構成すると共に、それぞれの拡散層に接続されるコン
タクト配線の断面積を互いに異なる様に構成し、当該各
拡散層に於ける各コンタクト配線のカバレッジの違いを
利用して、それをマスクに、不純物を更に追加イオン注
入する事により、付加的リソグラフィー工程を必要とせ
ずに、非対称的な拡散層とコンタクト配線とで構成され
る半導体装置を得る事が可能となる。
【００２１】更に具体的には、本発明に於いては、ソー
ス・ドレインの濃度が非対称な半導体トランジスタであ
って、ソース・ドレインに設けられた配線に接続するた
めのコンタクトの大きさがソース側、ドレイン側で異な
る様に構成されたトランジスタを容易に得る事が可能で
ある。
ス・ドレインの濃度が非対称な半導体トランジスタであ
って、ソース・ドレインに設けられた配線に接続するた
めのコンタクトの大きさがソース側、ドレイン側で異な
る様に構成されたトランジスタを容易に得る事が可能で
ある。
【００２２】
【実施例】以下に、本発明に係る半導体装置の製造方法
の一具体例の構成を図面を参照しながら詳細に説明す
る。
の一具体例の構成を図面を参照しながら詳細に説明す
る。
【００２３】図１は、本発明に係る当該半導体装置の製
造方法の要部の工程に於ける半導体装置の断面図を示す
ものであり、特に図１（Ｄ）は、本発明に係る具体例に
於いて形成された半導体装置の構成例を示す断面図であ
る。
造方法の要部の工程に於ける半導体装置の断面図を示す
ものであり、特に図１（Ｄ）は、本発明に係る具体例に
於いて形成された半導体装置の構成例を示す断面図であ
る。
【００２４】即ち、図１に於いては、半導体装置内に形
成された複数の拡散層領域２、３の内の少なくとも一部
の拡散層領域２に於ける不純物濃度が、その他の部分に
於ける拡散層領域３に於ける不純物濃度よりも高くなる
様に構成されており、且つ当該不純物濃度の高い拡散層
領域２に接続される第１のコンタクト配線４の断面積
が、当該不純物濃度の低い拡散層領域３に接続される第
２のコンタクト配線５の断面積よりも大きくなる様に構
成されている半導体装置１０が示されている。
成された複数の拡散層領域２、３の内の少なくとも一部
の拡散層領域２に於ける不純物濃度が、その他の部分に
於ける拡散層領域３に於ける不純物濃度よりも高くなる
様に構成されており、且つ当該不純物濃度の高い拡散層
領域２に接続される第１のコンタクト配線４の断面積
が、当該不純物濃度の低い拡散層領域３に接続される第
２のコンタクト配線５の断面積よりも大きくなる様に構
成されている半導体装置１０が示されている。
【００２５】本発明に係る当該半導体装置１０に於い
て、当該不純物濃度の高い拡散層領域２は、所定の電気
導電性を有する不純物が注入されて形成された既存の拡
散層領域３’の一部若しくは全部に対して、当該所定の
電気導電性を有する同一の不純物を更に注入して形成し
たものである事が望ましい。
て、当該不純物濃度の高い拡散層領域２は、所定の電気
導電性を有する不純物が注入されて形成された既存の拡
散層領域３’の一部若しくは全部に対して、当該所定の
電気導電性を有する同一の不純物を更に注入して形成し
たものである事が望ましい。
【００２６】つまり、本発明に於ける具体例に於いて
は、例えば図１（Ａ）に示す様に、半導体基板１に、例
えばＮ型の不純物をゲート絶縁膜７を介して当該半導体
基板１上に形成されたゲート電極６とその側壁部に形成
されたサイドウォール８をマスクとしてイオン注入し、
Ｎ型の拡散層領域３、３’を形成する。
は、例えば図１（Ａ）に示す様に、半導体基板１に、例
えばＮ型の不純物をゲート絶縁膜７を介して当該半導体
基板１上に形成されたゲート電極６とその側壁部に形成
されたサイドウォール８をマスクとしてイオン注入し、
Ｎ型の拡散層領域３、３’を形成する。
【００２７】そして、図１（Ａ）に示す当該Ｎ型の拡散
層領域３、３’を既存の拡散層領域と称し、その一部の
既存の拡散層領域である３’に対して、Ｎ型の不純物
（例えばＡｓ）を更に打ち込み注入して、他方の当該既
存の拡散層領域３に於けるＮ型の不純物濃度よりも大き
い不純物濃度を有する拡散層領域２を形成するものであ
る。拡散層領域２を第１の拡散層領域２と称し、これに
対し、他方のつまり、当該既存の拡散層領域３を第２の
拡散層領域と称する。
層領域３、３’を既存の拡散層領域と称し、その一部の
既存の拡散層領域である３’に対して、Ｎ型の不純物
（例えばＡｓ）を更に打ち込み注入して、他方の当該既
存の拡散層領域３に於けるＮ型の不純物濃度よりも大き
い不純物濃度を有する拡散層領域２を形成するものであ
る。拡散層領域２を第１の拡散層領域２と称し、これに
対し、他方のつまり、当該既存の拡散層領域３を第２の
拡散層領域と称する。
【００２８】又、本発明に係る当該半導体装置１０の他
の特徴としては、当該Ｎ型不純物濃度が高い第１の拡散
層領域２に接続される当該第１のコンタクト配線４は、
その内部に当該コンタクト配線部の長手軸方向に沿って
空間部１１が形成されている事が望ましい。
の特徴としては、当該Ｎ型不純物濃度が高い第１の拡散
層領域２に接続される当該第１のコンタクト配線４は、
その内部に当該コンタクト配線部の長手軸方向に沿って
空間部１１が形成されている事が望ましい。
【００２９】係る空間部１１の長手方向軸に直交する方
向で見た断面積は、特に特定されるものではないが、当
該第１の拡散層領域の形成する際の大きさ、或いは不純
物の打ち込みエネルギー等を勘案して決定する事が望ま
しい。
向で見た断面積は、特に特定されるものではないが、当
該第１の拡散層領域の形成する際の大きさ、或いは不純
物の打ち込みエネルギー等を勘案して決定する事が望ま
しい。
【００３０】当該空間部１１は、後述する様に、当該不
純物濃度の高い第１の拡散層領域２を形成する際に当該
不純物をイオン注入する際の注入部を構成し、当該空間
部１１の周縁部である導電性部材からなる層１２は、当
該不純物をイオン注入する際のマスクとして機能するも
のである。
純物濃度の高い第１の拡散層領域２を形成する際に当該
不純物をイオン注入する際の注入部を構成し、当該空間
部１１の周縁部である導電性部材からなる層１２は、当
該不純物をイオン注入する際のマスクとして機能するも
のである。
【００３１】従って、本発明に於いては、当該不純物濃
度の高い第１の拡散層領域２は、当該第１のコンタクト
配線４により設けられた当該空間部１１を介して注入さ
れた不純物により、当該第１のコンタクト配線４に対し
てセルフアラインメント状に形成されている事になる。
度の高い第１の拡散層領域２は、当該第１のコンタクト
配線４により設けられた当該空間部１１を介して注入さ
れた不純物により、当該第１のコンタクト配線４に対し
てセルフアラインメント状に形成されている事になる。
【００３２】本発明に於いては、当該第１のコンタクト
配線４に於ける当該空間部１１は、同一若しくは異なる
導電性部材によって埋められているもので有っても良
い。
配線４に於ける当該空間部１１は、同一若しくは異なる
導電性部材によって埋められているもので有っても良
い。
【００３３】尚、当該空間部１１は、第２の拡散層領域
３に接続される第２のコンタクト配線５と同一の導電性
部材で構成されている事が望ましく、又、当該第２のコ
ンタクト配線５を形成する工程と同一工程に於いて形成
されるものである。
３に接続される第２のコンタクト配線５と同一の導電性
部材で構成されている事が望ましく、又、当該第２のコ
ンタクト配線５を形成する工程と同一工程に於いて形成
されるものである。
【００３４】尚、本発明に於て使用される、「拡散層領
域に接続されるコンタクト配線の断面積」は、少なくと
も、コンタクト配線部が当該拡散層領域に当接する部分
に於ける、電流が流れる方向に直角に投影された当該コ
ンタクト配線部の断面積を意味する。
域に接続されるコンタクト配線の断面積」は、少なくと
も、コンタクト配線部が当該拡散層領域に当接する部分
に於ける、電流が流れる方向に直角に投影された当該コ
ンタクト配線部の断面積を意味する。
【００３５】本発明に係る当該第２のコンタクト配線４
に於ける当該空間部１１の形成は、例えば、図１（Ｂ）
に示す様に、図１（Ａ）に示されたトランジスタ構造が
形成された半導体基板表面に層間絶縁膜１３を塗布形成
し、次いで、コンタクト配線用の開口部１４、１４’を
形成するに際し、将来、当該第１の拡散層領域２を形成
する予定の当該既存の拡散層領域３’に対応する当該層
間絶縁膜１３の部分に形成する開口部１４’の大きさ
を、当該第２の拡散層領域３が形成される部位に対応す
る当該層間絶縁膜１３の部分に形成される開口部１４の
大きさよりも大きくなる様に開口し、図１（Ｃ）に示す
様に、当該層間絶縁膜上に導電性部材の皮膜を蒸着或い
はスパッタリングにより堆積させ、所定のパターニング
を施す事によって、コンタクト配線４及び５を形成す
る。
に於ける当該空間部１１の形成は、例えば、図１（Ｂ）
に示す様に、図１（Ａ）に示されたトランジスタ構造が
形成された半導体基板表面に層間絶縁膜１３を塗布形成
し、次いで、コンタクト配線用の開口部１４、１４’を
形成するに際し、将来、当該第１の拡散層領域２を形成
する予定の当該既存の拡散層領域３’に対応する当該層
間絶縁膜１３の部分に形成する開口部１４’の大きさ
を、当該第２の拡散層領域３が形成される部位に対応す
る当該層間絶縁膜１３の部分に形成される開口部１４の
大きさよりも大きくなる様に開口し、図１（Ｃ）に示す
様に、当該層間絶縁膜上に導電性部材の皮膜を蒸着或い
はスパッタリングにより堆積させ、所定のパターニング
を施す事によって、コンタクト配線４及び５を形成す
る。
【００３６】その際に、開口部１４’に於いては、その
開口部が大きく形成されている為、当該開口部１４’内
部が完全に当該導電性部材１２で埋没される事がなく、
空間部１１が形成される様な条件の下に処理される事が
望ましい。
開口部が大きく形成されている為、当該開口部１４’内
部が完全に当該導電性部材１２で埋没される事がなく、
空間部１１が形成される様な条件の下に処理される事が
望ましい。
【００３７】又、本発明に係る当該半導体装置１０の他
の具体例としては、図２に示す様に、当該空間部１１及
び当該第１のコンタクト配線４の内、少なくとも一方
は、当該不純物濃度の高い拡散層領域２との接触部から
離れるに従って、当該空間部１１若しくは当該第１のコ
ンタクト配線４の軸方向に沿って、その断面積が拡張さ
れる様に形成されている事も望ましい。
の具体例としては、図２に示す様に、当該空間部１１及
び当該第１のコンタクト配線４の内、少なくとも一方
は、当該不純物濃度の高い拡散層領域２との接触部から
離れるに従って、当該空間部１１若しくは当該第１のコ
ンタクト配線４の軸方向に沿って、その断面積が拡張さ
れる様に形成されている事も望ましい。
【００３８】本具体例に於いては、当該ゲート電極６と
当該層間絶縁膜１３との間に適宜の絶縁層１６が挿入さ
せる事が望ましい。
当該層間絶縁膜１３との間に適宜の絶縁層１６が挿入さ
せる事が望ましい。
【００３９】又、本発明に係る当該半導体装置１０のよ
り詳細な具体例としては、図１（Ｄ）に示されている様
に、当該不純物濃度の高い第１の拡散層領域２と当該不
純物濃度の低い第２の拡散層領域３とでトランジスタが
構成されているものである。
り詳細な具体例としては、図１（Ｄ）に示されている様
に、当該不純物濃度の高い第１の拡散層領域２と当該不
純物濃度の低い第２の拡散層領域３とでトランジスタが
構成されているものである。
【００４０】この場合、当該不純物濃度の高い第１の拡
散層領域２はソース領域を構成し、当該不純物濃度の低
い第２の拡散層領域３はドレイン領域を構成するもので
ある事が望ましい。
散層領域２はソース領域を構成し、当該不純物濃度の低
い第２の拡散層領域３はドレイン領域を構成するもので
ある事が望ましい。
【００４１】つまり、本発明に於ける当該具体例に於け
る特徴は、ソース・ドレインの濃度が非対称な半導体ト
ランジスタであって、ソース・ドレインに設けられた配
線に接続するためのコンタクトの大きさがソース側ドレ
イン側で異なるトランジスタが得られることである。
る特徴は、ソース・ドレインの濃度が非対称な半導体ト
ランジスタであって、ソース・ドレインに設けられた配
線に接続するためのコンタクトの大きさがソース側ドレ
イン側で異なるトランジスタが得られることである。
【００４２】当該本発明に係る具体例をより詳細に説明
するならば、図１（Ａ）迄は、従来と同様の方法で半導
体装置が形成されるが、その後、図１（Ｂ）に於いて
は、絶縁膜１３を例えば５０００Åの厚さに形成する。
するならば、図１（Ａ）迄は、従来と同様の方法で半導
体装置が形成されるが、その後、図１（Ｂ）に於いて
は、絶縁膜１３を例えば５０００Åの厚さに形成する。
【００４３】次に、当該層間絶縁膜１３の所定の部位
に、開口部１４、１４’を開口するが、このとき、上記
した開口部１４の直径を例えば０．４μｍに設定し、又
当該開口部１４’の直径を例えば０．６μｍに設定す
る。
に、開口部１４、１４’を開口するが、このとき、上記
した開口部１４の直径を例えば０．４μｍに設定し、又
当該開口部１４’の直径を例えば０．６μｍに設定す
る。
【００４４】次に、例えば２０００Åの厚さに配線層１
５を成膜し、パターニングする。
５を成膜し、パターニングする。
【００４５】このとき、コンタクト径と配線膜厚の関係
で、第２のコンタクト配線５が形成される開口部１４
は、当該配線によって完全に埋設されるが、第１のコン
タクト配線４が形成される開口部１４’に於いては、当
該開口部が当該配線によって完全に埋設されないで、空
間部１１が形成される。
で、第２のコンタクト配線５が形成される開口部１４
は、当該配線によって完全に埋設されるが、第１のコン
タクト配線４が形成される開口部１４’に於いては、当
該開口部が当該配線によって完全に埋設されないで、空
間部１１が形成される。
【００４６】この状態で、埋設された配線をマスクにｎ
型の不純物（例えばＡｓ）を再度イオン注入すること
で、より不純物濃度の濃い拡散層２を形成することで、
非対称トランジスタを形成する。
型の不純物（例えばＡｓ）を再度イオン注入すること
で、より不純物濃度の濃い拡散層２を形成することで、
非対称トランジスタを形成する。
【００４７】この結果、構造的には、ソース・ドレイン
に設けられた配線に接続するためのコンタクトの大きさ
がソース側ドレイン側で異なるという特徴を有する非対
称トランジスタとなる。
に設けられた配線に接続するためのコンタクトの大きさ
がソース側ドレイン側で異なるという特徴を有する非対
称トランジスタとなる。
【００４８】なお、電流密度を下げるために、補強配線
を施す工程を追加して、どちらも埋設されたコンタクト
としてもよい。
を施す工程を追加して、どちらも埋設されたコンタクト
としてもよい。
【００４９】次に、本具体例に於ける当該半導体装置１
０の製造方法の具体例を図１を参照して説明する。
０の製造方法の具体例を図１を参照して説明する。
【００５０】即ち、図１（Ａ）〜図１（Ｄ）は、本発明
に係る当該半導体装置の製造方法の一具体例の構成を説
明する要部断面図であって、図中、所定の基板或いは半
導体層１の表面近傍に於ける複数の所定の位置に、第１
の導電性を有する第１の不純物例えばＡｓ等、を注入し
て複数個の第２の拡散層領域３、３’を形成した後、当
該第２の拡散層領域のそれぞれにコンタクト配線を形成
するに際し、当該一部の第２の拡散層領域３’に形成さ
れる当該コンタクト配線４の断面積を他の第２の拡散層
領域３に形成される当該コンタクト配線５の断面積より
も大きくなる様に形成すると同時に、当該断面積が大き
くなる様に形成されたコンタクト配線４の内部に空間部
１１を形成し、当該コンタクト配線部の周縁部をマスク
として、当該空間部１１を介して当該第２の拡散層領域
３’内に、当該第１の導電性と同一の導電性を有する第
１の不純物、即ちＡｓを更に注入して、当該第２の拡散
層領域３、３’に於ける当該不純物濃度より高い不純物
濃度を有する第１の拡散層領域２を形成する様に構成さ
れた半導体装置の製造方法である。
に係る当該半導体装置の製造方法の一具体例の構成を説
明する要部断面図であって、図中、所定の基板或いは半
導体層１の表面近傍に於ける複数の所定の位置に、第１
の導電性を有する第１の不純物例えばＡｓ等、を注入し
て複数個の第２の拡散層領域３、３’を形成した後、当
該第２の拡散層領域のそれぞれにコンタクト配線を形成
するに際し、当該一部の第２の拡散層領域３’に形成さ
れる当該コンタクト配線４の断面積を他の第２の拡散層
領域３に形成される当該コンタクト配線５の断面積より
も大きくなる様に形成すると同時に、当該断面積が大き
くなる様に形成されたコンタクト配線４の内部に空間部
１１を形成し、当該コンタクト配線部の周縁部をマスク
として、当該空間部１１を介して当該第２の拡散層領域
３’内に、当該第１の導電性と同一の導電性を有する第
１の不純物、即ちＡｓを更に注入して、当該第２の拡散
層領域３、３’に於ける当該不純物濃度より高い不純物
濃度を有する第１の拡散層領域２を形成する様に構成さ
れた半導体装置の製造方法である。
【００５１】つまり、前記で説明した様に、本具体例に
於いては、予め定められた半導体基板１の所定の位置に
形成されている所定の不純物濃度を有する拡散層領域
３、３’を第２の拡散層領域と称し、当該所定の不純物
濃度を有する拡散層領域３、３’の内の一部の拡散層領
域３’に更に同一の不純物を打ち込んで、その拡散層領
域の不純物濃度を残りの拡散層領域３の不純物濃度より
も高くなる様に形成された拡散層領域を第１の拡散層領
域２と称しているものである。
於いては、予め定められた半導体基板１の所定の位置に
形成されている所定の不純物濃度を有する拡散層領域
３、３’を第２の拡散層領域と称し、当該所定の不純物
濃度を有する拡散層領域３、３’の内の一部の拡散層領
域３’に更に同一の不純物を打ち込んで、その拡散層領
域の不純物濃度を残りの拡散層領域３の不純物濃度より
も高くなる様に形成された拡散層領域を第１の拡散層領
域２と称しているものである。
【００５２】本発明に係る当該半導体装置の製造方法を
より具体的に説明するならば、当該半導体装置の製造方
法は、所定の基板或いは半導体層の表面近傍に於ける複
数の所定の位置に、第１の導電性を有する第１の不純物
を注入して複数個の第２の拡散層領域を形成する工程、
当該基板或いは半導体層の表面に層間絶縁膜を形成する
工程、当該層間絶縁膜を、当該第２の拡散層領域の内の
一部の第２の拡散層領域に対応する当該層間絶縁膜の開
口部の断面積が、他の第２の拡散層領域に対応する当該
層間絶縁膜の開口部の断面積よりも大きくなる様にパタ
ーニングする工程、当該層間絶縁膜上から適宜の導電性
部材を形成すると共に所定のパターニング処理を行うと
共に、少なくとも当該断面積の大きな層間絶縁膜開口部
に形成されるコンタクト配線の内部に当該コンタクト配
線の長手軸方向に沿って空間部を形成する工程、及び当
該層間絶縁膜及び当該コンタクト配線の上から、当該第
２の拡散層領域内に当該第１の不純物の持つ第１の導電
性と同一の導電性を有する第１の不純物を供給し、当該
第１の不純物を当該空間部が形成されている当該コンタ
クト配線部の周縁部をマスクとして、当該空間部の底部
を介して当該第２の拡散層領域内に、当該第１の不純物
を更に注入して、当該他の第２の拡散層領域の不純物の
濃度以上の濃度を有する第１の拡散層領域を形成する工
程、とから構成されているものである。
より具体的に説明するならば、当該半導体装置の製造方
法は、所定の基板或いは半導体層の表面近傍に於ける複
数の所定の位置に、第１の導電性を有する第１の不純物
を注入して複数個の第２の拡散層領域を形成する工程、
当該基板或いは半導体層の表面に層間絶縁膜を形成する
工程、当該層間絶縁膜を、当該第２の拡散層領域の内の
一部の第２の拡散層領域に対応する当該層間絶縁膜の開
口部の断面積が、他の第２の拡散層領域に対応する当該
層間絶縁膜の開口部の断面積よりも大きくなる様にパタ
ーニングする工程、当該層間絶縁膜上から適宜の導電性
部材を形成すると共に所定のパターニング処理を行うと
共に、少なくとも当該断面積の大きな層間絶縁膜開口部
に形成されるコンタクト配線の内部に当該コンタクト配
線の長手軸方向に沿って空間部を形成する工程、及び当
該層間絶縁膜及び当該コンタクト配線の上から、当該第
２の拡散層領域内に当該第１の不純物の持つ第１の導電
性と同一の導電性を有する第１の不純物を供給し、当該
第１の不純物を当該空間部が形成されている当該コンタ
クト配線部の周縁部をマスクとして、当該空間部の底部
を介して当該第２の拡散層領域内に、当該第１の不純物
を更に注入して、当該他の第２の拡散層領域の不純物の
濃度以上の濃度を有する第１の拡散層領域を形成する工
程、とから構成されているものである。
【００５３】本発明に係る当該第１の拡散層領域２は、
当該空間部１１が形成されている当該コンタクト配線部
４に対してセルフアラインメント状に形成されるもので
ある。
当該空間部１１が形成されている当該コンタクト配線部
４に対してセルフアラインメント状に形成されるもので
ある。
【００５４】本発明に係る当該半導体装置の製造方法に
於いては、当該空間部１１が形成されている当該コンタ
クト配線部４に於ける当該空間部１１を、後の工程で、
同一若しくは異なる導電性部材によって埋める事も望ま
しい。
於いては、当該空間部１１が形成されている当該コンタ
クト配線部４に於ける当該空間部１１を、後の工程で、
同一若しくは異なる導電性部材によって埋める事も望ま
しい。
【００５５】更に、本発明に於ける当該半導体装置の製
造方法に於いては、当該空間部１１及び当該第１のコン
タクト配線４の内、少なくとも一方は、当該第１の拡散
層領域との接触部から離れるに従って、当該空間部１１
若しくは当該第１のコンタクト配線４の軸方向に沿っ
て、その断面積が拡張される様に形成する事も望まし
い。 尚、上記した様に、本発明に於ける当該具体例に
於いては、当該第１の拡散層領域と当該第２の拡散層領
域とでトランジスタを構成する事が可能である。
造方法に於いては、当該空間部１１及び当該第１のコン
タクト配線４の内、少なくとも一方は、当該第１の拡散
層領域との接触部から離れるに従って、当該空間部１１
若しくは当該第１のコンタクト配線４の軸方向に沿っ
て、その断面積が拡張される様に形成する事も望まし
い。 尚、上記した様に、本発明に於ける当該具体例に
於いては、当該第１の拡散層領域と当該第２の拡散層領
域とでトランジスタを構成する事が可能である。
【００５６】その際には、当該第１の拡散層領域は、ソ
ース領域を構成し、当該第２の拡散層領域はドレイン領
域を構成する様に形成する事が好ましい。
ース領域を構成し、当該第２の拡散層領域はドレイン領
域を構成する様に形成する事が好ましい。
【００５７】次に、本発明に係わる第２の具体例に付い
て図４及び図５を参照しながら詳細に説明する。
て図４及び図５を参照しながら詳細に説明する。
【００５８】即ち、上記した具体例では、一つの拡散層
領域とその近傍に配置されている他の拡散層領域との関
係を重視して、当該隣接する拡散層領域同士の不純物濃
度を異なる様に構成し、特には、トランジスタを形成す
る事を可能としたものであるが、本具体例に於いては、
必ずしも、トランジスタを形成する事を目的とするもの
ではなく、半導体装置全般の半導体素子の配置を考慮し
て、所定の部位に於ける拡散層領域の電気的特性を他の
部位に於ける拡散層領域の電気的特性とを容易に異なら
せる事が可能な技術を実現するものである。
領域とその近傍に配置されている他の拡散層領域との関
係を重視して、当該隣接する拡散層領域同士の不純物濃
度を異なる様に構成し、特には、トランジスタを形成す
る事を可能としたものであるが、本具体例に於いては、
必ずしも、トランジスタを形成する事を目的とするもの
ではなく、半導体装置全般の半導体素子の配置を考慮し
て、所定の部位に於ける拡散層領域の電気的特性を他の
部位に於ける拡散層領域の電気的特性とを容易に異なら
せる事が可能な技術を実現するものである。
【００５９】例えば、従来に於いては、図５（Ａ）に示
す様に、例えばｐ型シリコン基板３０１の表面に、ｐウ
ェル３０２およびｎウェル３０３を形成し、表面にｎ+
拡散層３０４、ｐ+拡散層３０５、素子分離層３０６を
形成した後、絶縁膜３０７を形成する。
す様に、例えばｐ型シリコン基板３０１の表面に、ｐウ
ェル３０２およびｎウェル３０３を形成し、表面にｎ+
拡散層３０４、ｐ+拡散層３０５、素子分離層３０６を
形成した後、絶縁膜３０７を形成する。
【００６０】その後、コンタクトホール３０８を形成し
たのち、全面にｎ型不純物を、例えば１×１０14ｃｍ-2
程度イオン注入し、コンタクト下部にｎ型層３０９を形
成する。
たのち、全面にｎ型不純物を、例えば１×１０14ｃｍ-2
程度イオン注入し、コンタクト下部にｎ型層３０９を形
成する。
【００６１】次に、図５（Ｂ）に示す様に、リソグラフ
ィ技術を用いてｎ+領域３０４上のコンタクト開口部を
レジストでマスクし、追加でｐ型の不純物を１×１０15
ｃｍ -2程度イオン注入することで、先のｎ型層３０９を
打ち返し、ｐ型層３１０を形成する。
ィ技術を用いてｎ+領域３０４上のコンタクト開口部を
レジストでマスクし、追加でｐ型の不純物を１×１０15
ｃｍ -2程度イオン注入することで、先のｎ型層３０９を
打ち返し、ｐ型層３１０を形成する。
【００６２】その後、配線形成を経て、ＣＭＯＳと配線
のコンタクト構造ができあがる。（図示せず。） 処で、上記の従来例では、ＣＭＯＳと配線のコンタクト
構造を形成するために、リソグラフィ工程が付加的に必
要になり、工程数の増加するのでコストが高いという欠
点があった。
のコンタクト構造ができあがる。（図示せず。） 処で、上記の従来例では、ＣＭＯＳと配線のコンタクト
構造を形成するために、リソグラフィ工程が付加的に必
要になり、工程数の増加するのでコストが高いという欠
点があった。
【００６３】従って、本具体例に於いては、当該第１の
拡散層領域と当該第２の拡散層領域との電気的特性が互
いに異なる様に構成する事が可能であり、必ずしも、一
方の拡散層領域の不純物濃度が他方の拡散層領域の不純
物濃度と異なる必要はないが、上記した様に打ち返し操
作を行う関係で、当該第１の拡散層領域の不純物濃度
が、当該第２の拡散層領域の不純物濃度よりも必然的に
大きくなる。本発明に係る当該具体例に於いては、図４
（Ａ）〜図４（Ｂ）に示す様に、当該不純物濃度の高い
拡散層領域４１１は、所定の電気導電性を有する不純
物、例えばｎ型不純物が注入されて形成された既存の第
１の導電性を有する不純物濃度の低い拡散層領域３０
９’の一部若しくは全部に対して、当該所定の電気導電
性を有する不純物とは反対の電気導電性を有する不純
物、例えばｐ型不純物を大量に注入して、当該第１の導
電性とは異なる導電性を有する拡散層領域４１１に打ち
返して形成された半導体装置１０である。
拡散層領域と当該第２の拡散層領域との電気的特性が互
いに異なる様に構成する事が可能であり、必ずしも、一
方の拡散層領域の不純物濃度が他方の拡散層領域の不純
物濃度と異なる必要はないが、上記した様に打ち返し操
作を行う関係で、当該第１の拡散層領域の不純物濃度
が、当該第２の拡散層領域の不純物濃度よりも必然的に
大きくなる。本発明に係る当該具体例に於いては、図４
（Ａ）〜図４（Ｂ）に示す様に、当該不純物濃度の高い
拡散層領域４１１は、所定の電気導電性を有する不純
物、例えばｎ型不純物が注入されて形成された既存の第
１の導電性を有する不純物濃度の低い拡散層領域３０
９’の一部若しくは全部に対して、当該所定の電気導電
性を有する不純物とは反対の電気導電性を有する不純
物、例えばｐ型不純物を大量に注入して、当該第１の導
電性とは異なる導電性を有する拡散層領域４１１に打ち
返して形成された半導体装置１０である。
【００６４】本具体例に於ける当該第１のコンタクト配
線４１０は、その内部に当該コンタクト配線部の長手軸
方向に沿って空間部１１が形成されている事が望まし
い。
線４１０は、その内部に当該コンタクト配線部の長手軸
方向に沿って空間部１１が形成されている事が望まし
い。
【００６５】更に、本具体例に於いては、当該不純物濃
度の高い拡散層領域４１１は、当該第１のコンタクト配
線４１０に設けられた当該空間部１１を介して注入され
た不純物により、当該第１のコンタクト配線４１０に対
してセルフアラインメント状に形成されている事が好ま
しい。
度の高い拡散層領域４１１は、当該第１のコンタクト配
線４１０に設けられた当該空間部１１を介して注入され
た不純物により、当該第１のコンタクト配線４１０に対
してセルフアラインメント状に形成されている事が好ま
しい。
【００６６】又、本具体例に於ける当該第１のコンタク
ト配線４１０に於ける当該空間部１１は、同一若しくは
異なる導電性部材によって埋められている事も望まし
い。
ト配線４１０に於ける当該空間部１１は、同一若しくは
異なる導電性部材によって埋められている事も望まし
い。
【００６７】一方、本具体例に於いては、当該空間部１
１及び当該第１のコンタクト配線４１０の内、少なくと
も一方は、当該不純物濃度の高い拡散層領域４１１との
接触部から離れるに従って、当該空間部１１若しくは当
該第１のコンタクト配線４１０の軸方向に沿って、その
断面積が拡張される様に形成されているものであっても
良い。
１及び当該第１のコンタクト配線４１０の内、少なくと
も一方は、当該不純物濃度の高い拡散層領域４１１との
接触部から離れるに従って、当該空間部１１若しくは当
該第１のコンタクト配線４１０の軸方向に沿って、その
断面積が拡張される様に形成されているものであっても
良い。
【００６８】本具体例に於ける半導体装置及びその製造
方法に関してより詳細に説明するならば、図４（Ａ）
は、従来例である図５（Ａ）と同様の方法で製造された
ものに対し、層間絶縁膜３０７にコンタクトホール３０
８を形成する工程からの処理工程の概略を示す図であ
り、Ｎ + 拡散層３０９’のコンタクトホール３０の直径
は、例えば０．６μｍであり、Ｎ + 拡散層３０９のコン
タクトホール３１の直径は、例えば０．４μｍと大きさ
を異なる様に設計する。
方法に関してより詳細に説明するならば、図４（Ａ）
は、従来例である図５（Ａ）と同様の方法で製造された
ものに対し、層間絶縁膜３０７にコンタクトホール３０
８を形成する工程からの処理工程の概略を示す図であ
り、Ｎ + 拡散層３０９’のコンタクトホール３０の直径
は、例えば０．６μｍであり、Ｎ + 拡散層３０９のコン
タクトホール３１の直径は、例えば０．４μｍと大きさ
を異なる様に設計する。
【００６９】その後、例えば２０００Åの厚さに配線４
１０を成膜し、パターニングする。
１０を成膜し、パターニングする。
【００７０】このとき、コンタクトホール３０、３１の
径と配線膜厚の関係で、小さいコンタクトホール３１に
於いては、当該コンタクトホール３１は配線によって完
全に埋設されるが、大きいコンタクトホール３０は配線
が埋設されないで当該空間部１１が形成された形とな
る。
径と配線膜厚の関係で、小さいコンタクトホール３１に
於いては、当該コンタクトホール３１は配線によって完
全に埋設されるが、大きいコンタクトホール３０は配線
が埋設されないで当該空間部１１が形成された形とな
る。
【００７１】この状態で、図４（Ｂ）に示す様に、ｎ型
の不純物を１×１０15ｃｍ-2程度イオン注入すること
で、先のＮ + 拡散層３０９’を打ち返し、ｐ型拡散層領
域４１１を形成する。
の不純物を１×１０15ｃｍ-2程度イオン注入すること
で、先のＮ + 拡散層３０９’を打ち返し、ｐ型拡散層領
域４１１を形成する。
【００７２】この結果、構造的には、コンタクトの大き
さにより拡散層の種類（ｎ型、 型）が異なり、かつそ
の上部配線層は、当該拡散層領域に於ける不純物濃度の
小さい方ではコンタクト配線４１２が埋設され、当該拡
散層領域に於ける不純物濃度の大きい方ではコンタクト
配線４１０が埋設されていない様に構成される。
さにより拡散層の種類（ｎ型、 型）が異なり、かつそ
の上部配線層は、当該拡散層領域に於ける不純物濃度の
小さい方ではコンタクト配線４１２が埋設され、当該拡
散層領域に於ける不純物濃度の大きい方ではコンタクト
配線４１０が埋設されていない様に構成される。
【００７３】そして、当該コンタクト配線４１０の当該
空間部１１を介して、ｐ型の不純物が当該拡散層領域に
イオン注入されるものである。
空間部１１を介して、ｐ型の不純物が当該拡散層領域に
イオン注入されるものである。
【００７４】なお、電流密度を下げるために、補強配線
を施す工程を追加して、どちらも埋設されたコンタクト
としてもよい。
を施す工程を追加して、どちらも埋設されたコンタクト
としてもよい。
【００７５】本具体例に於ける特徴は、半導体の拡散層
に接続するコンタクトであって、コンタクトの大きさに
より拡散層の種類（ｎ型、ｐ型）が異なり、かつその上
部配線の第１の層は、小さい方で埋設されず、大きい方
で埋設されていないことを特徴とする。
に接続するコンタクトであって、コンタクトの大きさに
より拡散層の種類（ｎ型、ｐ型）が異なり、かつその上
部配線の第１の層は、小さい方で埋設されず、大きい方
で埋設されていないことを特徴とする。
【００７６】次に、本発明に係る当該具体例に於ける半
導体装置の製造方法の具体例を説明するならば、所定の
基板或いは半導体層の表面近傍に於ける複数の所定の位
置に、第１の導電性を有する第１の不純物、例えばＡｓ
を注入して複数個の第２の拡散層領域３０９、３０９’
を形成した後、当該第２の拡散層領域のそれぞれにコン
タクト配線を形成するに際し、当該一部の第２の拡散層
領域３０９’に形成される当該コンタクト配線４１０の
断面積を他の第２の拡散層領域３０９に形成される当該
コンタクト配線４１２の断面積よりも大きくなる様に形
成すると同時に、当該断面積が大きくなる様に形成され
たコンタクト配線４１０の内部に空間部１１を形成し、
当該コンタクト配線部４１０の周縁部をマスクとして、
当該空間部１１を介して当該第２の拡散層領域３０９’
内に、当該第１の不純物の持つ第１の導電性とは異なる
第２の導電性を有する第２の不純物、例えばＢ（ボロン
等）を当該第１の不純物の濃度以上の濃度となる様に注
入して、当該第２の拡散層領域の導電特性を打ち返して
第２の導電性を有する第１の拡散層領域を形成する半導
体装置の製造方法である。
導体装置の製造方法の具体例を説明するならば、所定の
基板或いは半導体層の表面近傍に於ける複数の所定の位
置に、第１の導電性を有する第１の不純物、例えばＡｓ
を注入して複数個の第２の拡散層領域３０９、３０９’
を形成した後、当該第２の拡散層領域のそれぞれにコン
タクト配線を形成するに際し、当該一部の第２の拡散層
領域３０９’に形成される当該コンタクト配線４１０の
断面積を他の第２の拡散層領域３０９に形成される当該
コンタクト配線４１２の断面積よりも大きくなる様に形
成すると同時に、当該断面積が大きくなる様に形成され
たコンタクト配線４１０の内部に空間部１１を形成し、
当該コンタクト配線部４１０の周縁部をマスクとして、
当該空間部１１を介して当該第２の拡散層領域３０９’
内に、当該第１の不純物の持つ第１の導電性とは異なる
第２の導電性を有する第２の不純物、例えばＢ（ボロン
等）を当該第１の不純物の濃度以上の濃度となる様に注
入して、当該第２の拡散層領域の導電特性を打ち返して
第２の導電性を有する第１の拡散層領域を形成する半導
体装置の製造方法である。
【００７７】当該本発明に係る具体例の半導体装置の製
造方法の操作手順をより詳細に説明するならば、所定の
基板３０１或いは半導体層ウェル３０２、３０３等の表
面近傍に於ける複数の所定の位置に、第１の導電性を有
する第１の不純物、例えばＡｓを注入して複数個の第２
の拡散層領域３０９、３０９’を形成する工程、当該基
板３０１或いは半導体ウェル３０２、３０３の表面に層
間絶縁膜３０７を形成する工程、当該層間絶縁膜３０７
を、当該第２の拡散層領域３０９、３０９’の内の一部
の第２の拡散層領域３０９’に対応する当該層間絶縁膜
３０７の開口部３０の断面積が、他の第２の拡散層領域
３０９に対応する当該層間絶縁膜３０７の開口部３１の
断面積よりも大きくなる様にパターニングする工程、当
該層間絶縁膜３０７上から適宜の導電性部材からなるコ
ンタクト配線層４１０を形成すると共に所定のパターニ
ング処理を行う事によって、少なくとも当該断面積の大
きな層間絶縁膜開口部３０に形成されるコンタクト配線
層４１０の内部に当該コンタクト配線の長手軸方向に沿
って空間部１１を形成する工程、当該層間絶縁膜３０７
及び当該コンタクト配線４１０の上から、当該第２の拡
散層領域３０９、３０９’内の当該第１の不純物の持つ
第１の導電性とは異なる第２の導電性を有する第２の不
純物、例えばＢを供給し、当該第２の不純物を当該空間
部１１が形成されている当該コンタクト配線部４１０の
周縁部をマスクとして、当該空間部１１の底部を介して
当該第２の拡散層領域３０９’内に、当該第２の不純物
を当該他の第２の拡散層領域３０９’に於ける当該第１
の不純物の濃度以上の濃度となる様に注入して、当該第
２の拡散層領域３０９’の導電特性を打ち返して第２の
導電性を有する第１の拡散層領域４１１を形成する工
程、とから構成されている半導体装置の製造方法であ
る。
造方法の操作手順をより詳細に説明するならば、所定の
基板３０１或いは半導体層ウェル３０２、３０３等の表
面近傍に於ける複数の所定の位置に、第１の導電性を有
する第１の不純物、例えばＡｓを注入して複数個の第２
の拡散層領域３０９、３０９’を形成する工程、当該基
板３０１或いは半導体ウェル３０２、３０３の表面に層
間絶縁膜３０７を形成する工程、当該層間絶縁膜３０７
を、当該第２の拡散層領域３０９、３０９’の内の一部
の第２の拡散層領域３０９’に対応する当該層間絶縁膜
３０７の開口部３０の断面積が、他の第２の拡散層領域
３０９に対応する当該層間絶縁膜３０７の開口部３１の
断面積よりも大きくなる様にパターニングする工程、当
該層間絶縁膜３０７上から適宜の導電性部材からなるコ
ンタクト配線層４１０を形成すると共に所定のパターニ
ング処理を行う事によって、少なくとも当該断面積の大
きな層間絶縁膜開口部３０に形成されるコンタクト配線
層４１０の内部に当該コンタクト配線の長手軸方向に沿
って空間部１１を形成する工程、当該層間絶縁膜３０７
及び当該コンタクト配線４１０の上から、当該第２の拡
散層領域３０９、３０９’内の当該第１の不純物の持つ
第１の導電性とは異なる第２の導電性を有する第２の不
純物、例えばＢを供給し、当該第２の不純物を当該空間
部１１が形成されている当該コンタクト配線部４１０の
周縁部をマスクとして、当該空間部１１の底部を介して
当該第２の拡散層領域３０９’内に、当該第２の不純物
を当該他の第２の拡散層領域３０９’に於ける当該第１
の不純物の濃度以上の濃度となる様に注入して、当該第
２の拡散層領域３０９’の導電特性を打ち返して第２の
導電性を有する第１の拡散層領域４１１を形成する工
程、とから構成されている半導体装置の製造方法であ
る。
【００７８】又、本具体例に於いても、当該第１の拡散
層領域４１１は、当該空間部１１が形成されている当該
コンタクト配線部４１０に対してセルフアラインメント
状に形成される事が望ましく、又、当該空間部１１が形
成されている当該コンタクト配線部４１０に於ける当該
空間部１１を、後の工程で、同一若しくは異なる導電性
部材によって埋める事も好ましい。
層領域４１１は、当該空間部１１が形成されている当該
コンタクト配線部４１０に対してセルフアラインメント
状に形成される事が望ましく、又、当該空間部１１が形
成されている当該コンタクト配線部４１０に於ける当該
空間部１１を、後の工程で、同一若しくは異なる導電性
部材によって埋める事も好ましい。
【００７９】又、本具体例に於いて、当該空間部１１及
び当該第１のコンタクト配線４１０の内、少なくとも一
方は、当該第１の拡散層領域との接触部から離れるに従
って、当該空間部若しくは当該第１のコンタクト配線の
軸方向に沿って、その断面積が拡張される様に形成する
事も可能である。
び当該第１のコンタクト配線４１０の内、少なくとも一
方は、当該第１の拡散層領域との接触部から離れるに従
って、当該空間部若しくは当該第１のコンタクト配線の
軸方向に沿って、その断面積が拡張される様に形成する
事も可能である。
【００８０】
【発明の効果】本発明に係る当該半導体装置の製造方法
は、以上説明したように、コンタクト部における上部配
線のカバレッジの違いを制御し、それをマスクに追加イ
オン注入する事により、ＣＭＯＳのコンタクトを形成で
きるので、当該半導体装置内に於いて、一部の拡散層領
域に於ける不純物濃度を他の拡散層領域の不純物濃度と
異ならせ且つコンタクト配線の大きさも変化させる半導
体装置を製造する場合に、付加的リソグラフィー工程が
不要になり、製造コストの増加を抑えることが出来る。
は、以上説明したように、コンタクト部における上部配
線のカバレッジの違いを制御し、それをマスクに追加イ
オン注入する事により、ＣＭＯＳのコンタクトを形成で
きるので、当該半導体装置内に於いて、一部の拡散層領
域に於ける不純物濃度を他の拡散層領域の不純物濃度と
異ならせ且つコンタクト配線の大きさも変化させる半導
体装置を製造する場合に、付加的リソグラフィー工程が
不要になり、製造コストの増加を抑えることが出来る。
【００８１】又、本発明に於いては、コンタクト部にお
ける上部配線のカバレッジの違いを制御し、それをマス
クに追加イオン注入する事により、非対称トランジスタ
を形成できるので、付加的リソグラフィー工程が不要に
なり、製造コストの増加を抑えることが出来る。
ける上部配線のカバレッジの違いを制御し、それをマス
クに追加イオン注入する事により、非対称トランジスタ
を形成できるので、付加的リソグラフィー工程が不要に
なり、製造コストの増加を抑えることが出来る。
【図１】図１は、本発明に係る半導体装置の製造方法に
於ける一具体例の製造工程を説明する図である。
於ける一具体例の製造工程を説明する図である。
【図２】図２は、本発明に係る半導体装置の他の具体例
の構成を説明する断面図である。
の構成を説明する断面図である。
【図３】図３は、従来に於ける半導体装置の製造方法の
一例を説明する図である。
一例を説明する図である。
【図４】図４は、本発明に係る半導体装置の製造方法に
於ける他の具体例の製造工程を説明する図である。
於ける他の具体例の製造工程を説明する図である。
【図５】図５は、従来に於ける半導体装置の製造方法の
別の製造方法の例を説明する図である。
別の製造方法の例を説明する図である。
１…半導体基板
２…不純物濃度の濃い拡散層領域、第１の拡散層領域
３、３’…不純物濃度の薄い拡散層領域、第２の拡散層
領域 ４…第１のコンタクト配線 ５…第２のコンタクト配線 ６…ゲート電極 ７…ゲート絶縁膜 ８…サイドウォール １０…半導体装置 １１…空間部 １２…導電性部材からなる層 １３…層間絶縁膜 １４、１４’…開口部、コンタクトホール １５…配線層 １６…絶縁層 ３０、３１…コンタクトホール １０１…ｐ型シリコン基板 １０２…シリコン酸化膜 １０３…ゲート電極 １０４…サイドウォール １０５…拡散層 １０６…不純物濃度の濃い拡散層 １０７…絶縁膜 １０８…コンタクト １０９…配線 ３０１…ｐ型シリコン基板 ３０２…ｐウェル ３０３…ｎウェル ３０４…ｎ+拡散層 ３０５…ｐ+拡散層 ３０６…素子分離層 ３０７…絶縁膜 ３０８…コンタクトホール ３０９、３０９’…ｎ型層、第２の拡散層領域 ３１０…ｐ型層 ４１０…第１のコンタクト配線 ４１１…ｐ型層、第１の拡散層領域 ４１２…第２のコンタクト配線
領域 ４…第１のコンタクト配線 ５…第２のコンタクト配線 ６…ゲート電極 ７…ゲート絶縁膜 ８…サイドウォール １０…半導体装置 １１…空間部 １２…導電性部材からなる層 １３…層間絶縁膜 １４、１４’…開口部、コンタクトホール １５…配線層 １６…絶縁層 ３０、３１…コンタクトホール １０１…ｐ型シリコン基板 １０２…シリコン酸化膜 １０３…ゲート電極 １０４…サイドウォール １０５…拡散層 １０６…不純物濃度の濃い拡散層 １０７…絶縁膜 １０８…コンタクト １０９…配線 ３０１…ｐ型シリコン基板 ３０２…ｐウェル ３０３…ｎウェル ３０４…ｎ+拡散層 ３０５…ｐ+拡散層 ３０６…素子分離層 ３０７…絶縁膜 ３０８…コンタクトホール ３０９、３０９’…ｎ型層、第２の拡散層領域 ３１０…ｐ型層 ４１０…第１のコンタクト配線 ４１１…ｐ型層、第１の拡散層領域 ４１２…第２のコンタクト配線
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28
H01L 21/768
H01L 29/45
H01L 29/78
H01L 21/336
H01L 27/088
H01L 21/8234
Claims (6)
- 【請求項１】 所定の基板或いは半導体層の表面近傍に
於ける所定の位置に、第１の導電性を有する第１の不純
物を注入して少なくとも２つの第２の拡散層領域を形成
した後、当該第２の拡散層領域上に形成した層間絶縁膜
にコンタクト配線を形成するに際し、前記２つの第２の
拡散層領域の内の一方の第２の拡散層領域に形成される
当該コンタクト配線用の前記層間絶縁膜の第１開口部の
断面積を、他方の第２の拡散層領域に形成される当該コ
ンタクト配線用の第２開口部の断面積よりも大きくなる
様に形成し、前記第２開口部を導電性部材で埋め込むと
共に、前記第１開口部の表面に前記導電性部材の皮膜を
形成することで、前記第１開口部の内部に空間部を形成
し、当該空間部の底部を介して当該一方の第２の拡散層
領域内に当該第１の導電性と同一の導電性を有する第１
の不純物を更に注入して、前記第２の拡散層領域に於け
る不純物濃度より高い不純物濃度を有する第１の拡散層
領域を形成する事を特徴とする半導体装置の製造方法。 - 【請求項２】 所定の基板或いは半導体層の表面近傍に
於ける所定の位置に、第１の導電性を有する第１の不純
物を注入して少なくとも２つの第２の拡散層領域を形成
した後、当該第２の拡散層領域上に形成した層間絶縁膜
にコンタクト配線を形成するに際し、前記２つの第２の
拡散層領域の内の一方の第２の拡散層領域に形成される
当該コンタクト配線用の前記層間絶縁膜の第１開口部の
断面積を、他方の第２の拡散層領域に形成される当該コ
ンタクト配線用の第２開口部の断面積よりも大きくなる
様に形成し、前記第２開口部を導電性部材で埋め込むと
共に、前記第１開口部の表面に前記導電性部材の皮膜を
形成することで、前記第１開口部の内部に空間部を形成
し、当該空間部の底部を介して前記一方の第２の拡散層
領域内に前記第１の導電性とは異なる第２の導電性を有
する第２の不純物を当該第１の不純物の濃度以上の濃度
となる様に注入することで、前記一方の第２の拡散層領
域の導電特性を打ち返して第２の導電性を有する第１の
拡散層領域を形成する事を特徴とする半導体装置の製造
方法。 - 【請求項３】 所定の基板或いは半導体層の表面近傍に
於ける所定の位置に、第１の導電性を有する第１の不純
物を注入して少なくとも２つの第２の拡散層領域を形成
する工程と、 前記拡散層領域上に層間絶縁膜を形成する工程と、 前記２つの第２の拡散層領域の内の一方の第２の拡散層
領域に対応する当該層間絶縁膜の第１開口部の断面積
が、他方の第２の拡散層領域に対応する当該層間絶縁膜
の第２開口部の断面積よりも大きくなる様に前記層間絶
縁膜をパターニングする工程と、 前記第２開口部を導電性部材で埋め込むと共に、前記第
１開口部の表面に前記導電性部材の皮膜を形成すること
で、前記第１開口部の内部に空間部を形成する工程と、 当該層間絶縁膜及び前記導電性部材の上から、前記第１
の導電性と同一の導電性を有する第１の不純物を当該空
間部の底部を介して前記一方の第２の拡散層領域内に更
に注入して、前記第２の拡散層領域の不純物濃度以上の
濃度を有する第１の拡散層領域を形成する工程と、 から構成されていることを特徴とする半導体装置の製造
方法。 - 【請求項４】 所定の基板或いは半導体層の表面近傍に
於ける所定の位置に、第１の導電性を有する第１の不純
物を注入して少なくとも２つの第２の拡散層領域を形成
する工程と、 前記拡散層領域上に層間絶縁膜を形成する工程と、 前記２つの第２の拡散層領域の内の一方の第２の拡散層
領域に対応する当該層間絶縁膜の第１開口部の断面積
が、他方の第２の拡散層領域に対応する当該層間絶縁膜
の第２開口部の断面積よりも大きくなる様に前記層間絶
縁膜をパターニングする工程と、 前記第２開口部を導電性部材で埋め込むと共に、前記第
１開口部の表面に前記導電性部材の皮膜を形成すること
で、前記第１開口部の内部に空間部を形成する工程と、 当該層間絶縁膜及び当該コンタクト配線の上から、前記
第１の導電性とは異なる第２の導電性を有する第２の不
純物を当該空間部の底部を介して前記一方の第２の拡散
層領域内に注入し、前記一方の第２の拡散層領域内の第
２の不純物の濃度を前記第１の不純物の濃 度以上の濃度
となる様に注入することで、前記一方の第２の拡散層領
域の導電特性を打ち返して第２の導電性を有する第１の
拡散層領域を形成する工程と、 から構成されている特徴とする半導体装置の製造方法。 - 【請求項５】 当該空間部は、当該第２の拡散層領域と
の接触部から離れるに従って、当該空間部の軸方向に沿
って、その断面積が拡張される様に形成される事を特徴
とする請求項 1 乃至４の何れかに記載の半導体装置の製
造方法。 - 【請求項６】 当該第１の拡散層領域と当該第２の拡散
層領域とでトランジスタを構成する事を特徴とする請求
項 1 又は３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27046399A JP3527148B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置の製造方法 |
| US10/424,068 US6803287B2 (en) | 1999-09-24 | 2003-04-28 | Method for forming a semiconductor device having contact wires of different sectional areas |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27046399A JP3527148B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093856A JP2001093856A (ja) | 2001-04-06 |
| JP3527148B2 true JP3527148B2 (ja) | 2004-05-17 |
Family
ID=17486660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27046399A Expired - Fee Related JP3527148B2 (ja) | 1999-09-24 | 1999-09-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6803287B2 (ja) |
| JP (1) | JP3527148B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005025125B4 (de) * | 2005-05-29 | 2008-05-08 | Hahn-Meitner-Institut Berlin Gmbh | Verfahren zur Herstellung einer einseitig kontaktierten Solarzelle und einseitig kontaktierte Solarzelle |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3915767A (en) * | 1973-02-05 | 1975-10-28 | Honeywell Inc | Rapidly responsive transistor with narrowed base |
| JPS60776A (ja) | 1983-05-19 | 1985-01-05 | Nec Corp | 半導体装置の製造方法 |
| IT1188309B (it) * | 1986-01-24 | 1988-01-07 | Sgs Microelettrica Spa | Procedimento per la fabbricazione di dispositivi elettronici integrati,in particolare transistori mos a canale p ad alta tensione |
| JP2565317B2 (ja) * | 1986-12-03 | 1996-12-18 | 富士通株式会社 | 半導体装置の製造方法 |
| JPS63237551A (ja) | 1987-03-26 | 1988-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| US5156989A (en) * | 1988-11-08 | 1992-10-20 | Siliconix, Incorporated | Complementary, isolated DMOS IC technology |
| JP2854947B2 (ja) | 1990-09-07 | 1999-02-10 | キヤノン株式会社 | 半導体装置の製造方法 |
| JP3057757B2 (ja) * | 1990-11-29 | 2000-07-04 | 日産自動車株式会社 | トランジスタ |
| JPH06260497A (ja) * | 1993-03-05 | 1994-09-16 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| JPH06326119A (ja) | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置の製造方法 |
| JP3055424B2 (ja) | 1994-04-28 | 2000-06-26 | 株式会社デンソー | Ｍｉｓ型半導体装置の製造方法 |
| KR0140719B1 (ko) * | 1995-03-08 | 1998-07-15 | 김주용 | 모스 전계효과 트랜지스터의 제조방법 |
| JPH08264561A (ja) | 1995-03-20 | 1996-10-11 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置およびその製造方法 |
| JP3143366B2 (ja) * | 1995-07-31 | 2001-03-07 | 三洋電機株式会社 | Ｃｍｏｓ半導体装置の製造方法 |
| JP2763025B2 (ja) | 1996-04-15 | 1998-06-11 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5770880A (en) * | 1996-09-03 | 1998-06-23 | Harris Corporation | P-collector H.V. PMOS switch VT adjusted source/drain |
| EP0847081A1 (en) * | 1996-12-09 | 1998-06-10 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
| JPH11195787A (ja) | 1998-01-06 | 1999-07-21 | Sony Corp | 半導体装置 |
-
1999
- 1999-09-24 JP JP27046399A patent/JP3527148B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-28 US US10/424,068 patent/US6803287B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6803287B2 (en) | 2004-10-12 |
| US20030197274A1 (en) | 2003-10-23 |
| JP2001093856A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
| JPS63239973A (ja) | 集積回路およびその製造方法 | |
| US7365400B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6677194B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US5913114A (en) | Method of manufacturing a semiconductor device | |
| US6300178B1 (en) | Semiconductor device with self-aligned contact and manufacturing method thereof | |
| KR100467018B1 (ko) | 콘텍홀을 갖는 반도체 소자의 형성방법 | |
| US5610092A (en) | Method for fabricating large capacity NAND type ROM with short memory cell gate length | |
| US20020036347A1 (en) | Local interconnect structures and methods | |
| JPH09293865A (ja) | 半導体装置及び半導体製造方法 | |
| JP3527148B2 (ja) | 半導体装置の製造方法 | |
| US5494844A (en) | Process of fabricating Bi-CMOS integrated circuit device | |
| JPH11330431A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US5220182A (en) | Semiconductor device having conductive sidewall structure between adjacent elements | |
| US5652160A (en) | Method of fabricating a buried contact structure with WSix sidewall spacers | |
| JP2000003969A (ja) | 半導体装置及びその製造方法 | |
| US6153908A (en) | Buried-gate semiconductor device with improved level of integration | |
| KR100641934B1 (ko) | 금속 비트 라인 컨택트 제조 방법 및 메모리 셀 | |
| KR100255837B1 (ko) | 반도체 디바이스 제조 방법 | |
| JP3845238B2 (ja) | 半導体装置の製造方法 | |
| JPH0851146A (ja) | 半導体装置およびその製造方法 | |
| US20010006234A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3561861B2 (ja) | 半導体装置の製造方法 | |
| JP3180904B2 (ja) | 半導体装置及びその製造方法 | |
| KR100325461B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |