KR0140719B1 - 모스 전계효과 트랜지스터의 제조방법 - Google Patents

모스 전계효과 트랜지스터의 제조방법

Info

Publication number
KR0140719B1
KR0140719B1 KR1019950004718A KR19950004718A KR0140719B1 KR 0140719 B1 KR0140719 B1 KR 0140719B1 KR 1019950004718 A KR1019950004718 A KR 1019950004718A KR 19950004718 A KR19950004718 A KR 19950004718A KR 0140719 B1 KR0140719 B1 KR 0140719B1
Authority
KR
South Korea
Prior art keywords
source
region
drain
oxide film
forming
Prior art date
Application number
KR1019950004718A
Other languages
English (en)
Other versions
KR960035908A (ko
Inventor
정인술
우영탁
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950004718A priority Critical patent/KR0140719B1/ko
Priority to US08/610,887 priority patent/US5940710A/en
Priority to TW085102775A priority patent/TW292428B/zh
Priority to CN96106053A priority patent/CN1088914C/zh
Publication of KR960035908A publication Critical patent/KR960035908A/ko
Application granted granted Critical
Publication of KR0140719B1 publication Critical patent/KR0140719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 전계효과 트랜지스터의 제조방법에 관한 것으로, 기판상부에 게이트 전극 형성후, 전체 구조 상부에 소정두께의 제1산화막을 먼저 증착한 다음, 소오스/드레인 영역에 상기 제1산화막을 식각하여 노출시키고 상기 노출된 소오스/드레인 영역에 불순물 이온주입을 실시하여 포켓영역을 형성하는 공정순서로 하여 소오스/드레인 영역이 노출됨에 따라 받게되는 소오스/드레인 접합부에서의 서멀 버짓을 줄이고 이에따라 소오스/드레인 접합부에서의 주입된 불순물 이온의 측면확산을 취대한 억제시켜 반도체 소자의 크기 축소에 따른 고집적화와 공정의 단순화를 기할 수 있으며, 또한 소오스와 드레인 전극을 각각 분리하여 형성함으로써 소오스와 드레인 전극간의 절연을 효과적으로 이룰 수 있도록 한 모스 전계효과 트랜지스터의 제조방법이다.

Description

모스 전계효과 트랜지스터의 제조방법
제1a도 내지 제1d도는 종래의 P-채널 모스 전계효과 트랜지스터 제조공정 단계를 도시한 단면도
제2a도 내지 제2e도는 본 발명의 일실시예에 따른 모스 전계효과 트랜지스터 제조공정 단계를 도시한 단면도
제3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 모스 전계효과 트랜지스터 제조공정 단계를 도시한 단면도
*도면의 주요부분에 대한 부호의 설명
1:기판 2:필드 산화막
3:P-채널 산화막 4:게이트 산화막
5:게이트 전극 6:제1산화막
7:산화막 스페이서 8:소오스/드레인 전극
9:제2산화막 10:소오스 전극
11:제3산화막 12:드레인 전극
13:산화막 스페이서
본 발명은 모스 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 MOSFET이라함)의 제조방법에 관한 것으로, 특히 소오스/드레인 접합부를 형성함에 있어서, 기판 상부에 게이트 전극을 형성한 후 전체 상부에 산화막을 증착하고, 상기 산화막을 선택식각하여 소오스/드레인 접합부로 예정된 부위를 노출시킨 상태에서 불순물 이온주입을 실시하여 소오스/드레인 접합부를 형성하므로써 접합부에서 받는 서멀 버짓(Thermal Budget)을 줄이고, 접합부 측면으로의 열확산을 억제하여 반도체 소자의 고집적화 및 공정의 단순화를 기할 수 있는 모스 전계효과 트랜지스터의 제조방법에 관한 것이다. 종래의 MOSFET 제조공정에 있어서는 소오스/드레인 접합부를 형성시킨 후 게이크 전극과 소오스/드레인 전극간의 전기적 절연을 위한 산화막을 형성시키므로 서멀 버짓이 커지게 되고 이에 따라 소오스/드레인 접합부의 측면확산이 커지게 되는데, 이는 MOSFET의 크기를 줄이는 데 장애가 된다. 특히, P-채널 MOSFET의 소오스/드레인 접합부 형성을 위한 이온주입 소오스(Source)는 확산성이 다른 불순물에 비해 매우 큰 보론(Boron)을 사용하기 때문에 열공정이 P-채널 모스 전계효과 트랜지스터 설계에 커다란 제약을 가져다 주게 된다. 종래의 P-채널 모스 전계효과 트랜지스터 형성공정 단계에 대해 설명하면 다음과 같다. 제1a도 내지 제1d도는 종래의 P-채널 모스 전계효과 트랜지스터 형성공정 단계를 도시한 단면도이다. 제1a도는 제1차 전도 타입인 실리콘 기판(1)상부에 P-채널(3)모스 전계효과 트랜지스터 형성을 위한 웰(Well)을 제2차 전도 타입의 물질로 형성하여 동작 영역과 소자분리 영역을 형성하고, 상기 동작영역상에 제1차 전도 타입의 물질로 이온 주입을 실시하여 채널영역을 만들어주고, 게이트 산화막(4) 및 게이트 전극(5)을 차례로 형성한 후, 제2차 타입의 불순물로 포켓(Pocket)이온 주입을 실시하여 포켓 영역을 형성시킨 상태의 단면도이다. 이때, 상기 동작영역에 형성된 채널영역에 주입되는 제1차 전도 타입입의 물질로 이온 주입량을 조절하므로써 문턱전압을 조절할 수 있으며, 상기 동작영역상에 형성된 채널영역의 이온 주입 에너지를 조절하여 펀치 드로우 특성을 또한 향상시킬 수 있다. 제1b도는 제1a도의 전체 상부에 제1산화막(6)을 증착시킨 상태의 단면도이다. 제1c도는 제1b도의 제1산화막(6)을 건식식각 방법으로 식각하여 게이트 전극(5) 양 측벽에 위치하는 산화막 스페이서(7)를 형성시키고 동작영역을 노출시킨 후 제1차 전도 타입 물질로 상기 동작영역상에 이온 주입하여 소오스/드레인 접합부(14,15)을 형성한 상태의 단면도이다. 제1d도는 게이트 전극(5)과 소오스/드레인 전극(8)간의 절연을 위한 제2산화막을 전체 상부에 증착한 후 포토 마스크를 사용하여 건식식각 방법으로 식각하고 소오스/드레인 전극을 형성한 상태의 단면도이다. 상기와 같은 종래의 P-채널 모스 전계효과 트랜지스터 형성공정 단계에 있어서는 소오스/드레인 접합부(14,15)를 형성한 후 상기 접합부(14,15)의 표면이 노출되어 드러나 있는 상태에서 열공정을 통해 산화막(6,9)이 형성되기 때문에 서멀 버짓이 커지게 되고 이로인해 소오스/드레인 접합부(14,15)에 도핑된 불순물의 측면확산(Lateral Diffusion),이 일어나 채널길이가 감소하게 되어 소자의 고집화를 어렵게할 뿐만 아니라 동작영역간의 절연을 위해 형성되어 있는 필드 산화막과의 중첩되는 부분이 크게되어 동작 영역간 절연 특성을 저해시키는 문제점이 있다. 따라서 본 발명은 상기의 문제점을 해결하기 위한 것으로, 본 발명은 소오스/드레인 접합부의 형성함에 있어, 기관 상부에 게이트 전극 형성후 전체 상부에 산화막을 증착하고 상기 산화막을 선택식각하여 소오스/드레인 접합부로 예정된 부위를 개방시킨 상태에서 불순물 이온주입을 실시하여 접합부의 길이를 낮추는 모스 전계효과 트랜지스터의 제조방법을 제공함에 그 목적이 있다. 상기 목적을 달성하기 위한 본 발명의 일 실시예는 모스 전계효과 트랜지스터의 제조방법에 있어서 실리콘 기판 상부에 MOSFET 형성을 위한 웰(Well)을 형성한 다음 소자의 동작영역과 소자분리 영역을 형성하는 단계와, 상기 동작영역상에 불순물 이온 주입을 실시하여 채널영역을 형성하는 단계와, 상기 채널영역 상부로 게이트 산화막 및 게이트 전극을 차례로 형성하는 단계와, 전체 구조 상부에 제1산화막을 증착하는 단계와 상기 제1산화막중 소오스/드레인 영역으로 예정된 부분을 포토 마스크를 이용하여 건식식각 방법으로 식각하여 동작영역 및 게이트 전극의 일부를 노출시키는 단계와, 상기 노출된 소오스/드레인 영역에 2차 전도 타입의 불순물로 제1차 포켓 이온주입을 실시하는 단계와, 전체 구조 상부에 일정두께의 제2산화막을 증착시키는 단계와,상기 제2산화막의 소정부위를 식각하여 노출된 제1산화막 및 게이트 전극의 측벽에 상기 제2산화막으로 구성되는 산화막 스페이서를 형성하는 단계와, 상기 노출된 영역에 제1차 전도 타입의 불순물로 소오스/드레인 불순물 이온주입을 실시하는 단계와, 제2차 전도 타입의 물질로 상기 소오스/드레인 영역을 덮는 소오스/드레인 전극을 형성하는 단계로 구성되는 것을 특징으로 한다. 또한, 본 발명의 다른 실시예에 의하면, 본 발명은 모스 전계효과 트랜지스터의 제조방법에 있어서 실리콘 기판 상부에 MOSFET 형성을 위한 웰(Well)을 형성한 다음, 소자의 동작영역과 소자분리의 영역을 형성하는 단계와, 상기 동작영역상에 불순물 이온 주입을 실시하여 채널영역을 형성하는 단계와, 상기 채널영역 상부로 게이트 산화막 및 게이트 전극을 차례로 형성하는 단계와, 전체 구조 상부에 제1산화막을 증착하는 단계와, 상기 제1산화막을 게이트 전극 한쪽 일부와 일정영역이 중첩된 포토 마스크를 이용하여 건식식각 방법으로 식각하여 동작영역 및 게이트 전극 한쪽 일부를 노출시키는 단계와, 상기 노출된 소오스 영역에 제1차 전도 타입과 반대되는 제2차 전도 타입의 물질로 제1차 포켓 이온주입을 실시하는 단계와, 전체 구조 상부에 일정두께의 제2산화막을 증착시키는 단계와, 상기 제2산화막의 소정부위를 식각하여 노출된 상기 소오스 영역의 측벽에 상기 제2산화막으로 구성되는 산화막 스페이서를 형성하는 단계와, 다시 상기 노출된 소오스 영역에 고농도의 제1차 전도 타입의 불순물로 소오스 불순물 이온주입을 실시하는 단계와, 제1차 전도 타입의 물질로 상기 소오스 영역을 덮는 소오스 전극을 형성하는 단계와, 전체 구조 상부에 제3산화막을 증착하는 단계와, 제2차 포토 마스크를 이용하여 상기 게이크 전극의 다른쪽 일부와 일정영역이 중첩된 드레인 영역의 제3 및 제1산화막을 건식식각 방법으로 식각하는 단계와, 상기 노출된 드레인 영역에 제2차 전도 타입의 물질로 제2차 포켓불순물 이온 주입을 실시하는 단계와, 전체 구조 상부에 제4산화막을 증착하는 단계와, 상기 제4산화막을 식각하여 상기 노출된 드레인 영역의 측벽에 제4산화막으로 구성된 산화막 스페이서를 형성하는 단계와, 상기 노출된 드레인 영역에 고농도의 제2차 전도 타입의 불순물로 이온 주입을 실시하는 단계와, 제2차 전도물질로 상기 드레인 영역을 덮는 드레인 전극을 형성하는 단계로 구성되는 것을 특징한다. 이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대한 상세한 설명을 하기로 한다.
[실시예]
제2a도 내지 제2e도는 본 발명의 일 실시예에 따른 MOSFET제조공정단계를 도시한 단면도이다. 제2a도는 제1차 전도 타입인 실리콘 기판(1)위에 P-채널 모스 전계효과 트랜지스터형성을 위한 웰(Well)을 제2차 전도 타입의 물질로 형성하여 동작 영역과 소자분리 영역을 형성하고, 상기 동작 영역상에 제1차 전도 타입의 물질로 이온 주입을 실시하여 채널영역을 만들어 주고, 그 상부로 게이트 산화막(4) 및 게이트 전극(5)을 차례로 형성한 다음, 전체 구조 상부에 일정두께의 제1산화막(6)을 증착한 상태의 단면도이다. 제2b도는 상기 게이트 전극(5)일부와 일정영역이 중첩된 포토 마스크를 이용하여 모스펫의 소오스/드레인 영역에 상기 제1산화막(6)을 건식식각 방법으로 식각하여 동작영역 및 게이트 전극(5)의 일부를 노출시키고 상기 포토 마스크에 의해 노출된 모스펫의 소오스/드레인 영역에 제2차 전도 타입의 불순물로 이온 주입을 실시하여 포켓 영역을 형성시킨 상태의 단면도이다.
제2c도는 상기 구조 전체 상부에 소정 두께의 제2산화막(9)을 증착한 상태의 단면도이다.
제2d도는 상기 제2산화막(9)을 건식식각 방법으로 식각하여 상기 노출된 소오스/드레인 영역(14,15)의 측벽에 제2산화막(9)으로 구성되는 산화막 스페이서(9')를 형성하고, 다시 상기 제2c도에서 실시한 포켓 이온 주입 농도보다 더 높은 고농도의 제1차 전도 타입의 불순물로 소오스/드레인 이온주입을 실시하여 소오스/드레인 접합부를 형성한 상태의 단면도이다. 이때, 상기 포켓 이온 주입과 소오스/드레인 불순물 이온 주입시 사용되는 불순물의 종류는 서로 다른 것으로 하고, 특히, 상기 포켓 이온주입을 실시하는 단계와 산화막 스페이서 형성후 소오스/드레인 불순물 이온 주입을 실시하는 단계 사이에 700℃이상의 온도로 일정시간 열처리를 실시할 수도 있다. 제2e도는 상기 소오스/드레인 접합부(14,15)에 소오스/드레인 전극(8)을 형성한 상태의 단면도이다. 특히, 상기 소오스/드레인 전극(8)형성시 고농도로 도핑된 폴리실리콘을 사용하는 경우에는 소오스/드레인 영역을 형성하기 위한 제2차 포켓 이온주입을 생략할 수도 있으며 또한, 상기 포켓 이온 주입의 농도는 1E17Cm-3에서 1E19Cm-3의 범위에서 하고 소오스/드레인 불순물 이온 주입 농도는 1E19Cm-3에서 5E21Cm-3범위내가 되도록 한다. 상기 본 발명에 따른 모스 전계효가 트랜지스터제조공정단계에 있어서는 제2c도와 제2d도에 도시된 바와같이, 기판(1)상에 불순물 이온 주입을 하여 채널 영역을 만들고 게이트 산화막(4) 및 게이트 전극(5)을 형성한 후 바로 포켓 이온 주입을 실시하여 포켓 영역을 형성하지않고 공정순서를 바꿔 소정두께의 제1산화막(6)을 먼저 증착한 후, 식각하여 소오스/드레인 접합부을 형성하므로써 접합부가 받는 서멀 버짓을 줄어들게 하고 이에 따라 소오스/드레인 접합부(14,15)에서의 주입된 불순물 이온의 측면확산을 최대한 억제시킨다. 이것은 종래의 기술에 따른 모스펫의 채널길이보다 채널길이를 더 길어지게 되며, 모스펫의 크기를 더욱 소형화 내지는 고집적화 시킬 수 있다. 아울러, 상기 제2e도에서 알 수 있듯이, 셀프 얼라인 콘택(Self-aligned Contact)방법에 의해 형성된 소오스/드레인 접합부는 동작영역간의 절연을 위해 형성되어 있는 필드 산화막(2)과의 중첩부위가 작아지기 때문에 동작영역간 절연 특성을 향상 시킬 수 있다. 본 발명의 다른 실시예는, 위에서 제시된 공정으로부터 소형화된 P-채널 MOSFET의 소오스와 드레인 전극간의 절연을 보다 효과적으로 이루기 위해 소오스와 드레인을 분리하여 형성하는 모스 전계효과트랜지스터의 제조방법으로서, 그 공정단계를 첨부 도면과 함께 설명하면 다음과 같다. 3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 모스 전계효과 트랜지스터 제조공정단계를 도시한 단면도이다. 제3a도는 제1차 전도 타입인 실리콘 기판(1)위에 채널(3), 여기서는 P-채널 모스 전계효과 트랜지스터형성을 위한 웰(Well)을 제2차 전도 타입의 물질로 형성하여 동작 영역과 소자분리 영역을 형성하고, 상기 동작 영역상에 제1차 전도 타입의 물질로 이온 주입을 실시하여 채널영역(3)을 만들어 주고 그 상부로 게이트 산화막(4) 및 게이트 전극(5)을 차례로 형성한 다음, 전체 구조 상부에 일정두께의 제1산화막(6)을 증착한 후, 게이트 전극(5) 한쪽 일부와 일정영역이 중첩된 포토 마스크를 이용하여 MOSFET의 소오스 영역(16)에 상기 제1산화막(6)을 건식식각방법에 의해 식각하여 동작영역 일부 및 게이트 전극(5) 한쪽 일부를 노출시킨 다음, 상기 포토 마스크에 의해 노출된 MOSFET의 소오스 영역(16)에 제1차 전도 타입과 반대되는 제2차 전도 타입의 물질로 제1차 포켓 불순물 이온 주입을 실시하여 포켓영역을 형성시킨 상태의 단면도이다. 제3b도는 상기 전체 구조의 상부에 제2산화막(미도시)을 증착시킨 후, 다시 건식식각 방법에 의해 상기 노출된 영역의 측벽에 상기 제2산화막으로 구성된 산화막 스페이서(7)를 형성하고, 상기 노출된 소오스 영역(16)에 모스펫의 소오스 영역(16)을 형성하기 위해 상기 제1차 포켓 이온 주입 농도보다 고농도의 제1차 전도 타입의 불순물로 이온 주입을 실시하고, 상기 소오스 영역(16)을 덮는 소오스 전극(10)을 형성한 상태의 단면도이다. 제3c도는 상기 구조 전체 상부에 제3산화막(11)을 증착하고 제2차 포토 마스크를 이용하여 상기 모스펫의 게이트 전극(5) 다른 쪽 일부와 일정 영역이 중첩된 드레인 영역을 건식식각 방법을 이용하여 제3산화막(11) 및 제1산화막(6)을 차례로 식각한 상태의 단면도이다. 이때 노출된 드레인 영역(17)에 제2차 전도 타입의 물질로 제2차 포켓 불순물 이온 주입을 실시하여 포켓영역을 형성한다. 제3d도는 전체 구조 상부에 제4산화막(미도시)을 증착시킨 후, 건식식각 방법에 의해 상기 노출된 드레인 영역(17)의 측벽에 제4산화막으로 구성된 산화막 스페이서(13)을 형성하고, 상기 노출된 드레인 영역(17)에 상기 제2차 포켓 불순물 이온 주입 농도보다 더 높은 고농도의 제1차 전도 타입의 불순물로 이온 주입을 실시한 후, 상기 드레인 영역(17)을 덮는 드레인 전극(12)을 형성하여 모스펫을 완성한 상태의 단면도이다. 여기서 상기 소오스/드레인 전극(10,12) 형성물질은 알루미늄, 폴리실리콘, 실리사이드 중 어느 하나로 할 수 있으며, 특히, 소오스/드레인 전극을 폴리실리콘으로 사용할 시에는 제1차 전도타입의 물질로 폴리실리콘을 사용할 수 있다. 상기 본 발명의 다른 실시예에서는 소오스 전극(10)과 드레인 전극(12)을 각각 분리하여 별도로 형성하므로써 소오스/드레인 전극간의 절연을 효과적으로 이룰 수 있고, 또한 소오스/드레인간 각 콘택의 산화막 단차를 이용하므로써 서로간의 절연특성을 향상시킬 수 있는 효과가 있다. 이상에서 설명한 바와 같이 본 발명에 따른 모스 전계효과 트랜지스터의 제조방법은 기판상에 불순물 이온 주입하여 채널 영역을 반들고 게이트 산화막 및 게이트 전극을 형성한 후, 곧바로 포켓 이온 주입을 실시하여 포켓 영역을 형성하는 종래의 공정순서에서 게이트 전극 형성후 전체 구조 상부에 소정두께의 제1산화막을 먼저 증착한 다음, 소오스/드레인 영역에 상기 제1산화막을 식각하여 노출시킨 후, 상기 노출된 소오스/드레인 영역에 불순물 이온 주입하여 포켓영역을 형성하는 공정순서로 변경하므로써 소오스/드레인 접합부에서 받는 서멀 버짓을 줄이고 이에 따른 소오스/드레인 접합부에서의 불순물 이온의 측면확산이 최대한 억제되므로써 모스펫의 채널길이가 짧아지는 종래의 기술에 따른 문제점을 개선하여 종래의 모스펫의 채널길이보다 더 길어지도록 하여 반도체 소자의 크기 축소에 따른 고집적화와 공정의 단순화를 기할 수 있다. 또한 본 발명은 상기 본 발명의 공정단계에 있어 소오스와 드레인 전극을 각각 분리하여 형성함으로써 소오스와 드레인 전극간의 절연을 효과적으로 이룰 수 있도록 하였다.

Claims (14)

  1. 모스 전계효과 트랜지스터의 제조방법에 있어서, 실리콘 기판 상부에 MOSFET 형성을 위한 웰(Well)을 형성한 다음 소자의 동작영역과 소자분리 영역을 형성하는 단계와, 상기 동작영역상에 불순물 이온 주입을 실시하여 채널영역을 형성하는 단계와, 상기 채널영역 상부로 게이트 산화막 및 게이트 전극을 차례로 형성하는 단계와, 전체 구조 상부에 제1산화막을 증착하는 단계와, 상기 제1산화막중 소오스/드레인 영역으로 예정된 부분을 포토 마스크를 이용하여 건식식각 방법으로 식각하여 동작영역 및 게이트 전극의 일부를 노출시키는 단계와, 상기 노출된 소오스/드레인 영역에 제2차 전도 타입의 불순물로 제1차 포켓 이온주입을 실시하는 단계와, 전체 구조 상부에 일정두께의 제2산화막을 증착시키는 단계와, 상기 제2산화막의 소정부위를 식각하여 노출된 제1산화막 및 게이트 전극의 측벽에 상기 제2산화막으로 구성되는 산화막 스페이서를 형성하는 단계와, 상기 노출된 영역에 제1차 전도 타입의 불순물로 소오스/드레인 불순물 이온주입을 실시하는 단계와, 제2차 전도 타입의 물질로 상기 소오스/드레인 영역을 덮는 소오스/드레인 전극을 형성하는 단계로 구성되는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  2. 제1항에 있어서 상기 소오스/드레인 전극 형성시 고농도로 도핑된 폴리실리콘을 사용하는 경우, 소오스/드레인영역을 형성하기 위한 제2차 포켓 이온주입을 생략하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  3. 제1항에 있어서 상기 포켓 이온 주입의 농도는 1E17Cm-3에서 1E19Cm-3의 범위이고, 소오스/드레인 불순물 이온 주입 농도는 1E19Cm-3에서 5E21Cm-3범위인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  4. 제1항에 있어서 상기 포켓 이온 주입을 실시하는 단계와 산화막 스페이서 형성후 소오스/드레인 불순물 이온 주입을 실시하는 단계 사이에 700℃ 이상의 온도로 일정시간 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  5. 제1항에 있어서 상기 포켓 이온 주입과 소오스/드레인 불순물 이온 주입시 사용되는 불순물의 종류가 서로 다른 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  6. 제1항에 있어서 상기 소오스/드레인 영역을 형성하기 위한 소오스/드레인 불순물 이온 주입시 사용되는 제1차 전도 타입의 물질의 이온농도는 포켓 이온 주입농도보다 큰 고농도의 불순물인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  7. 제1항에 있어서 상기 동작영역에 형성된 채널영역에 주입되는 제1차 전도 타입의 물질로 이온 주입량을 조절하여 문턱전압을 조절할 수 있도록 한 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  8. 제1항에 있어서 상기 동작 영역상에 형성된 제1차 전도 타입의 물질로 이온 주입하여 형성된 채널영역의 이온 주입 에너지를 조절하여 펀치 드로우 특성을 향상시키는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  9. 모스 전계효과 트랜지스터의 제조방법에 있어서, 실리콘 기판 상부에 MOSFET 형성을 위한 웰(Well)을 형성한 다음, 소자의 동작영역과 소자분리 영역을 형성하는 단계와, 상기 동작영역상에 불순물 이온 주입을 실시하여 채널영역을 형성하는 단계와, 상기 채널영역 상부로 게이트 산화막 및 게이트 전극을 차례로 형성하는 단계와 전체 구조 상부에 제1산화막을 증착하는 단계와, 상기 제1산화막을 게이트 전극 한쪽 일부와 일정영역이 중첩된 포토 마스크를 이용하여 건식식각 방법으로 식각하여 동작영역 및 게이트 전극 한쪽 일부를 노출시키는 단계와, 상기 노출된 소오스 영역에 제1차 전도 타입과 반대되는 제2차 전도 타입의 물질로 제1차 포켓 이온 주입을 실시하는 단계와, 전체 구조 상부에 일정두께의 제2산화막을 증착시키는 단계와, 상기 제2산화막의 소정부위를 식각하여 노출된 상기 소오스 영역의 측벽에 상기 제2산화막으로 구성되는 산화막 스페이서를 형성하는 단계와, 다시 상기 노출된 소오스 영역에 고농도의 제1차 전도 타입의 불순물로 소오스 불순물 이온 주입을 실시하는 단계와, 제1차 전도 타입의 물질로 상기 소오스 영역을 덮는 소오스 전극을 형성하는 단계와, 전체 구조 상부에 제3산화막을 증착하는 단계와, 제2차 포토 마스크를 이용하여 상기 게이트 전극의 다른쪽 일부와 일정영역이 중첩된 드레인 영역의 제3 및 제1산화막을 건식식각 방법으로 식각하는 단계와, 상기 노출된 드레인 영역에 제2차 전도 타입의 물질로 제2차 포켓 불순물 이온 주입을 실시하는 단계와, 전체 구조 상부에 제4산화막을 증착하는 단계와, 상기 제4산화막을 식각하여 상기 노출된 드레인 영역의 측벽에 제4산화막으로 구성된 산화막 스페이서를 형성하는 단계와, 상기 노출된 드레인 영역에 고농도의 제2차 전도 타입의 불순물로 이온 주입을 실시하는 단계와, 제2차 전도물질로 상기 드레인 영역을 덮는 드레인 전극을 형성하는 단계로 구성되는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  10. 제9항에 있어서 상기 소오스/드레인 전극 형성시 고농도로 도핑된 폴리실리콘을 사용할 경우, 소오스/드레인 불순물 이온 주입공정을 생략하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  11. 제9항에 있어서 상기 소오스/드레인 전극 형성 물질은 알루미늄, 폴리실리콘, 실리사이드 중 어느 하나를 사용하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  12. 제11항에 있어서 소오스/드레인 전극을 폴리실리콘으로 사용시, 제1차 전도타입의 물질로 폴리실리콘을 사용하는 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  13. 제9항에 있어서 상기 소오스 영역에 주입되는 불순물의 이온은 제1차 포켓 불순물 이온 주입시의 농도보다 더 높은 고농도의 제1차 전도 타입 불순물 이온인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
  14. 제9항에 있어서 상기 드레인 영역에 주입되는 불순물의 이온은 제2차 포켓 불순물 이온 주입시의 농도보다 더 높은 고농도의 제2차 전도 타입 불순물 이온인 것을 특징으로 하는 모스 전계효과 트랜지스터의 제조방법.
KR1019950004718A 1995-03-08 1995-03-08 모스 전계효과 트랜지스터의 제조방법 KR0140719B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950004718A KR0140719B1 (ko) 1995-03-08 1995-03-08 모스 전계효과 트랜지스터의 제조방법
US08/610,887 US5940710A (en) 1995-03-08 1996-03-05 Method for fabricating metal oxide semiconductor field effect transistor
TW085102775A TW292428B (en) 1995-03-08 1996-03-07 Method for fabricating metal oxide semiconductor
CN96106053A CN1088914C (zh) 1995-03-08 1996-03-08 制造金属氧化物半导体场效应晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004718A KR0140719B1 (ko) 1995-03-08 1995-03-08 모스 전계효과 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR960035908A KR960035908A (ko) 1996-10-28
KR0140719B1 true KR0140719B1 (ko) 1998-07-15

Family

ID=19409415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004718A KR0140719B1 (ko) 1995-03-08 1995-03-08 모스 전계효과 트랜지스터의 제조방법

Country Status (4)

Country Link
US (1) US5940710A (ko)
KR (1) KR0140719B1 (ko)
CN (1) CN1088914C (ko)
TW (1) TW292428B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895766A (en) * 1995-09-20 1999-04-20 Micron Technology, Inc. Method of forming a field effect transistor
US6387759B1 (en) * 1998-05-18 2002-05-14 Hyundai Electronics Industries Co., Ltd. Method of fabricating a semiconductor device
US6146954A (en) * 1998-07-21 2000-11-14 Advanced Micro Devices, Inc. Minimizing transistor size in integrated circuits
US6287953B1 (en) * 1998-07-21 2001-09-11 Advanced Micro Devices, Inc. Minimizing transistor size in integrated circuits
KR20000060634A (ko) * 1999-03-18 2000-10-16 윤종용 반도체 소자의 제조방법
US6114202A (en) * 1999-06-09 2000-09-05 Vanguard International Semiconductor Corp. Method of fabricating dynamic random access memory
US6303492B1 (en) * 1999-08-12 2001-10-16 Micron Technology, Inc. Expanded implantation of contact holes
JP3527148B2 (ja) * 1999-09-24 2004-05-17 日本電気株式会社 半導体装置の製造方法
TW506079B (en) 2000-02-17 2002-10-11 Koninkl Philips Electronics Nv A method of manufacturing a semiconductor device
US6482706B1 (en) * 2001-12-10 2002-11-19 Macronix International Co., Ltd. Method to scale down device dimension using spacer to confine buried drain implant
KR100464416B1 (ko) * 2002-05-14 2005-01-03 삼성전자주식회사 증가된 유효 채널 길이를 가지는 반도체 소자의 제조 방법
US6734085B1 (en) 2002-12-02 2004-05-11 Taiwan Semiconductor Manufacturing Company Anti-type dosage as LDD implant
CN100385633C (zh) * 2004-03-19 2008-04-30 茂德科技股份有限公司 金属氧化物半导体晶体管元件的制造方法
JP2006269599A (ja) * 2005-03-23 2006-10-05 Sony Corp パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
CN100423214C (zh) * 2005-09-23 2008-10-01 联华电子股份有限公司 金属氧化物半导体晶体管的制造方法
CN101882594B (zh) * 2009-05-05 2012-08-22 中芯国际集成电路制造(上海)有限公司 导电插塞的形成方法
CN103187295B (zh) * 2011-12-31 2015-12-16 中芯国际集成电路制造(上海)有限公司 Ggnmos的制作方法
CN104022024B (zh) * 2013-03-01 2016-09-28 中芯国际集成电路制造(上海)有限公司 多次离子注入的方法
CN115565979A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种半导体晶体管结构及制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006477A (en) * 1988-11-25 1991-04-09 Hughes Aircraft Company Method of making a latch up free, high voltage, CMOS bulk process for sub-half micron devices
JP2604496B2 (ja) * 1990-10-18 1997-04-30 松下電子工業株式会社 半導体装置
JP2809080B2 (ja) * 1993-12-15 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5538914A (en) * 1995-08-03 1996-07-23 Taiwan Semiconductor Manufacturing Company LDD method of coding mask ROM device and LDD coded mask ROM device produced thereby

Also Published As

Publication number Publication date
KR960035908A (ko) 1996-10-28
US5940710A (en) 1999-08-17
CN1088914C (zh) 2002-08-07
TW292428B (en) 1996-12-01
CN1142683A (zh) 1997-02-12

Similar Documents

Publication Publication Date Title
US5930642A (en) Transistor with buried insulative layer beneath the channel region
KR0140719B1 (ko) 모스 전계효과 트랜지스터의 제조방법
JPH05102470A (ja) ゲート・ドレインオーバーラツプを有する絶縁型ゲート電界効果トランジスタ及びその製造方法
JPH02181934A (ja) Ｍｉｓ型半導体装置およびその製造方法
JPH10150195A (ja) Ｍｏｓｆｅｔ及びその製造方法
US5654215A (en) Method for fabrication of a non-symmetrical transistor
KR20040051931A (ko) 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US5952700A (en) MOSFET device with unsymmetrical LDD region
JPH0923010A (ja) 半導体素子及びその製造方法
JPS6055665A (ja) 半導体装置の製造方法
US6027978A (en) Method of making an IGFET with a non-uniform lateral doping profile in the channel region
JP2000232075A (ja) 半導体装置の製造方法
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
JPH0738095A (ja) 半導体装置及びその製造方法
KR20000031366A (ko) 반도체 소자 및 그 제조방법
JPH05198804A (ja) 半導体装置及びその製造方法
KR100415191B1 (ko) 비대칭형 씨모스 트랜지스터의 제조 방법
KR950001152B1 (ko) 반도체장치 및 그 제조방법
KR100349367B1 (ko) 반도체 소자의 제조방법
US20050133831A1 (en) Body contact formation in partially depleted silicon on insulator device
KR100216320B1 (ko) 모스 트랜지스터 제조방법
KR0157910B1 (ko) 엘디디 구조를 갖는 모스형 전계효과 트랜지스터의 제조방법
KR0135670B1 (ko) 반도체 소자의 제조방법
KR100214077B1 (ko) 모스트랜지스터 및 그 제조방법
JPH07273329A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee