CN100423214C - 金属氧化物半导体晶体管的制造方法 - Google Patents

Abstract

一种金属氧化物半导体晶体管的制造方法，此方法是先提供一衬底，衬底上已形成有元件隔离结构。接着，于衬底上形成栅极堆叠结构，之后于衬底上形成蚀刻终止层，覆盖栅极堆叠结构、衬底与元件隔离结构。然后，于栅极堆叠结构的侧壁形成一间隙壁，其中间隙壁与蚀刻终止层具有不同的蚀刻选择性。继而，以栅极堆叠结构及间隙壁为掩模，而于间隙壁侧边的衬底中分别形成源极区与漏极区。接下来，移除间隙壁，并且以栅极堆叠结构为掩模，于栅极堆叠结构侧边的衬底中分别形成一轻掺杂源极区与一轻掺杂漏极区。

Description

金属氧化物半导体晶体管的制造方法

技术领域

本发明涉及一种半导体元件的制造方法，尤其涉及一种金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管的制造方法。

背景技术

金属氧化物半导体晶体管是现在集成电路应用中，最普遍的一种单位电子元件。另一方面，随着半导体产业的发展，对集成电路的需求日趋精密且复杂，工艺的线宽随着元件集成度的上升而逐渐缩短。所以，当金属氧化物半导体晶体管的尺寸逐渐缩小时，其沟道区(Channel)的长度也会跟着缩短。因此，会产生热电子效应(Hot Electron Effects)的问题。目前业界所采用的解决之道，就是在原来的金属氧化物半导体其源极区和漏极区接近沟道区的地方，再配置掺杂浓度比原来的源极区与漏极区低的掺杂区。

图1A至图1B是绘示现有的一种金属氧化物半导体晶体管的制造流程剖面示意图。请参照图1A，此金属氧化物半导体晶体管是先于已形成有一元件隔离结构101的衬底100上形成栅极堆叠结构107。其中，元件隔离结构101是由氧化硅所构成，而栅极堆叠结构107包括有栅介电层103与栅极层105。接着，再于栅极堆叠结构107侧壁形成氧化硅间隙壁109。之后，以栅极堆叠结构107与间隙壁109为掩模进行离子注入，以于间隙壁109侧边的衬底100中形成源极区111a与漏极区111b。

接着，请参照图1B，移除间隙壁109，改以栅极堆叠结构107为掩模，而于栅极结构107侧边的衬底100中形成轻掺杂源极区113a与轻掺杂漏极区113b。

然而，在上述的金属氧化物半导体晶体管的制造过程中，由于间隙壁的材质与元件隔离结构的材质相同，即两者之间的蚀刻选择性不佳，所以在移除间隙壁的时候，容易一并移除元件隔离结构，而造成元件隔离结构的破坏。如此将可能使所制作出来的元件发生漏电或短路的问题，而影响产品可靠度。

发明内容

有鉴于此，本发明的目的是提供一种金属氧化物半导体晶体管的制造方法，在工艺的过程中保护元件隔离结构不受破坏，从而制造出可靠度与稳定性俱佳的元件。

本发明提出一种金属氧化物半导体晶体管的制造方法，此方法是先提供一衬底，此衬底上已形成有元件隔离结构而定义出有源区。接着，于有源区的衬底上形成栅极堆叠结构，之后于衬底上形成蚀刻终止层，覆盖栅极堆叠结构、衬底与元件隔离结构。然后，于栅极堆叠结构的侧壁形成一第一间隙壁，其中第一间隙壁与蚀刻终止层具有不同的蚀刻选择性。继而，以栅极堆叠结构及第一间隙壁为掩模，而于间隙壁侧边的衬底中分别形成源极区与漏极区。接下来，移除第一间隙壁，并且以栅极堆叠结构为掩模，而于栅极堆叠结构侧边的衬底中分别形成一轻掺杂源极区与一轻掺杂漏极区。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述的栅极堆叠结构例如是由下层的栅介电层与上层的栅极层所构成的。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述的蚀刻终止层的材质例如是氮化硅或氮氧化硅。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述的第一间隙壁的材质例如是氧化硅。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述在移除第一间隙壁之后以及在形成轻掺杂源极区与轻掺杂漏极区之前，还包括蚀刻蚀刻终止层以形成第一补偿间隙壁(Offset Spacer)。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述在移除第一间隙壁之后以及在形成轻掺杂源极区与轻掺杂漏极区之前，还可以移除蚀刻终止层。此外，依照本发明的另一优选实施例所述的金属氧化物半导体晶体管的制造方法，在移除此蚀刻终止层之后以及在形成轻掺杂源极区与轻掺杂漏极区之前，更可以于栅极堆叠结构的侧壁形成一第二补偿间隙壁。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述在形成轻掺杂源极区与轻掺杂漏极区之后，还可以于于栅极堆叠结构的侧壁形成第二间隙壁。其中，此第二间隙壁例如是由下层的氧化硅层与上层的氮化硅层所构成。另外，在形成第二间隙壁之后，还可以于源极区与漏极区上形成导体层。其中，导体层的材质例如是金属硅化物。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述在形成源极区与漏极区之后以及在移除第一间隙壁之前，还可以进行退火工艺。

依照本发明的优选实施例所述的金属氧化物半导体晶体管的制造方法，上述在移除第一间隙壁之后以及在形成轻掺杂源极区与轻掺杂漏极区之前，还可以进行退火工艺。

由于本发明于形成间隙壁前，先在衬底上形成一蚀刻终止层，覆盖栅极堆叠结构、衬底与元件隔离结构，故在移除间隙壁时，并不会因元件隔离结构其与间隙壁的蚀刻选择性不佳，而使得元件隔离结构一并被移除。如此可以保护元件隔离结构不受破坏，进而能够避免所制作出的元件发生漏电或短路的问题。所以，能制造出可靠度与稳定性俱佳的产品。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1B是绘示现有的一种金属氧化物半导体晶体管的制造流程剖面示意图；

图2A至图2F是绘示依照本发明的一优选实施例的一种金属氧化物半导体晶体管的制造流程剖面示意图。

主要元件符号说明

100、200：衬底

101、201：元件隔离结构

201a：沟渠

202：有源区

204：硬式掩模层

103、203：栅介电层

105、205：栅极层

107、207：栅极堆叠结构

109、213、245：间隙壁

111a、221a：源极区

111b、221b：漏极区

113a、223a：轻掺杂源极区

113b、223b：轻掺杂漏极区

211：蚀刻终止层

231：补偿间隙壁

241：氧化硅层

243：氮化硅层

247：导体层

具体实施方式

图2A至图2F是绘示依照本发明一优选实施例的一种金属氧化物半导体晶体管的制造流程剖面示意图。

请参照图2A，此方法是先提供衬底200后，于衬底200上形成元件隔离结构201。其中，元件隔离结构201的形成方法例如是先在衬底200上形成一图案化的硬式掩模层204。接着以硬式掩模层204为掩模，在衬底200中蚀刻出沟渠201a(Trench)，再于沟渠201a中填入绝缘材料，此绝缘材料可以是氧化硅。然后移除沟渠201a以外的绝缘材料，并移除硬式掩模层204，而形成如图2B所示的元件隔离结构201，并且定义出有源区202。当然，上述所揭示的元件隔离结构201的制造方法为浅沟渠隔离结构(ShallowTrench Isolation)的制造方法。在其他实施例中，元件隔离结构201也可以是场氧化(Field Oxide)隔离结构，而其形成方式例如是进行现有的场氧化隔离工艺。

接着，于有源区202的衬底200上形成栅极堆叠结构207。在一实施例中，此栅极堆叠结构207例如是由下层的栅介电层203与上层的栅极层205所构成的。其中，栅极堆叠结构207的形成方法例如是先在衬底200上以热氧化法形成一层栅介电材料层(未绘示)，其例如是氧化硅层。之后，再沉积一层多晶硅层(未绘示)。接着，进行光刻、蚀刻工艺，定义出栅介电层203与栅极层205，而形成栅极堆叠结构207。上述栅极层205的材质虽仅以多晶硅为例作说明，但在其他实施例中，栅极层205的材质也可以是金属或金属硅化物等导电材料。

之后，请参照图2C，于衬底200上形成蚀刻终止层211，覆盖栅极堆叠结构207、衬底200与元件隔离结构201。蚀刻终止层211的材质例如是氮化硅或氮氧化硅，其形成方法例如是化学气相沉积法。

然后，于栅极堆叠结构207的侧壁形成间隙壁213。其中，间隙壁213的材质的选择并无特别的限制，其只要与蚀刻终止层211具有不同的蚀刻选择性即可。举例来说，若蚀刻终止层211的材质选择氮化硅或氮氧化硅，则间隙壁213的材质可以选择氧化硅。另外，间隙壁213的形成方法例如是先以化学气相沉积法沉积一层间隙壁材料层(未绘示)，再进行各向异性蚀刻(Anisotropic Etch)工艺而形成的。此时，间隙壁213会覆盖部分蚀刻终止层211。

继而，以栅极堆叠结构207及间隙壁213为掩模，而于间隙壁213侧边的衬底200中分别形成源极区221a与漏极区221b，其形成方法例如是进行离子注入。在一实施例中，在形成源极区221a与漏极区221b之后，还可以进行一退火工艺，其例如是高温热退火工艺。

接下来，请参照图2D，移除间隙壁213。其中，移除间隙壁213的方法例如是进行蚀刻工艺。特别是，由于间隙壁213与蚀刻终止层211的蚀刻选择性不同，因此在移除间隙壁213时，蚀刻终止层211的存在将可以保护元件隔离结构201，使其得以不受破坏。

另外，在一优选实施例中，在移除间隙壁213之后，还可以蚀刻蚀刻终止层211以形成补偿间隙壁231(Offset Spacer)，如图2E所示。其中蚀刻蚀刻终止层211的方法例如是各向异性蚀刻工艺。或者，在另一实施例中，可以先移除蚀刻终止层211，再在栅极堆叠结构207的侧壁形成如图2E所示的补偿间隙壁231。其中，补偿间隙壁231可以用来保护栅极堆叠结构207，避免其在后续工艺中遭受损伤。

之后，请继续参照图2E，以栅极堆叠结构207为掩模，而于栅极堆叠结构207侧边的衬底200中分别形成轻掺杂源极区223a与轻掺杂漏极区223b。轻掺杂源极区223a与轻掺杂漏极区223b的形成方法例如是离子注入法。在一实施例中，在形成轻掺杂源极区223a与轻掺杂漏极区223b之前，还可以先进行一退火工艺，其例如是高温热退火工艺。

请参照图2F，在一优选实施例中，在形成轻掺杂源极区223a与轻掺杂漏极区223b之后，还可以在衬底200上形成一间隙壁245。其中间隙壁245可以是一介电堆叠层，其例如是由内侧的氧化硅层241与外侧的氮化硅层243所构成。氧化硅层241与氮化硅层243的形成方法例如是化学气相沉积法。

在形成间隙壁245之后，还可以于源极区221a、漏极区221b与栅极层205上形成导体层247，以降低源极区221a、漏极区221b与栅极层205的阻值。其中导体层247的材质例如是金属硅化物。

综上所述，由于本发明在形成间隙壁前，会先于衬底上形成一蚀刻终止层，覆盖栅极堆叠结构、衬底与元件隔离结构，故在移除间隙壁时，不会侵蚀到元件隔离结构，从而保护元件隔离结构不受破坏。如此，能够避免所制作出来的元件发生漏电或短路的问题，进而制造出可靠度与稳定性俱佳的产品。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (13)

1. 一种金属氧化物半导体晶体管的制造方法，包括：

提供一衬底，该衬底上已形成有一元件隔离结构而定义出一有源区；

于该有源区的该衬底上形成一栅极堆叠结构；

于该衬底上形成一蚀刻终止层，覆盖该栅极堆叠结构、该衬底与该元件隔离结构；

于该栅极堆叠结构的侧壁形成一第一间隙壁，其中该第一间隙壁与该蚀刻终止层具有不同的蚀刻选择性；

以该栅极堆叠结构及该第一间隙壁为掩模，而于该第一间隙壁侧边的该衬底中分别形成一源极区与一漏极区；

移除该第一间隙壁；以及

以该栅极堆叠结构为掩模，而于该栅极堆叠结构侧边的该衬底中分别形成一轻掺杂源极区与一轻掺杂漏极区。

2. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中该蚀刻终止层的材质是氮化硅或氮氧化硅。

3. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中该第一间隙壁的材质是氧化硅。

4. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，在移除该第一间隙壁之后以及在形成该轻掺杂源极区与该轻掺杂漏极区之前，还包括蚀刻该蚀刻终止层以形成一第一补偿间隙壁。

5. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在移除该第一间隙壁之后以及在形成该轻掺杂源极区与该轻掺杂漏极区之前，还包括移除该蚀刻终止层。

6. 如权利要求5所述的金属氧化物半导体晶体管的制造方法，其中在移除该蚀刻终止层之后以及在形成该轻掺杂源极区与该轻掺杂漏极区之前，还包括于该栅极堆叠结构的侧壁形成一第二补偿间隙壁。

7. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在形成该轻掺杂源极区与该轻掺杂漏极区之后，还包括于该栅极堆叠结构的侧壁形成一第二间隙壁。

8. 如权利要求7所述的金属氧化物半导体晶体管的制造方法，其中该第二间隙壁是由内侧的氧化硅层与外侧的氮化硅层所构成。

9. 如权利要求7所述的金属氧化物半导体晶体管的制造方法，其中在形成该第二间隙壁之后，还包括于该源极区与该漏极区上形成一导体层。

10. 如权利要求9所述的金属氧化物半导体晶体管的制造方法，其中该导体层的材质是金属硅化物。

11. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中该栅极堆叠结构是由下层的一栅介电层与上层的一栅极层所构成。

12. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在形成该源极区与该漏极区之后以及在移除该第一间隙壁之前，还包括进行一退火工艺。

13. 如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在移除该第一间隙壁之后以及在形成该轻掺杂源极区与该轻掺杂漏极区之前，还包括进行一退火工艺。

Images