KR20010066328A - 반도체소자의 트랜지스터 제조방법 - Google Patents
반도체소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR20010066328A KR20010066328A KR1019990067928A KR19990067928A KR20010066328A KR 20010066328 A KR20010066328 A KR 20010066328A KR 1019990067928 A KR1019990067928 A KR 1019990067928A KR 19990067928 A KR19990067928 A KR 19990067928A KR 20010066328 A KR20010066328 A KR 20010066328A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- gate electrode
- groove
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 8
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 description 8
- 230000003247 decreasing effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 210000003754 fetus Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 트랜지스터 제조방법에 관한 것으로, 고집적 반도체소자의 트랜지스터 형성공정에서 게이트전극을 형성하고, 상기 게이트전극 양측 반도체기판에서 소오스/드레인영역으로 예정되는 부분을 식각하여 흠을 형성한 다음, 상기 홈의 저부에 질화막으로 완충막을 형성하고 상기 완충막 상부에 다결정실리콘층을 형성하여 소오스/드레인영역을 형성함으로써 깊이가 얕고 농도가 균일한 소오스/드레인영역을 형성하고, 완충막을 형성하는 것에 의해 접합누설전류가 발생하는 것을 억제하여 접합캐패시턴스의 값을 감소시키고, 트랜지스터의 구동능력을 향상시켜 소자의 동작특성 및 신뢰성을 향상시키는 기술이다.
Description
본 발명은 반도체소자의 트랜지스터 제조방법에 관한 것으로, 특히 깊이가 얕은 소오스/드레인영역을 형성하여 트랜지스터의 전기적 특성을 향상시키는 방법에 관한 것이다.
반도체소자가 고집적화되어 감에 따라 모스 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 MOS FET라 칭함)의 게이트 전극도 폭이 줄어들고 있으나, 게이트 전극의 폭이 n배 줄어들면 게이트 전극의 전기 저항이 n배 증가되어 반도체소자의 동작 속도를 떨어뜨리는 문제점이 있다. 따라서 게이트 전극의 저항을 감소시키기 위하여 가장 안정적인 MOSFET 특성을 나타내는 다결정실리콘층/산화막 계면의 특성을 이용하여 다결정실리콘층과 실리사이드의 적층 구조인 폴리사이드가 저 저항 게이트로서 사용된다.
일반적으로 반도체 회로를 구성하는 트랜지스터의 기능에서 가장 중요한 기능은 전류구동능력이며, 이를 고려하여 MOS FET의 채널 폭을 조정한다. 가장 널리 쓰이는 MOS FET은 게이트 전극으로 불순물이 도핑된 다결정실리콘층을 사용하고, 소오스/드레인 영역은 반도체기판상에 불순물이 도핑된 확산 영역이 사용된다.
이하, 종래 기술에 따른 반도체소자의 트랜지스터 제조방법에 관하여 살펴보면 다음과 같다.
먼저, 반도체기판의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리 산화막을 형성하고, 나머지 반도체기판에 게이트절연막, 게이트전극 및 마스크절연막패턴의 적층구조를 형성한다.
다음, 상기 적층구조의 양측 반도체기판에 저농도의 불순물을 이온주입하여 LDD(lightly doped drain)영역을 형성한다.
그 다음, 전체표면 상부에 절연막을 증착한 다음, 전면식각공정을 실시하여 상기 적층구조의 측벽에 절연막 스페이서를 형성한다.
그 후, 상기 절연막 스페이서의 양측 반도체기판에 고농도의 불순물을 이온주입하여 소오스/드레인영역을 형성한다.
상기와 같이 종래기술에 따른 반도체소자의 트랜지스터 제조방법은, 소오스/드레인영역을 이온주입공정으로 형성하여 깊이가 깊고, 균일하지 않기 때문에 핀캐패시턴스가 높아서 트랜지스터의 구동속도가 늦어 반도체소자의 고속화에 역행하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트전극을 형성하고, 상기 게이트전극 양측 반도체기판에서 소오스/드레인영역으로 예정되는 부분을 식각하여 흠을 형성한 다음, 상기 홈의 저부에 질화막으로 완충막을 형성한 후 상기 완충막 상부에 다결정실리콘층을 형성하여 소오스/드레인영역을 형성함으로써 소오스/드레인영역의 깊이를 얕고 균일하게 형성할 수 있고, 접합캐패시턴스를 감소시켜 핀캐패시턴스를 감소시키는 반도체소자의 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 4 는 본 발명에 따른 반도체소자의 트랜지스터 제조방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11 : 반도체기판 13 : 소자분리절연막
15a : 게이트절연막 15b : 게이트절연막 패턴
17a : 게이트전극용도전층 17b : 게이트전극
19a : 텅스텐실리사이드막 19b : 텅스텐실리사이드막 패턴
21 : 홈 23 : 질화막 패턴
25 : 소오스/드레인영역
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 트랜지스터 제조방법은,
반도체기판에서 소자분리영역으로 예정되는 부분에 소자분리막을 형성하는공정과,
전체표면 상부에 게이트절연막패턴, 게이트전극 및 금속실리사이드막패턴의 적층구조를 형성하는 공정과,
상기 반도체기판에서 소오스/드레인영역으로 예정되는 부분을 식각하여 홈을 형성하되, 상기 홈은 상기 금속실리사이드막 패턴과 소자분리막을 식각마스크로 사용하여 형성하는 공정과,
전체표면 상부에 완충막을 형성하고, 전면식각공정을 실시하여 상기 홈의 저부를 매립하는 완충막 패턴을 형성하는 공정과,
전체표면 상부에 다결정실리콘층을 형성한 다음, 전면식각공정을 실시하여 상기 홈을 매립하는 소오스/드레인영역을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1 내지 도 4 는 본 발명에 따른 반도체소자의 트랜지스터 제조방법을 도시한 단면도이다.
먼저, 반도체기판(11)의 원하는 부분에 원하는 불순물의 종류를 이온주입하여 웰과 트랜지스터의 채널 부분 및 소자분리 영역의 아래 부분에 원하는 형태로 불순물이 존재하도록 한 후, 상기 반도체기판(11)에서 소자분리 영역으로 예정되어 있는 부분상에 소자분리막(13)을 형성하고, 전표면에 게이트 절연막(15a), 게이트 전극용 도전층(17a) 및 텅스텐실리사이드막(19a)의 적층구조를 형성한다. (도 1 참조)
다음, 게이트전극으로 예정되는 부분을 보호하는 게이트전극마스크를 식각마스크로 상기 적층구조를 식각하여 게이트절연막 패턴(15b), 게이트 전극(17b) 및 텅스텐실리사이드막패턴(19b)을 형성한다. (도 2 참조)
그 다음, 상기 텅스텐실리사이드막패턴(19b)과 소자분리막(13)을 식각마스크로 상기 반도체기판(11)을 식각하여 소오스/드레인영역으로 예정되는 부분을 노출시키는 홈(21)을 형성한다. (도 3참조)
다음, 전체표면 상부에 완충막으로 질화막(도시안됨)을 형성하고, 전면식각공정을 실시하여 상기 홈(21) 저부의 소정 두께를 매립하는 질화막 패턴(23)을 형성한다.
그 다음, 전체표면 상부에 도프트 다결정실리콘층을 형성하고, 전면식각공정을 실시하여 상기 홈(21)을 매립하는 소오스/드레인영역(25)을 형성한다. 상기 질화막 및 도프트 다결정실리콘층의 식각공정시 식각선택비에 의해 다른 부분은 식각되지 않는다. (도 4 참조)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 트랜지스터 제조방법은, 고집적 반도체소자의 트랜지스터 형성공정중에서 게이트전극을 형성하고, 상기 게이트전극 양측 반도체기판에서 소오스/드레인영역으로 예정되는 부분을 식각하여 흠을 형성한 다음, 상기 홈의 저부에 질화막으로 완충막을 형성한 후 상기 완충막 상부에 다결정실리콘층을 형성하여 소오스/드레인영역을 형성함으로써 깊이가 얕고 농도가 균일한 소오스/드레인영역을 형성하고, 완충막을 형성하는 것에 의해 접합누설전류가 발생하는 것을 억제하여 접합캐패시턴스의 값을 감소시키고, 트랜지스터의 구동능력을 향상시켜 소자의 동작특성 및 신뢰성을 향상시키는 이점이 있다.
Claims (2)
- 반도체기판에서 소자분리영역으로 예정되는 부분에 소자분리막을 형성하는 공정과,전체표면 상부에 게이트절연막패턴, 게이트전극 및 금속실리사이드막패턴의 적층구조를 형성하는 공정과,상기 반도체기판에서 소오스/드레인영역으로 예정되는 부분을 식각하여 홈을 형성하되, 상기 홈은 상기 금속실리사이드막 패턴과 소자분리막을 식각마스크로 사용하여 형성하는 공정과,전체표면 상부에 완충막을 형성하고, 전면식각공정을 실시하여 상기 홈의 저부를 매립하는 완충막 패턴을 형성하는 공정과,전체표면 상부에 다결정실리콘층을 형성한 다음, 전면식각공정을 실시하여 상기 홈을 매립하는 소오스/드레인영역을 형성하는 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
- 제 1 항에 있어서,상기 완충막은 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067928A KR20010066328A (ko) | 1999-12-31 | 1999-12-31 | 반도체소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990067928A KR20010066328A (ko) | 1999-12-31 | 1999-12-31 | 반도체소자의 트랜지스터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010066328A true KR20010066328A (ko) | 2001-07-11 |
Family
ID=19635016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990067928A KR20010066328A (ko) | 1999-12-31 | 1999-12-31 | 반도체소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010066328A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406537B1 (ko) * | 2001-12-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체장치의 제조 방법 |
| KR100914973B1 (ko) * | 2003-04-16 | 2009-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| KR101068575B1 (ko) * | 2009-07-03 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
-
1999
- 1999-12-31 KR KR1019990067928A patent/KR20010066328A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406537B1 (ko) * | 2001-12-03 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체장치의 제조 방법 |
| KR100914973B1 (ko) * | 2003-04-16 | 2009-09-02 | 주식회사 하이닉스반도체 | 반도체 소자의 형성방법 |
| KR101068575B1 (ko) * | 2009-07-03 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| US8283658B2 (en) | 2009-07-03 | 2012-10-09 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100794094B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR19990042916A (ko) | 반도체소자의 제조방법 | |
| KR20020052458A (ko) | 반도체소자의 제조방법 | |
| KR100419744B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20010066328A (ko) | 반도체소자의 트랜지스터 제조방법 | |
| KR100390907B1 (ko) | 반도체 소자의 제조방법 | |
| KR100329749B1 (ko) | 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR960013947B1 (ko) | 저농도 드레인(ldd) 영역을 갖는 모스(mos) 트랜지스터 제조방법 | |
| KR20040002211A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
| KR20010059530A (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR20000004527A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100469149B1 (ko) | 반도체소자의제조방법 | |
| KR20040009752A (ko) | 모스펫의 제조방법 | |
| KR19990074932A (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR20030000123A (ko) | 트랜지스터 및 그의 제조 방법 | |
| KR20000004543A (ko) | 반도체소자의 제조방법 | |
| KR20020056638A (ko) | 반도체 소자의 제조방법 | |
| KR20050022168A (ko) | 반도체 소자의 제조방법 | |
| KR20040005004A (ko) | 트랜지스터 제조 방법 | |
| KR20010004007A (ko) | 모스 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |