JPH0851146A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0851146A JPH0851146A JP6202843A JP20284394A JPH0851146A JP H0851146 A JPH0851146 A JP H0851146A JP 6202843 A JP6202843 A JP 6202843A JP 20284394 A JP20284394 A JP 20284394A JP H0851146 A JPH0851146 A JP H0851146A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- wiring layer
- wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000010410 layer Substances 0.000 claims abstract description 189
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 微細化の可能なコンタクト部の配線構造を提
供する。 【構成】 層間絶縁膜５、ゲート酸化膜３を貫通してコ
ンタクト孔が設けられ、コンタクト孔内には層間絶縁膜
５より突出した導電体層８が形成される。導電体層８上
にはコンタクト孔に一部重なるように第１の配線層１０
が形成されており、導電体層８と第１の配線層間には第
１の絶縁膜９が形成されている。配線層１０上にはこの
配線層と同一パターンの第２の絶縁膜１１が形成され、
また配線層１０の側面にはサイドウォールとして第３の
絶縁膜１３が形成されている。導電体層８、第１の配線
層１０上には、一部配線層１０と重なるように、導電体
層８と接触し、第２、第３の絶縁膜１１、１３により配
線層１０から絶縁された第２の配線層１４が形成され
る。
供する。 【構成】 層間絶縁膜５、ゲート酸化膜３を貫通してコ
ンタクト孔が設けられ、コンタクト孔内には層間絶縁膜
５より突出した導電体層８が形成される。導電体層８上
にはコンタクト孔に一部重なるように第１の配線層１０
が形成されており、導電体層８と第１の配線層間には第
１の絶縁膜９が形成されている。配線層１０上にはこの
配線層と同一パターンの第２の絶縁膜１１が形成され、
また配線層１０の側面にはサイドウォールとして第３の
絶縁膜１３が形成されている。導電体層８、第１の配線
層１０上には、一部配線層１０と重なるように、導電体
層８と接触し、第２、第３の絶縁膜１１、１３により配
線層１０から絶縁された第２の配線層１４が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特に微細な配線・コンタクト構造を有す
る半導体装置およびその製造方法に関するものである。
造方法に関し、特に微細な配線・コンタクト構造を有す
る半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置は、その高密度化およ
び高集積化に伴ってコンタクト径が小さくなり、またコ
ンタクトと電気的に接続される配線層の幅および間隔も
狭くなってきている。このため、半導体装置において微
細化を実現するには、配線コンタクトマージンをいかに
少なくするかという点と、小さいコンタクト径において
もコンタクト抵抗をいかに少なくするかという点が重要
になってきている。
び高集積化に伴ってコンタクト径が小さくなり、またコ
ンタクトと電気的に接続される配線層の幅および間隔も
狭くなってきている。このため、半導体装置において微
細化を実現するには、配線コンタクトマージンをいかに
少なくするかという点と、小さいコンタクト径において
もコンタクト抵抗をいかに少なくするかという点が重要
になってきている。
【０００３】而して、従来の一般的配線・コンタクト構
造は図７（ｄ）に示すものであり、その形成方法は図７
（ａ）〜（ｄ）に示すものであった。このコンタクト構
造を有する半導体装置を製造するには、まず、図７
（ａ）で示すように、ｐ型シリコン基板１上にフィール
ド酸化膜２を通常のＬＯＣＯＳ法により形成し、ゲート
酸化膜３を形成した後、例えばヒ素をイオン注入するこ
とによりｎ型拡散層４を形成する。
造は図７（ｄ）に示すものであり、その形成方法は図７
（ａ）〜（ｄ）に示すものであった。このコンタクト構
造を有する半導体装置を製造するには、まず、図７
（ａ）で示すように、ｐ型シリコン基板１上にフィール
ド酸化膜２を通常のＬＯＣＯＳ法により形成し、ゲート
酸化膜３を形成した後、例えばヒ素をイオン注入するこ
とによりｎ型拡散層４を形成する。
【０００４】次に、図７（ｂ）に示すように、第１の層
間絶縁膜５ａとして例えばＣＶＤ法によりシリコン酸化
膜を形成しその上に第１の配線層形成材料として例えば
タングステンシリサイドを堆積する。その後、所定のパ
ターンのフォトレジスト１２を形成し、これをマスクと
してエッチングを行なって第１の配線層１０を形成す
る。
間絶縁膜５ａとして例えばＣＶＤ法によりシリコン酸化
膜を形成しその上に第１の配線層形成材料として例えば
タングステンシリサイドを堆積する。その後、所定のパ
ターンのフォトレジスト１２を形成し、これをマスクと
してエッチングを行なって第１の配線層１０を形成す
る。
【０００５】次に、図７（ｃ）に示すように、第２の層
間絶縁膜１８として例えばＣＶＤ法によりシリコン酸化
膜を堆積した後、所定のパターンのフォトレジスト７を
形成し、これをマスクに第２、第１の層間絶縁膜１８、
５ａを選択的にエッチングして、ｎ型拡散層４上にコン
タクト孔を開孔する。
間絶縁膜１８として例えばＣＶＤ法によりシリコン酸化
膜を堆積した後、所定のパターンのフォトレジスト７を
形成し、これをマスクに第２、第１の層間絶縁膜１８、
５ａを選択的にエッチングして、ｎ型拡散層４上にコン
タクト孔を開孔する。
【０００６】しかる後、図７（ｄ）に示すように、第２
の配線層形成材料として例えば多結晶シリコン膜を堆積
し、所定のパターンのフォトレジスト１９を形成した
後、これをマスクとして多結晶シリコン膜をエッチング
することにより、コンタクト孔を介してｎ型拡散層４と
電気的に接続された第２の配線層１４を形成する。
の配線層形成材料として例えば多結晶シリコン膜を堆積
し、所定のパターンのフォトレジスト１９を形成した
後、これをマスクとして多結晶シリコン膜をエッチング
することにより、コンタクト孔を介してｎ型拡散層４と
電気的に接続された第２の配線層１４を形成する。
【０００７】上述の一般的な多層配線構造に対してより
高密度化が可能な配線・コンタクト構造が各種提案され
ている。図８（ｅ）は、特開昭６３−２９９１４２号公
報にて提案された配線・コンタクト構造を示す断面図で
あり、図８（ａ）〜（ｄ）は、その製造方法を説明する
ための製造途中段階での断面図である。この方法では、
まず、図８（ａ）に示すように、ｐ型シリコン基板１上
にフィールド酸化膜２を通常のＬＯＣＯ法により形成
し、ゲート酸化膜３を形成する。次に、例えばヒ素をイ
オン注入してｎ型拡散層４を形成する。
高密度化が可能な配線・コンタクト構造が各種提案され
ている。図８（ｅ）は、特開昭６３−２９９１４２号公
報にて提案された配線・コンタクト構造を示す断面図で
あり、図８（ａ）〜（ｄ）は、その製造方法を説明する
ための製造途中段階での断面図である。この方法では、
まず、図８（ａ）に示すように、ｐ型シリコン基板１上
にフィールド酸化膜２を通常のＬＯＣＯ法により形成
し、ゲート酸化膜３を形成する。次に、例えばヒ素をイ
オン注入してｎ型拡散層４を形成する。
【０００８】しかる後、第１の層間絶縁膜５ａとして例
えばＣＶＤ法によりシリコン酸化膜を堆積し、第１の配
線層形成材料として例えばタングステンシリサイドを堆
積した後、フォトレジスト１２をマスクとしてシリサイ
ド膜をパターニングして第１の配線層１０を形成する。
次に、図８（ｂ）に示すように、第２の層間絶縁膜１８
として例えばＣＶＤ法によりシリコン酸化膜を堆積した
後、所定のパターンのフォトレジスト７を形成し、これ
をマスクとして、第２の層間絶縁膜１８、第１の配線層
１０、第１の層間絶縁膜５、ゲート酸化膜３を選択的に
エッチングして、ｎ型拡散層４の表面を露出させるコン
タクト孔を開孔する。
えばＣＶＤ法によりシリコン酸化膜を堆積し、第１の配
線層形成材料として例えばタングステンシリサイドを堆
積した後、フォトレジスト１２をマスクとしてシリサイ
ド膜をパターニングして第１の配線層１０を形成する。
次に、図８（ｂ）に示すように、第２の層間絶縁膜１８
として例えばＣＶＤ法によりシリコン酸化膜を堆積した
後、所定のパターンのフォトレジスト７を形成し、これ
をマスクとして、第２の層間絶縁膜１８、第１の配線層
１０、第１の層間絶縁膜５、ゲート酸化膜３を選択的に
エッチングして、ｎ型拡散層４の表面を露出させるコン
タクト孔を開孔する。
【０００９】しかる後、図８（ｃ）に示すように、例え
ばＣＶＤ法によりシリコン酸化膜を堆積して絶縁膜２０
を形成し、次いで、異方性エッチングを行って、図８
（ｄ）に示すように、絶縁膜２０をコンタクト孔の側壁
部にのみ残す。その後、図８（ｅ）に示すように、第２
の配線層形成材料として例えば多結晶シリコン膜を堆積
し、所定のパターンのフォトレジスト１９を形成した
後、これをマスクとして多結晶シリコン膜エッチングす
ることにより、コンタクト孔を介してｎ型拡散層４と電
気的に接続されかつ第１の配線層１０から絶縁された第
２の配線層１４を形成する。
ばＣＶＤ法によりシリコン酸化膜を堆積して絶縁膜２０
を形成し、次いで、異方性エッチングを行って、図８
（ｄ）に示すように、絶縁膜２０をコンタクト孔の側壁
部にのみ残す。その後、図８（ｅ）に示すように、第２
の配線層形成材料として例えば多結晶シリコン膜を堆積
し、所定のパターンのフォトレジスト１９を形成した
後、これをマスクとして多結晶シリコン膜エッチングす
ることにより、コンタクト孔を介してｎ型拡散層４と電
気的に接続されかつ第１の配線層１０から絶縁された第
２の配線層１４を形成する。
【００１０】また、図９に示すように、コンタクト孔を
介してｎ型拡散層４と接続された導電体層８を第２の配
線層１４を接続するためのパッドとして使用することに
より、コンタクト部と第１の配線層１０とのオーバーラ
ップを可能にした構造も知られている。この接続構造で
は、導電体層８上に第２の層間絶縁膜１８を介して第１
の配線層１０を形成し、その上層に第３の層間絶縁膜２
１を介して第２の配線層１４を形成している。
介してｎ型拡散層４と接続された導電体層８を第２の配
線層１４を接続するためのパッドとして使用することに
より、コンタクト部と第１の配線層１０とのオーバーラ
ップを可能にした構造も知られている。この接続構造で
は、導電体層８上に第２の層間絶縁膜１８を介して第１
の配線層１０を形成し、その上層に第３の層間絶縁膜２
１を介して第２の配線層１４を形成している。
【００１１】
【発明が解決しようとする課題】この従来の構造・製法
においては以下のような問題点があった。まず図７の例
では、コンタクト部と第１の配線層間で、ショートしな
いための目合わせマージンが必要となるため、縮小化が
難しかった。また図８の例では、第１の配線層とコンタ
クト部との間の絶縁は、コンタクト部の側壁に自己整合
的に形成された絶縁膜によって行われるため、配線・コ
ンタクトの目合わせマージンンは必要なくなったが、第
１の配線層の幅はコンタクトの大きさより大きくしなけ
れば、第１の配線がオープンになってしまうという欠点
のある縮小化が困難な構造であり、また第１の配線層が
コンタクト部で細くなるため、配線抵抗が増大し、さら
に、コンタクトサイズが絶縁膜のサイドウォールによっ
て縮小化されその上コンタクト孔が深く形成されるた
め、コンタクト抵抗が増大するという問題点があった。
においては以下のような問題点があった。まず図７の例
では、コンタクト部と第１の配線層間で、ショートしな
いための目合わせマージンが必要となるため、縮小化が
難しかった。また図８の例では、第１の配線層とコンタ
クト部との間の絶縁は、コンタクト部の側壁に自己整合
的に形成された絶縁膜によって行われるため、配線・コ
ンタクトの目合わせマージンンは必要なくなったが、第
１の配線層の幅はコンタクトの大きさより大きくしなけ
れば、第１の配線がオープンになってしまうという欠点
のある縮小化が困難な構造であり、また第１の配線層が
コンタクト部で細くなるため、配線抵抗が増大し、さら
に、コンタクトサイズが絶縁膜のサイドウォールによっ
て縮小化されその上コンタクト孔が深く形成されるた
め、コンタクト抵抗が増大するという問題点があった。
【００１２】また、図９に示した例では、パッドを形成
するためフォトレジスト工程が新たに追加になる欠点が
あり、さらに、第１の配線層１０と、第２の配線層１４
をパッドに接続するためのコンタクト孔との間に目合わ
せマージンが必要となるため高密度化に対してなお不十
分な構造であった。
するためフォトレジスト工程が新たに追加になる欠点が
あり、さらに、第１の配線層１０と、第２の配線層１４
をパッドに接続するためのコンタクト孔との間に目合わ
せマージンが必要となるため高密度化に対してなお不十
分な構造であった。
【００１３】本発明はこのような状況に鑑みてなされた
ものであって、その目的とするところは、フォトマスク
工程の増加を伴うことなく、微細化が可能で、コンタク
ト抵抗の低い配線・コンタクト構造およびその製造方法
を提供できるようにすることである。
ものであって、その目的とするところは、フォトマスク
工程の増加を伴うことなく、微細化が可能で、コンタク
ト抵抗の低い配線・コンタクト構造およびその製造方法
を提供できるようにすることである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
の本発明による半導体装置の構造は、半導体基板（１）
上に形成された、下層の導電層（４）の表面を露出させ
るコンタクト孔の開孔されている層間絶縁膜（５）と、
前記コンタクト孔内に埋め込まれた導電体層（８）と、
一部が前記導電体層の一部に重なるように形成された第
１の配線層（１０）と、前記導電体層と前記第１の配線
層との間に形成された第１の絶縁膜（９）と、前記第１
の配線層の上面に形成された該第１の配線層と同一のパ
ターンの第２の絶縁膜（１１）と、前記第１の配線層の
側面に形成された側壁絶縁膜（１３）と、前記導電体層
に接触し前記第２の絶縁膜および前記側壁絶縁膜により
前記第１の配線層から絶縁されて形成された第２の配線
層（１４）と、を有することを特徴としている。
の本発明による半導体装置の構造は、半導体基板（１）
上に形成された、下層の導電層（４）の表面を露出させ
るコンタクト孔の開孔されている層間絶縁膜（５）と、
前記コンタクト孔内に埋め込まれた導電体層（８）と、
一部が前記導電体層の一部に重なるように形成された第
１の配線層（１０）と、前記導電体層と前記第１の配線
層との間に形成された第１の絶縁膜（９）と、前記第１
の配線層の上面に形成された該第１の配線層と同一のパ
ターンの第２の絶縁膜（１１）と、前記第１の配線層の
側面に形成された側壁絶縁膜（１３）と、前記導電体層
に接触し前記第２の絶縁膜および前記側壁絶縁膜により
前記第１の配線層から絶縁されて形成された第２の配線
層（１４）と、を有することを特徴としている。
【００１５】また、本発明による半導体装置の製造方法
は、 半導体基板（１）上に層間絶縁膜（５）を堆積する
工程と、 前記層間絶縁膜を選択的にエッチングして下層に形
成された導電層（４）の表面を露出させるコンタクト孔
を開孔する工程と、 前記コンタクト孔内を埋め込む導電体層（８）を形
成する工程と、 前記導電体層の露出表面上に第１の絶縁膜（９）を
形成する工程と、 第１の配線材料層と第２の絶縁膜（１１）とを堆積
し、この積層体を同時にパターニングして、一部が前記
導電体層の一部と重なる、上表面が第２の絶縁膜で被覆
された第１の配線層（１０）を形成する工程と、 全面に第３の絶縁膜（１３）を堆積し、これをエッ
チバックして前記第１の配線層の側面に側壁絶縁膜を形
成する工程と、 露出した前記第１の絶縁膜（９）を除去する工程
と、 第２の配線材料層を堆積し、これをパターニングし
て前記導電体層と接触し、前記第１の配線層からは前記
第２の絶縁膜および前記側壁絶縁膜により絶縁された第
２の配線層（１４）を形成する工程と、を有することを
特徴としている。
は、 半導体基板（１）上に層間絶縁膜（５）を堆積する
工程と、 前記層間絶縁膜を選択的にエッチングして下層に形
成された導電層（４）の表面を露出させるコンタクト孔
を開孔する工程と、 前記コンタクト孔内を埋め込む導電体層（８）を形
成する工程と、 前記導電体層の露出表面上に第１の絶縁膜（９）を
形成する工程と、 第１の配線材料層と第２の絶縁膜（１１）とを堆積
し、この積層体を同時にパターニングして、一部が前記
導電体層の一部と重なる、上表面が第２の絶縁膜で被覆
された第１の配線層（１０）を形成する工程と、 全面に第３の絶縁膜（１３）を堆積し、これをエッ
チバックして前記第１の配線層の側面に側壁絶縁膜を形
成する工程と、 露出した前記第１の絶縁膜（９）を除去する工程
と、 第２の配線材料層を堆積し、これをパターニングし
て前記導電体層と接触し、前記第１の配線層からは前記
第２の絶縁膜および前記側壁絶縁膜により絶縁された第
２の配線層（１４）を形成する工程と、を有することを
特徴としている。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１は本発明の第１の実施例を示す構
造断面図であり、図２（ａ）〜（ｊ）はその製造方法を
示す工程断面図である。図１に示されるように、ｎ型拡
散層４上には層間絶縁膜５およびゲート酸化膜３を貫通
するコンタクト孔が開孔されており、このコンタクト孔
内には上部が層間絶縁膜５の上面より突出する導電体層
８が埋め込まれている。
て説明する。 ［第１の実施例］図１は本発明の第１の実施例を示す構
造断面図であり、図２（ａ）〜（ｊ）はその製造方法を
示す工程断面図である。図１に示されるように、ｎ型拡
散層４上には層間絶縁膜５およびゲート酸化膜３を貫通
するコンタクト孔が開孔されており、このコンタクト孔
内には上部が層間絶縁膜５の上面より突出する導電体層
８が埋め込まれている。
【００１７】導電体層８上には、第１の絶縁膜９を介し
て一部が重なる第１の配線層１０が形成されており、第
１の配線層１０の上面にはこの配線層と同一パターンの
第２の絶縁膜１１が、またその側面にはサイドウォール
として第３の絶縁膜１３が形成されている。導電体層８
および第１の配線層１０の上層には、導電体層８と接触
し、第２、第３の絶縁膜によって第１の配線層１０から
絶縁された第２の配線層１４が形成されている。
て一部が重なる第１の配線層１０が形成されており、第
１の配線層１０の上面にはこの配線層と同一パターンの
第２の絶縁膜１１が、またその側面にはサイドウォール
として第３の絶縁膜１３が形成されている。導電体層８
および第１の配線層１０の上層には、導電体層８と接触
し、第２、第３の絶縁膜によって第１の配線層１０から
絶縁された第２の配線層１４が形成されている。
【００１８】この構造によれば、 コンタクト部上に第１の配線層の一部を重ねること
ができる、 コンタクト孔と第１の配線層との間の目合わせマー
ジン、および第１の配線層と第２の配線層との間の目合
わせマージンを考慮する必要がなくなる、ため、従来の
いずれの接続構造よりも微細化が可能である。さらに、
第２の配線層が導電体層と側面においても接触している
ため、コンタクト抵抗を低く抑えることができる。
ができる、 コンタクト孔と第１の配線層との間の目合わせマー
ジン、および第１の配線層と第２の配線層との間の目合
わせマージンを考慮する必要がなくなる、ため、従来の
いずれの接続構造よりも微細化が可能である。さらに、
第２の配線層が導電体層と側面においても接触している
ため、コンタクト抵抗を低く抑えることができる。
【００１９】次に、図２を参照して第１の実施例の製造
方法について説明する。まず、ｐ型シリコン基板１上に
通常のＬＯＣＯＳ法により膜厚約４０００Åのフィール
ド酸化膜２形成した後、熱酸化により膜厚約１５０Åの
ゲート酸化膜３を形成する。次に、例えばヒ素を、エネ
ルギー：５０ｋｅＶ、ドーズ：１．０×１０15ｃｍ-2の
条件でイオン注入してｎ型拡散層４を形成する。
方法について説明する。まず、ｐ型シリコン基板１上に
通常のＬＯＣＯＳ法により膜厚約４０００Åのフィール
ド酸化膜２形成した後、熱酸化により膜厚約１５０Åの
ゲート酸化膜３を形成する。次に、例えばヒ素を、エネ
ルギー：５０ｋｅＶ、ドーズ：１．０×１０15ｃｍ-2の
条件でイオン注入してｎ型拡散層４を形成する。
【００２０】次に、ＣＶＤ法によりシリコン酸化膜を３
０００Åの膜厚に堆積して層間絶縁膜５を形成し、続い
て、層間絶縁膜と膜質の異なる材料として、例えばＣＶ
Ｄ法によりシリコン室化膜を２０００Åの膜厚に堆積し
てスペーサ層６を形成した後、所定のパターンのフォト
レジスト７を形成しこれをマスクとして、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３を選択的にエッ
チング除去することによりｎ型拡散層４上にコンタクト
孔を開孔する［図２（ａ）］。
０００Åの膜厚に堆積して層間絶縁膜５を形成し、続い
て、層間絶縁膜と膜質の異なる材料として、例えばＣＶ
Ｄ法によりシリコン室化膜を２０００Åの膜厚に堆積し
てスペーサ層６を形成した後、所定のパターンのフォト
レジスト７を形成しこれをマスクとして、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３を選択的にエッ
チング除去することによりｎ型拡散層４上にコンタクト
孔を開孔する［図２（ａ）］。
【００２１】しかる後、図２（ｂ）に示すように、多結
晶シリコン膜を３０００Åの膜厚に成長させ、これを異
方性エッチングでエッチバックすることにより、コンタ
クト孔内に埋め込まれた導電体層８を形成する。次に、
図２（ｃ）に示すように、スペーサ層６（シリコン室化
膜）をエッチング除去する。次に、図２（ｄ）に示すよ
うに、第１の絶縁膜９として層間絶縁膜５上に突出した
部分の多結晶シリコン膜（導電体層８）の表面に熱酸化
により膜厚約５００Åのシリコン酸化膜を形成する。
晶シリコン膜を３０００Åの膜厚に成長させ、これを異
方性エッチングでエッチバックすることにより、コンタ
クト孔内に埋め込まれた導電体層８を形成する。次に、
図２（ｃ）に示すように、スペーサ層６（シリコン室化
膜）をエッチング除去する。次に、図２（ｄ）に示すよ
うに、第１の絶縁膜９として層間絶縁膜５上に突出した
部分の多結晶シリコン膜（導電体層８）の表面に熱酸化
により膜厚約５００Åのシリコン酸化膜を形成する。
【００２２】次に、図２（ｅ）に示すように、第１の配
線材料層１０ａとして、スパッタ法によりタングステン
シリサイドを２０００Åの膜厚に成長させ、さらに第２
の絶縁膜１１として、ＣＶＤ法によりシリコン窒化膜を
１０００Åの膜厚に成長させた後、フォトリソグラフィ
法により第１の配線層を形成する部分にフォトレジスト
１２を残す。次に、図２（ｆ）に示すように、異方性エ
ッチングにより、第２の絶縁膜１１、第１の配線材料層
１０ａをパターニングして第１の配線層１０を形成し、
その後、フォトレジスト１２を除去する。
線材料層１０ａとして、スパッタ法によりタングステン
シリサイドを２０００Åの膜厚に成長させ、さらに第２
の絶縁膜１１として、ＣＶＤ法によりシリコン窒化膜を
１０００Åの膜厚に成長させた後、フォトリソグラフィ
法により第１の配線層を形成する部分にフォトレジスト
１２を残す。次に、図２（ｆ）に示すように、異方性エ
ッチングにより、第２の絶縁膜１１、第１の配線材料層
１０ａをパターニングして第１の配線層１０を形成し、
その後、フォトレジスト１２を除去する。
【００２３】次に、図２（ｇ）に示すように、第３の絶
縁膜１３として、ＣＶＤ法によりシリコン室化膜を８０
０Åの膜厚に成長させ、続いて、図２（ｈ）に示すよう
に、第３の絶縁膜１３に異方性のエッチングを施して、
第１の配線層１０の側壁にサイドウォールとして残す。
次に、図２（ｉ）に示すように、露出した第１の絶縁膜
９を等方性エッチングにより除去する。次に、図２
（ｊ）に示すように、多結晶シリコン層を３０００Åの
膜厚に成長させパターニングすることにより、第２の配
線層１４を形成して図１に示す構造を得る。
縁膜１３として、ＣＶＤ法によりシリコン室化膜を８０
０Åの膜厚に成長させ、続いて、図２（ｈ）に示すよう
に、第３の絶縁膜１３に異方性のエッチングを施して、
第１の配線層１０の側壁にサイドウォールとして残す。
次に、図２（ｉ）に示すように、露出した第１の絶縁膜
９を等方性エッチングにより除去する。次に、図２
（ｊ）に示すように、多結晶シリコン層を３０００Åの
膜厚に成長させパターニングすることにより、第２の配
線層１４を形成して図１に示す構造を得る。
【００２４】本実施例において必要となるフォトマスク
工程は、コンタクト孔形成工程、第１の配線層パターニ
ング工程、第２の配線層パターニング工程の３回であ
り、図７に示す通常用いられている従来例の場合と同じ
である。
工程は、コンタクト孔形成工程、第１の配線層パターニ
ング工程、第２の配線層パターニング工程の３回であ
り、図７に示す通常用いられている従来例の場合と同じ
である。
【００２５】［第２の実施例］次に、図３、図４を参照
して本発明の第２の実施例について説明する。図３は本
発明の第２の実施例を示す構造断面図であり、図４
（ａ）〜（ｈ）は、その製造方法を示す工程断面図であ
る。図３に示されるように、本実施例においては、第１
の配線層１０の下にスペーサ層６が残されており、第２
の配線層を平坦部に形成することができるため、この配
線層の膜厚を薄くしても段切れ事故の発生する可能性を
低く抑えることができる。
して本発明の第２の実施例について説明する。図３は本
発明の第２の実施例を示す構造断面図であり、図４
（ａ）〜（ｈ）は、その製造方法を示す工程断面図であ
る。図３に示されるように、本実施例においては、第１
の配線層１０の下にスペーサ層６が残されており、第２
の配線層を平坦部に形成することができるため、この配
線層の膜厚を薄くしても段切れ事故の発生する可能性を
低く抑えることができる。
【００２６】次に、図４を参照して第２の実施例の製造
方法について説明する。まず、ｐ型シリコン基板１上に
通常のＬＯＣＯＳ法により膜厚約４０００Åのフィール
ド酸化膜２形成した後、熱酸化により膜厚約１５０Åの
ゲート酸化膜３を形成する。次に、例えばヒ素を、エネ
ルギー：５０ｋｅＶ、ドーズ：１．０×１０15ｃｍ-2の
条件でイオン注入してｎ型拡散層４を形成する。
方法について説明する。まず、ｐ型シリコン基板１上に
通常のＬＯＣＯＳ法により膜厚約４０００Åのフィール
ド酸化膜２形成した後、熱酸化により膜厚約１５０Åの
ゲート酸化膜３を形成する。次に、例えばヒ素を、エネ
ルギー：５０ｋｅＶ、ドーズ：１．０×１０15ｃｍ-2の
条件でイオン注入してｎ型拡散層４を形成する。
【００２７】次に、ＣＶＤ法によりシリコン酸化膜を３
０００Åの膜厚に堆積して層間絶縁膜５を形成し、続い
て、層間絶縁膜と膜質の異なる材料として、例えばＣＶ
Ｄ法によりシリコン室化膜を２０００Åの膜厚に堆積し
てスペーサ層６を形成した後、所定のパターンのフォト
レジスト７を形成しこれをマスクとして、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３を選択的にエッ
チング除去することによりｎ型拡散層４上にコンタクト
孔を開孔する［図４（ａ）］。
０００Åの膜厚に堆積して層間絶縁膜５を形成し、続い
て、層間絶縁膜と膜質の異なる材料として、例えばＣＶ
Ｄ法によりシリコン室化膜を２０００Åの膜厚に堆積し
てスペーサ層６を形成した後、所定のパターンのフォト
レジスト７を形成しこれをマスクとして、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３を選択的にエッ
チング除去することによりｎ型拡散層４上にコンタクト
孔を開孔する［図４（ａ）］。
【００２８】しかる後、図４（ｂ）に示すように、多結
晶シリコン膜を３０００Åの膜厚に成長させ、これを異
方性エッチングでエッチバックすることにより、コンタ
クト孔内に埋め込まれた導電体層８を形成する。次に、
図４（ｃ）に示すように、第１の絶縁膜９として多結晶
シリコン膜（導電体層８）の表面に熱酸化によるシリコ
ン酸化膜を約５００Åの膜厚に形成する。
晶シリコン膜を３０００Åの膜厚に成長させ、これを異
方性エッチングでエッチバックすることにより、コンタ
クト孔内に埋め込まれた導電体層８を形成する。次に、
図４（ｃ）に示すように、第１の絶縁膜９として多結晶
シリコン膜（導電体層８）の表面に熱酸化によるシリコ
ン酸化膜を約５００Åの膜厚に形成する。
【００２９】次に、図４（ｄ）に示すように、第１の配
線材料層として、スパッタ法によりタングステンシリサ
イドを２０００Åの膜厚に成長させ、さらに第２の絶縁
膜１１として、ＣＶＤ法によりシリコン酸化膜を２００
０Åの膜厚に成長させた後、これらをフォトリソグラフ
ィ法によりパターニングして上面に第２の絶縁膜１１を
有する第１の配線層１０を形成する。
線材料層として、スパッタ法によりタングステンシリサ
イドを２０００Åの膜厚に成長させ、さらに第２の絶縁
膜１１として、ＣＶＤ法によりシリコン酸化膜を２００
０Åの膜厚に成長させた後、これらをフォトリソグラフ
ィ法によりパターニングして上面に第２の絶縁膜１１を
有する第１の配線層１０を形成する。
【００３０】次に、図４（ｅ）に示すように、第３の絶
縁膜１３として、ＣＶＤ法によりシリコン酸化膜を１０
００Åの膜厚に成長させ、続いて、異方性のエッチング
を施して、図４（ｆ）に示すように、平坦部の第３、第
１の絶縁膜１３、９を除去するとともに、第３の絶縁膜
の一部を、第１の配線層１０の側壁にサイドウォールと
して残す。このとき、第２の絶縁膜１１もかなり膜減り
する。
縁膜１３として、ＣＶＤ法によりシリコン酸化膜を１０
００Åの膜厚に成長させ、続いて、異方性のエッチング
を施して、図４（ｆ）に示すように、平坦部の第３、第
１の絶縁膜１３、９を除去するとともに、第３の絶縁膜
の一部を、第１の配線層１０の側壁にサイドウォールと
して残す。このとき、第２の絶縁膜１１もかなり膜減り
する。
【００３１】次に、図４（ｇ）に示すように、第１、第
２および第３の絶縁膜をマスクしてエッチングを行っ
て、露出したスペーサ層６を除去する。次に、図４
（ｈ）に示すように、多結晶シリコン層を３０００Åの
膜厚に成長させパターニングすることにより、第２の配
線層１４を形成して図３に示す本実施例の構造を得る。
２および第３の絶縁膜をマスクしてエッチングを行っ
て、露出したスペーサ層６を除去する。次に、図４
（ｈ）に示すように、多結晶シリコン層を３０００Åの
膜厚に成長させパターニングすることにより、第２の配
線層１４を形成して図３に示す本実施例の構造を得る。
【００３２】［第３の実施例］次に、図５を参照して本
発明の第３の実施例について説明する。図５（ａ）〜
（ｄ）は本発明の第３の実施例を説明するための工程断
面図である。本実施例の半導体装置を製造するには、ｐ
型シリコン基板１上に、フィールド酸化膜２、ゲート酸
化膜３を形成し、その表面にｎ型拡散層４を形成した
後、基板上に、膜厚３０００Åのシリコン酸化膜からな
る層間絶縁膜５と、膜厚２０００Åのシリコン室化膜か
らなるスペーサ層６を成長させる。次に、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３に選択的エッチ
ングを施してｎ型拡散層４の表面を露出させるコンタク
ト孔を開孔し、このコンタクト孔内にタングステン
（Ｗ）を選択的に成長させて導電体層８を形成する［図
５（ａ）］。
発明の第３の実施例について説明する。図５（ａ）〜
（ｄ）は本発明の第３の実施例を説明するための工程断
面図である。本実施例の半導体装置を製造するには、ｐ
型シリコン基板１上に、フィールド酸化膜２、ゲート酸
化膜３を形成し、その表面にｎ型拡散層４を形成した
後、基板上に、膜厚３０００Åのシリコン酸化膜からな
る層間絶縁膜５と、膜厚２０００Åのシリコン室化膜か
らなるスペーサ層６を成長させる。次に、スペーサ層
６、層間絶縁膜５およびゲート酸化膜３に選択的エッチ
ングを施してｎ型拡散層４の表面を露出させるコンタク
ト孔を開孔し、このコンタクト孔内にタングステン
（Ｗ）を選択的に成長させて導電体層８を形成する［図
５（ａ）］。
【００３３】しかる後、図４（ｂ）に示すように、スペ
ーサ層６をエッチング除去し、続いて、ＣＶＤ法により
シリコン窒化膜を膜厚約１０００Åに成長させて第１の
絶縁膜９を形成する。
ーサ層６をエッチング除去し、続いて、ＣＶＤ法により
シリコン窒化膜を膜厚約１０００Åに成長させて第１の
絶縁膜９を形成する。
【００３４】次に、第１の配線材料層として、スパッタ
法によりタングステンシリサイドを２０００Åの膜厚に
成長させ、さらに第２の絶縁膜１１として、ＣＶＤ法に
よりシリコン酸化膜を１０００Åの膜厚に成長させた
後、これらをフォトリソグラフィ法によりパターニング
して上面に第２の絶縁膜１１を有する第１の配線層１０
を形成する。次に、第３の絶縁膜１３として、ＣＶＤ法
によりシリコン酸化膜を１０００Åの膜厚に成長させ、
続いて、異方性のエッチングを施して、第３の絶縁膜の
一部を、第１の配線層１０の側壁にサイドウォールとし
て残す［図５（ｃ）］。
法によりタングステンシリサイドを２０００Åの膜厚に
成長させ、さらに第２の絶縁膜１１として、ＣＶＤ法に
よりシリコン酸化膜を１０００Åの膜厚に成長させた
後、これらをフォトリソグラフィ法によりパターニング
して上面に第２の絶縁膜１１を有する第１の配線層１０
を形成する。次に、第３の絶縁膜１３として、ＣＶＤ法
によりシリコン酸化膜を１０００Åの膜厚に成長させ、
続いて、異方性のエッチングを施して、第３の絶縁膜の
一部を、第１の配線層１０の側壁にサイドウォールとし
て残す［図５（ｃ）］。
【００３５】次に、図５（ｄ）に示すように、第２およ
び第３の絶縁膜をマスクして第１の絶縁膜９をエッチン
グし、続いて、Ａｌを堆積しこれをパターニングして第
２の配線層１４を形成して本実施例の半導体装置の製造
が完了する。
び第３の絶縁膜をマスクして第１の絶縁膜９をエッチン
グし、続いて、Ａｌを堆積しこれをパターニングして第
２の配線層１４を形成して本実施例の半導体装置の製造
が完了する。
【００３６】［第４の実施例］図６は本発明の第４の実
施例を示す構造断面図である。同図において、図１と同
一の参照番号が付せられた部分は第１の実施例の場合と
同一物を意味しているので、重複する説明は省略する。
本実施例においては、第１の実施例において第２の配線
層１４が形成されていたところに、多結晶シリコンから
なる容量下部電極１５が形成され、さらにその上に、容
量絶縁膜１６、容量上部電極１７が形成され、ここにキ
ャパシタが形成されている。すなわち、本発明のＤＲＡ
Ｍのメモリセルへの適用が可能なことが示されている。
施例を示す構造断面図である。同図において、図１と同
一の参照番号が付せられた部分は第１の実施例の場合と
同一物を意味しているので、重複する説明は省略する。
本実施例においては、第１の実施例において第２の配線
層１４が形成されていたところに、多結晶シリコンから
なる容量下部電極１５が形成され、さらにその上に、容
量絶縁膜１６、容量上部電極１７が形成され、ここにキ
ャパシタが形成されている。すなわち、本発明のＤＲＡ
Ｍのメモリセルへの適用が可能なことが示されている。
【００３７】本発明の上記各実施例では、ｎ型拡散層に
関して説明したが、本発明はこれに限定されるものでは
なく、ｐ型拡散層や他の配線層に対するコンタクトにお
いても同様に適用が可能である。また、本発明は、第
１、第２の配線層がどこに接続されるかについて特に制
限を設けるものではなく、例えばこれらの配線層が別の
ｎ型拡散層等に接続されていても、本願発明の範囲から
除外されるものではない。更に、本発明は、ＭＯＳ型以
外の半導体装置にも適用が可能なものである。
関して説明したが、本発明はこれに限定されるものでは
なく、ｐ型拡散層や他の配線層に対するコンタクトにお
いても同様に適用が可能である。また、本発明は、第
１、第２の配線層がどこに接続されるかについて特に制
限を設けるものではなく、例えばこれらの配線層が別の
ｎ型拡散層等に接続されていても、本願発明の範囲から
除外されるものではない。更に、本発明は、ＭＯＳ型以
外の半導体装置にも適用が可能なものである。
【００３８】
【発明の効果】以上説明したように、本発明による半導
体装置は、層間絶縁膜に開孔されたコンタクト孔に埋め
込まれた導電体層に対して、部分的に重なるように第１
の配線層を設け、この第１の配線層と第２の配線層との
間の絶縁を、第１の配線層上に形成されたこの配線層と
同一パターンの第２の絶縁膜とこの配線層の側面に形成
された側壁絶縁膜とによって図るものであるので、コン
タクト孔−第１の配線層間、および、第１−第２の配線
層間の目合わせマージンが必要なくなり、第１の配線層
をコンタクト孔とオーバーラップさせたこととあいまっ
て、配線・コンタクト部の縮小化が可能となる。また、
第２の配線層が導電体層の側壁部においても電気的に接
続される構成とすることによりコンタクト抵抗の低減化
が可能となる。
体装置は、層間絶縁膜に開孔されたコンタクト孔に埋め
込まれた導電体層に対して、部分的に重なるように第１
の配線層を設け、この第１の配線層と第２の配線層との
間の絶縁を、第１の配線層上に形成されたこの配線層と
同一パターンの第２の絶縁膜とこの配線層の側面に形成
された側壁絶縁膜とによって図るものであるので、コン
タクト孔−第１の配線層間、および、第１−第２の配線
層間の目合わせマージンが必要なくなり、第１の配線層
をコンタクト孔とオーバーラップさせたこととあいまっ
て、配線・コンタクト部の縮小化が可能となる。また、
第２の配線層が導電体層の側壁部においても電気的に接
続される構成とすることによりコンタクト抵抗の低減化
が可能となる。
【図１】本発明の第１の実施例のコンタクト部の構成を
示す断面図。
示す断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程断面図。
めの工程断面図。
【図３】本発明の第２の実施例のコンタクト部の構成を
示す断面図。
示す断面図。
【図４】本発明の第２の実施例の製造方法を説明するた
めの工程断面図。
めの工程断面図。
【図５】本発明の第３の実施例の製造方法を説明するた
めの工程断面図。
めの工程断面図。
【図６】本発明の第４の実施例を示す断面図。
【図７】第１の従来例の製造方法を説明するための工程
断面図。
断面図。
【図８】第２の従来例の製造方法を説明するための工程
断面図。
断面図。
【図９】第３の従来例の断面図。
１ ｐ型シリコン基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ｎ型拡散層 ５ 層間絶縁膜 ５ａ 第１の層間絶縁膜 ６ スペーサ層 ７、１２、１９ フォトレジスト ８ 導電体層 ９ 第１の絶縁膜 １０ 第１の配線層 １０ａ 第１の配線材料層 １１ 第２の絶縁膜 １３ 第３の絶縁膜 １４ 第２の配線層 １５ 容量下部電極 １６ 容量絶縁膜 １７ 容量上部電極 １８ 第２の層間絶縁膜 ２０ 絶縁膜 ２１ 第３の層間絶縁膜
Claims (7)
- 【請求項１】 半導体基板上に形成された、下層の導電
層の表面を露出させるコンタクト孔の開孔されている層
間絶縁膜と、前記コンタクト孔内に埋め込まれた導電体
層と、一部が前記導電体層の一部に重なるように形成さ
れた第１の配線層と、前記導電体層と前記第１の配線層
との間に形成された第１の絶縁膜と、前記第１の配線層
の上面に形成された該第１の配線層と同一のパターンの
第２の絶縁膜と、前記第１の配線層の側面に形成された
側壁絶縁膜と、前記導電体層に接触し前記第２の絶縁膜
および前記側壁絶縁膜により前記第１の配線層から絶縁
されて形成された第２の配線層と、を有することを特徴
とする半導体装置。 - 【請求項２】 前記導電体層の一部が前記層間絶縁膜か
ら突出しており、前記第２の配線層が前記導電体層の側
面の一部と接触していることを特徴とする請求項１記載
に半導体装置。 - 【請求項３】 前記第２の配線層が容量下部電極を構成
しており、その上層に容量絶縁膜と容量上部電極が形成
されていることを特徴とする請求項１記載に半導体装
置。 - 【請求項４】 （１）半導体基板上に層間絶縁膜を堆積
する工程と、 （２）前記層間絶縁膜を選択的にエッチングして下層に
形成された導電層の表面を露出させるコンタクト孔を開
孔する工程と、 （３）前記コンタクト孔内を埋め込む導電体層を形成す
る工程と、 （４）前記導電体層の露出表面上に第１の絶縁膜を形成
する工程と、 （５）第１の配線材料層と第２の絶縁膜とを堆積し、こ
の積層体を同時にパターニングして、一部が前記導電体
層の一部と重なる、上表面が第２の絶縁膜で被覆された
第１の配線層を形成する工程と、 （６）全面に第３の絶縁膜を堆積し、これをエッチバッ
クして前記第１の配線層の側面に側壁絶縁膜を形成する
工程と、 （７）露出した前記第１の絶縁膜を除去する工程と、 （８）第２の配線材料層を堆積し、これをパターニング
して前記導電体層と接触し、前記第１の配線層からは前
記第２の絶縁膜および前記側壁絶縁膜により絶縁された
第２の配線層を形成する工程と、を有することを特徴と
する半導体装置の製造方法。 - 【請求項５】 前記第（１）の工程において、前記層間
絶縁膜の成膜に続いてその上にスペーサ層を成膜し、前
記第（３）の工程の後に、前記第（４）の工程に先立っ
て該スペーサ層を除去することを特徴とする請求項４記
載の半導体装置の製造方法。 - 【請求項６】 前記第（１）の工程において、前記層間
絶縁膜の成膜に続いてその上にスペーサ層を成膜し、前
記第（７）の工程の後に前記第（８）の工程に先立って
前記第２および前記第３の絶縁膜をマスクとして前記ス
ペーサ層を選択的に除去することを特徴とする請求項４
記載の半導体装置の製造方法。 - 【請求項７】 前記第（６）の工程と前記第（７）の工
程とは一体の工程であり第（６）の工程におけるエッチ
バックにおいて前記第１の絶縁膜が除去されることを特
徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202843A JP2616706B2 (ja) | 1994-08-04 | 1994-08-04 | 半導体装置およびその製造方法 |
| KR1019950023919A KR0174069B1 (ko) | 1994-08-04 | 1995-08-03 | 반도체 장치 및 그 제조 방법 |
| DE69523682T DE69523682T9 (de) | 1994-08-04 | 1995-08-04 | Herstellungsverfahren für eine Verdrahtung und eine Kontaktstruktur einer Halbleitervorrichtung |
| EP95112334A EP0696060B1 (en) | 1994-08-04 | 1995-08-04 | Method of making a wiring and a contact structure of a semiconductor device |
| US08/511,301 US5581124A (en) | 1994-08-04 | 1995-08-04 | Semiconductor device having wiring and contact structure |
| US08/577,860 US5536682A (en) | 1994-08-04 | 1995-12-22 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202843A JP2616706B2 (ja) | 1994-08-04 | 1994-08-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851146A true JPH0851146A (ja) | 1996-02-20 |
| JP2616706B2 JP2616706B2 (ja) | 1997-06-04 |
Family
ID=16464118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202843A Expired - Fee Related JP2616706B2 (ja) | 1994-08-04 | 1994-08-04 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5581124A (ja) |
| EP (1) | EP0696060B1 (ja) |
| JP (1) | JP2616706B2 (ja) |
| KR (1) | KR0174069B1 (ja) |
| DE (1) | DE69523682T9 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602896B2 (ja) * | 1995-09-29 | 2004-12-15 | アルプス電気株式会社 | シート状スイッチ |
| US5973385A (en) * | 1996-10-24 | 1999-10-26 | International Business Machines Corporation | Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby |
| DE69926733D1 (de) | 1999-05-31 | 2005-09-22 | St Microelectronics Srl | Verfahren zur Selbstausrichtung überlappender Leiterbahnen in integrierten elektronischen Schaltungen |
| KR100745057B1 (ko) * | 2001-06-27 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2007273871A (ja) * | 2006-03-31 | 2007-10-18 | Toshiba Corp | 設計データ作成方法、設計データ作成プログラム、及び半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4409722A (en) * | 1980-08-29 | 1983-10-18 | International Business Machines Corporation | Borderless diffusion contact process and structure |
| JPS57120295A (en) * | 1981-01-17 | 1982-07-27 | Mitsubishi Electric Corp | Semiconductor memory device |
| US4617193A (en) * | 1983-06-16 | 1986-10-14 | Digital Equipment Corporation | Planar interconnect for integrated circuits |
| JPH0618257B2 (ja) * | 1984-04-28 | 1994-03-09 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| JPH067576B2 (ja) | 1987-05-28 | 1994-01-26 | 日本電気株式会社 | 多層配線構造を有する半導体装置の製造方法 |
| US4948755A (en) * | 1987-10-08 | 1990-08-14 | Standard Microsystems Corporation | Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition |
| JPH02211651A (ja) * | 1989-02-10 | 1990-08-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5172202A (en) * | 1989-05-31 | 1992-12-15 | Nec Corporation | Semiconductor memory cell having high density structure |
| JPH04226054A (ja) * | 1990-03-02 | 1992-08-14 | Toshiba Corp | 多層配線構造を有する半導体装置及びその製造方法 |
| US5061646A (en) * | 1990-06-29 | 1991-10-29 | Motorola, Inc. | Method for forming a self-aligned bipolar transistor |
| JPH0555466A (ja) * | 1991-01-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
| JP2906807B2 (ja) * | 1992-03-04 | 1999-06-21 | 日本電気株式会社 | 半導体メモリセルとその製造方法 |
-
1994
- 1994-08-04 JP JP6202843A patent/JP2616706B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-03 KR KR1019950023919A patent/KR0174069B1/ko not_active IP Right Cessation
- 1995-08-04 EP EP95112334A patent/EP0696060B1/en not_active Expired - Lifetime
- 1995-08-04 DE DE69523682T patent/DE69523682T9/de not_active Expired - Fee Related
- 1995-08-04 US US08/511,301 patent/US5581124A/en not_active Expired - Fee Related
- 1995-12-22 US US08/577,860 patent/US5536682A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69523682T2 (de) | 2002-08-01 |
| DE69523682T9 (de) | 2004-09-09 |
| US5536682A (en) | 1996-07-16 |
| EP0696060A2 (en) | 1996-02-07 |
| KR960009021A (ko) | 1996-03-22 |
| DE69523682D1 (de) | 2001-12-13 |
| KR0174069B1 (ko) | 1999-04-01 |
| EP0696060B1 (en) | 2001-11-07 |
| EP0696060A3 (en) | 1997-07-09 |
| US5581124A (en) | 1996-12-03 |
| JP2616706B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199717B2 (ja) | 半導体装置およびその製造方法 | |
| JP2568316B2 (ja) | 半導体メモリの製造方法 | |
| JP3955416B2 (ja) | 自己整列コンタクト製造方法 | |
| JPH0774250A (ja) | コンタクトホール形成方法 | |
| KR0139772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| JP3638711B2 (ja) | 半導体装置およびその製造方法 | |
| JP2616706B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09293865A (ja) | 半導体装置及び半導体製造方法 | |
| JPH09139495A (ja) | 半導体装置およびその製造方法 | |
| JP3355511B2 (ja) | 半導体装置の製造方法 | |
| JPH02143456A (ja) | 積層型メモリセルの製造方法 | |
| JP2623019B2 (ja) | 半導体装置 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS63164359A (ja) | 面積の減じられたバッティングコンタクト構造 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| JPS6237960A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0666438B2 (ja) | 半導体装置の製造方法 | |
| JP3036034B2 (ja) | 半導体装置の製造方法 | |
| JP3096043B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11330457A (ja) | 半導体装置とその製造方法 | |
| JP2828089B2 (ja) | 半導体装置の製造方法 | |
| JPH11330238A (ja) | 半導体装置の製造方法 | |
| JPH10256396A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |