JP2623019B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2623019B2
JP2623019B2 JP2063671A JP6367190A JP2623019B2 JP 2623019 B2 JP2623019 B2 JP 2623019B2 JP 2063671 A JP2063671 A JP 2063671A JP 6367190 A JP6367190 A JP 6367190A JP 2623019 B2 JP2623019 B2 JP 2623019B2
Authority
JP
Japan
Prior art keywords
insulating film
pad layer
contact hole
region
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2063671A
Other languages
English (en)
Other versions
JPH03263330A (ja
Inventor
喜紀 奥村
敦司 蜂須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2063671A priority Critical patent/JP2623019B2/ja
Priority to KR1019910001172A priority patent/KR940003606B1/ko
Priority to DE4107883A priority patent/DE4107883A1/de
Publication of JPH03263330A publication Critical patent/JPH03263330A/ja
Priority to US07/899,021 priority patent/US5281838A/en
Application granted granted Critical
Publication of JP2623019B2 publication Critical patent/JP2623019B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、半導体装置に関し、特に、第１導電型の
半導体基板上の素子分離領域間に所定の間隔を隔てて少
なくとも２つの第２導電型の不純物領域が形成された半
導体装置に関する。
［従来の技術］ 従来、半導体基板上の素子分離領域間に所定の間隔を
隔てて２つの不純物領域が形成された半導体装置が知ら
れている。そして、その不純物領域には配線層が接続さ
れている。その配線層と不純物領域とが接触するコンタ
クト部の構造として、配線層と不純物領域との間に導電
層を形成する構造が知られている。
第２図は従来の半導体装置のコンタクト構造を示した
断面図である。第２図を参照して、半導体装置は、半導
体基板１と、半導体基板１上に形成された素子を分離す
るための素子分離2a,2bと、素子分離2a,2bに囲まれた領
域に所定の間隔を隔てて形成された不純物注入層5a,7a
および5b,7bと、素子分離2aおよび2b上に直接形成され
るとともに不純物注入層5a,7aおよび5b,7bの間にゲート
絶縁膜14を介して形成されたゲート電極3a,3b,3cと、ゲ
ート電極3a,3b,3cの側壁部に形成されたサイドウォール
6a,6b,6cと、ゲート電極3a,3b,3c上に形成された絶縁膜
4a,4b,4cと、不純物注入層5a,7aに接続されゲート電極3
a,3bの側壁部および上部にサイドウォール6a,6bおよび
絶縁膜4a,4bを介して形成された電極材料からなるポリ
シリコンパッド8aと、不純物注入層5b,7bに接続されゲ
ート電極3b,3cの側壁部および上部にサイドウォール6b,
6cおよび絶縁膜4b,4cを介して形成されたポリシリコン
パッド8bと、半導体基板１上の全面に形成され、ポリシ
リコンパッド8aおよび8b上にコンタクトホール15a,15b
が形成された層間絶縁膜12と、層間絶縁膜12上およびコ
ンタクトホール15a内にポリシリコンパッド8aと接触す
るように形成された上層配線13aと、層間絶縁膜12上お
よびコンタクトホール15b内にポリシリコンパッド8bと
接触するように形成された上層配線13bとを含む。
このように、従来では、上層配線13a,13bと、不純物
注入層5a,7a,5b,7bとの間にポリシリコンパッド8a,8bを
形成していた。このポリシリコンパッド8a,8bを形成す
ることにより、上層配線13a,13bを形成するためのコン
タクトホール15a,15bの形成が簡単となり、製造プロセ
ス上の困難性を解消していた。
次に第２図に示した半導体装置の製造方法について説
明する。まず、半導体基板１上に選択的に素子分離2a,2
bを形成する。そして、熱酸化を行なうことによりゲー
ト絶縁膜14を形成する。ゲート絶縁膜14上に不純物がド
ープされたポリシリコンなどの電極材料を堆積する。さ
らにその上にシリコン酸化膜などの絶縁膜を堆積する。
この電極材料および絶縁膜のうちゲート電極3a,3b,3cが
形成される以外の部分を写真製版およびエッチングを用
いて除去する。半導体基板１に半導体基板１と反対の導
電型を持つイオンを注入する。これによって、まず不純
物注入層5a,5bが形成される。そして、半導体基板１上
の全面にシリコン酸化膜などの絶縁膜を堆積しエッチバ
ックを行なうことによりサイドウォール6a,6b,6cを形成
する。その後、半導体基板１上の隣接するゲート電極間
に半導体基板１と反対の導電型イオンを注入する。これ
によって、不純物注入層7a,7bが形成される。不純物注
入層5a,7aおよび5b,7b上に導電性を有した材料を形成し
てポリシリコンパッド8a,8bをパターニングする。層間
絶縁膜12を全面に堆積してコンタクトホール15a,15bを
形成する。層間絶縁膜12上およびコンタクトホール15a,
15b内にそれぞれ上層配線13a,13bを形成する。
［発明が解決しようとする課題］ 前述のように、従来では、上層配線13a,13bと不純物
注入層5a,7a,5b,7bとの間にポリシリコンパッド8aおよ
び8bをそれぞれ介在して形成することにより、上層配線
13a,13bを形成するためのコンタクトホール15a,15bの形
成を容易にしていた。しかし、半導体装置の集積化に伴
なって素子が微細化すると、ゲート電極自体の長さが短
くなり、隣接するゲート電極間隔も小さくなってくる。
このような状況下では、従来のようにポリシリコンパッ
ド8a,8bをゲート電極3b上で写真製版してエッチングす
ることが困難になるという不都合が生じる。したがっ
て、素子が微細化されるとポリシリコンパッドを形成す
ることが困難になるという問題点があった。また、たと
え、素子が微細化されたときにポリシリコンパッドを形
成することができたとしても、ポリシリコンパッドの上
に上層配線を正確に形成することは困難であり、上層配
線の一部がゲート電極上に直接形成されて上層配線とゲ
ート電極とがショートするという不都合が生じる場合も
あった。さらに、シリコンパッドが形成できない場合に
は、コンタクトホールのコンタクト径自体も小さくする
必要があり、この結果、コンタクトホール形成のための
写真製版およびエッチングを行なうことが困難になると
いう問題点があった。
つまり、従来では、半導体装置の集積化に伴なって素
子が微細化され、ゲート電極自体の長さが短くなり、隣
接するゲート電極間の間隔が小さくなった場合に、配線
層と不純物領域との間に導電層としてのポリシリコンパ
ッドを形成することが困難であり、この結果コンタクト
部の形成が困難になるという問題点があった。
この発明は、上記のような課題を解決するためになさ
れたもので、半導体素子の集積化に伴なってゲート電極
自体の長さが短くなり、隣接するゲート電極間の間隔が
小さくなった場合にも、不純物領域と配線層との間に導
電層を形成してコンタクト部を容易に形成することが可
能な半導体装置を提供することを目的とする。
［課題を解決するための手段］ 請求項１における半導体装置は、第１導電型の半導体
基板上の素子分離領域間に所定の間隔を隔てて少なくと
も２つの第２導電型の不純物領域が形成された半導体装
置であって、ゲート電極と、第１の絶縁膜と、第１のコ
ンタクトホールと、第１のパッド層と、第２の絶縁膜
と、第２のパッド層と、第３の絶縁膜と、第２および第
３のコンタクトホールと、第１および第２の配線層とを
備えている。ゲート電極は、素子分離領域上および不純
物領域間に複数形成されている。第１の絶縁膜は、複数
のゲート電極の側表面に接触するように自己整合的に形
成されたサイドウォール絶縁膜と、ゲート電極の上表面
上に接触するように形成された上部絶縁膜とを有してい
る。第１のコンタクトホールは、複数のゲート電極の対
向する側表面に位置するサイドウォール絶縁膜によって
囲まれるように形成されており、少なくとも２つの不純
物領域上に形成されており第１の開口寸法を有する。第
２のパッド層は、少なくとも２つの第２導電型の不純物
領域のうちの一方の不純物領域に第１のコンタクトホー
ルを介して電気的に接続されており、ゲート電極の側壁
部および上部に第１の絶縁膜を介在して形成されてい
る。第２の絶縁膜は第１のパッド層上に形成されてい
る。第２のパッド層は、少なくとも２つの第２導電型の
不純物領域のうちの他方の不純物領域に第１のコンタク
トホールを介して電気的に接続されており、少なくとも
その端部が第１のパッド層上に第２の絶縁膜を介在して
第１のパッド層と重なるように形成されている。第３の
絶縁膜は、少なくとも第２の絶縁膜および第２のパッド
層を覆うように形成されている。第２のコンタクトホー
ルは、第２および第３の絶縁膜と、第１のパッド層の上
面の上方に位置する領域に形成されており、第１のパッ
ド層の上面の所定領域に達するとともに第１のコンタク
トホールの第１の開口寸法よりも大きい第２の開口寸法
を有する。第３のコンタクトホールは、第３の絶縁膜
の、第２のパッド層の上面の上方に位置する領域に形成
されており、第２のパッド層の上面の所定領域に達する
とともに、第１のコンタクトホールの第１の開口寸法よ
りも大きい第３の開口寸法を有する。第１の配線層は第
１のパッド層の上面に第２のコンタクトホールを介して
電気的に接続されており、第３の絶縁膜の上面に沿って
延びるように形成されている。第２の配線層は、第２の
パッド層の上面に第３のコンタクトホールを介して電気
的に接続されており、第３の絶縁膜の上面に沿って延び
るように形成されている。
請求項２に記載の発明は、上記請求項１と同じ構成要
件を有しており、さらに、第１のパッド層と第２のパッ
ド層とが不純物領域間に形成されたゲート電極の上方で
第２の絶縁膜を介在して相互に重なっているという特徴
を有する。
請求項３に記載の発明は、上記請求項１と同じ構成要
件を有し、さらに、以下の特徴点を有する。すなわち、
第１のパッド層と第１の配線層とが一方の素子分離領域
上に形成されるゲート電極の上方で接続されており、第
２のパッド層と第２の配線層とが他方の素子分離領域上
に形成されるゲート電極の上方で接続されている。
［作用］ 請求項１〜３に記載の半導体装置では、２つの不純物
領域に比較的開口寸法の小さい第１のコンタクトホール
を介して第１および第２のパッド層をそれぞれ電気的に
接続するとともに、その第１および第２のパッド層の上
面に第１のコンタクトホールよりも開口寸法の大きい第
２および第３のコンタクトホールを介してそれぞれ第１
および第２の配線層を電気的に接続するので、開口寸法
の小さい第１のコンタクトホールによって隣接するゲー
ト電極間の間隔を小さくして素子の微細化を図りなが
ら、開口寸法の大きい第２および第３のコンタクトホー
ルによって第１および第２の配線層と第１および第２の
パッド層との電気的接続部分の形成を容易に行なうこと
が可能となる。また、第１のコンタクトホールは対向す
るゲート電極の側表面に自己整合的に形成されたサイド
ウォール絶縁膜に囲まれて形成されるので、通常の写真
製版技術で得られる最小の開口寸法よりもより小さい開
口寸法を有する第１のコンタクトホールを形成すること
ができ、これによってもさらなる素子の微細化が可能と
なる。また、第１のパッド層がゲート電極の側壁部およ
び上部に第１の絶縁膜を介在して形成され、第２のパッ
ド層の少なくとも端部が第１のパッド層上に第２の絶縁
膜を介在して重なるように形成されているので、隣接す
るゲート電極の間隔が小さくなった場合にも不純物領域
と配線層との間に容易にパッド層を形成することが可能
となる。
［発明の実施例］ 第１図は本発明の一実施例を示した半導体装置のコン
タクト構造を説明するための断面図である。第１図を参
照して、半導体装置は、半導体基板１と、半導体基板１
上に形成された素子を分離するための素子分離2a,2b
と、半導体基板１上の素子分離2a,2bに囲まれた領域に
所定の間隔を隔てて形成された不純物注入層5a,7aおよ
び5b,7bと、素子分離2a,2bの上に直接形成され、かつ、
不純物注入層5a,7aおよび5b,7bの間にゲート絶縁膜14を
介して形成されたゲート電極3a,3b,3cと、ゲート電極3
a,3b,3cの側壁部にそれぞれ形成されたサイドウォール6
a,6b,6cと、ゲート電極3a,3b,3c上にそれぞれ形成され
た絶縁膜4a,4b,4cと、不純物注入層5a,7aに接続され、
ゲート電極3a,3bのサイドウォール6a,6bおよび絶縁膜4
a,4b上に形成されたポリシリコンパッド8cと、ポリシリ
コンパッド8cの側壁部に形成されたサイドウォール10a,
10bと、ポリシリコンパッド8c上に形成された絶縁膜９
と、不純物注入層5b,7bに接続され、ゲート電極3b,3cの
サイドウォール6b,6cおよび絶縁膜4b,4c上に形成されか
つポリシリコンパッド8c上に絶縁膜９およびサイドウォ
ール10bを介して形成されたポリシリコンパッド11と、
ポリシリコンパッド8c上の絶縁膜９および絶縁膜12に設
けられたコンタクトホール15aと、ポリシリコンパッド1
1上の絶縁膜12に設けられたコンタクトホール15bと、コ
ンタクトホール15aおよび絶縁膜12上にポリシリコンパ
ッド8cと接触するように形成された上層配線13aと、コ
ンタクトホール15bおよび絶縁膜12上にポリシリコンパ
ッド11と接触するように形成された上層配線13bとを含
む。
本実施例では、このように、ポリシリコンパッド8cと
ポリシリコンパッド11とを積重ねた構造にすることによ
り、半導体装置の集積化に伴なって素子が微細化してゲ
ート電極長およびゲート電極間隔が短くなった場合に
も、製法上の困難性を伴なうことなく不純物注入層5a,7
aおよび5b,7bと上層配線層13aおよび13bとの間にそれぞ
れポリシリコンパッド8c,11を形成することができる。
この結果、上層配線13a,13bを形成するためのコンタク
トホール15a,15bの形成が容易になる。すなわち、素子
が微細化されたとしても、コンタクトホール15a,15bと
ゲート電極3a,3b,3cとの重ね合わせ精度が厳しく要求さ
れることはなく、また、コンタクトホール15a,15bの内
径自体も大きくすることができる。したがって、コンタ
クト部での素子の微細化に伴なう製法上の困難性を解消
することができ、製造時の歩留りを高くすることができ
る。
次に、第１図に示した半導体装置のコンタクト構造を
形成するための製造プロセスについて説明する。まず、
半導体基板１上に選択的に素子分離2a,2bを形成する。
そして、熱酸化を行なうことによりゲート絶縁膜14を形
成し、さらにその上に不純物がドープされたポリシリコ
ンなどの電極材料を堆積する。電極材料上にシリコン酸
化膜などの絶縁膜を堆積する。最終的にゲート電極3a,3
b,3cが形成される領域以外の領域を写真製版技術および
エッチングによりパターニングして除去する。次に、半
導体基板１上に半導体基板１と反対の導電型イオンを注
入する。これにより、まず不純物注入層5a,5bが形成さ
れる。半導体基板１上の全面にシリコン酸化膜等の絶縁
膜を堆積する。この堆積した絶縁膜をエッチバックする
ことによりサイドウォール6a,6b,6cを自己整合的に形成
する。そして、半導体基板１上に半導体基板１と反対の
導電型イオンを注入する。これによって、不純物注入層
7a,7bが形成される。ポリシリコンなどの導電性を有す
る材料を全面に堆積した後、シリコン酸化膜などの絶縁
膜を堆積する。そして、写真製版技術およびエッチング
技術を用いて、不純物注入層5a,7aに接続されかつゲー
ト電極3aおよび3bに乗上げた形でポリシリコンパッド8c
を形成する。そして、全面にシリコン酸化膜などの絶縁
膜を堆積してエッチバックを行なうことによりポリシリ
コンパッド8cの側壁部にサイドウォール10a,10bを形成
する。次に、ポリシリコンなどの導電性材料を全面に堆
積する。写真製版技術およびエッチング技術を用いて不
純物注入層5b,7bに接続されゲート電極3b,3c上に乗上げ
るとともにポリシリコンパッド8c上に絶縁膜９を介して
形成された構造のポリシリコンパッド11を形成する。そ
の後、層間絶縁膜12を堆積してポリシリコンパッド8cお
よび11上にコンタクトホール15a,15bを形成する。コン
タクトホール15a,15bにそれぞれ上層配線13a,13bを形成
する。これにより、不純物注入層5a,7aと上層配線13aと
はポリシリコンパッド8cにより接続され、不純物注入層
5b,7bと上層配線13bとはポリシリコンパッド11により接
続される構造となる。なお、本実施例では、不純物注入
層と上層配線とのコンタクト方法としてポリシリコンパ
ッドを形成するようにしたが、本発明はこれに限らず、
一般的な下部配線と上部配線とのコンタクト部に対して
も適用可能である。また、本実施例では、ゲート電極の
材料として、不純物がドープされたポリシリコンを用い
たが、本発明はこれに限らず、高融点金属シリサイド層
または高融点金属ポリサイドもしくは高融点金属などで
あってもよい。さらに、本実施例では、電極材料の一例
としてポリシリコンなどからなるポリシリコンパッドを
示したが、本発明はこれに限らず、電導性を有する材料
であれば何であってもよい。
［発明の効果］ 以上のように、請求項１〜３に記載の発明によれば、
２つの不純物領域に比較的小さい第１のコンタクトホー
ルを介して第１および第２のパッド層をそれぞれ電気的
に接続するとともに、その第１および第２のパッド層の
上面に第１のコンタクトホールよりも開口径の大きい第
２および第３のコンタクトホールを介して第１および第
２の配線層を電気的に接続することによって、開口寸法
の小さい第１のコンタクトホールによって隣接するゲー
ト電極の間隔を小さくして素子の微細化を図りながら、
開口寸法の大きい第２および第３のコンタクトホールに
よって、第２および第３のコンタクトホール自体の形成
が製造技術上容易になるという効果を奏する。また、第
１のコンタクトホールを、対向するゲート電極の側表面
に自己整合的に形成されたサイドウォール絶縁膜によっ
て囲むように構成することにより、通常の写真製版およ
びエッチング技術によりコンタクトホールを形成する場
合に比べて、より小さい第１のコンタクトホールを形成
することが可能となり、これによっても隣接するゲート
電極の間隔を小さくすることができる。さらに、第１の
パッド層をゲート電極の側壁部および上部に第１の絶縁
膜を介在して形成し、第２のパッド層の少なくとも端部
を第１のパッド層上に第２の絶縁膜を介在して形成する
ことによって、隣接するゲート電極間の間隔が小さい場
合にも不純物領域と配線層との間にパッド層を形成する
ことができるので、半導体装置の集積化に伴ってゲート
電極間隔が小さくなった場合にも第１および第２のパッ
ド層を容易に形成することができる。
【図面の簡単な説明】 第１図は本発明の一実施例を示した半導体装置のコンタ
クト構造を説明するための断面図、第２図は従来の半導
体装置のコンタクト構造を示した断面図である。 図において、１は半導体基板、3a,3b.3cはゲート電極、
4a,4b,4cは絶縁膜、6a,6b,6cはサイドウォール、8cはポ
リシリコンパッド、９は絶縁膜、10a,10bはサイドウォ
ール、11はポリシリコンパッド、13a,13bは上層配線、1
5a,15bはコンタクトホールである。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体基板上の素子分離領域
    間に所定の間隔を隔てて少なくとも２つの第２導電型の
    不純物領域が形成された半導体装置であって、 前記素子分離領域上および前記不純物領域間に形成され
    た複数のゲート電極と、 前記複数のゲート電極の側表面に接触するように自己整
    合的に形成されたサイドウォール絶縁膜と、前記ゲート
    電極の上表面上に接触するように形成された上部絶縁膜
    とを有する第１の絶縁膜と、 前記複数のゲート電極の対向する側表面に位置するサイ
    ドウォール絶縁膜によって囲まれるように形成され、前
    記少なくとも２つの不純物領域上に形成された第１の開
    口寸法を有する第１のコンタクトホールと、 前記少なくとも２つの第２導電型の不純物領域のうちの
    一方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、前記ゲート電極の側壁部および上
    部に前記第１の絶縁膜を介在して形成された第１のパッ
    ド層と、 前記第１のパッド層上に形成された第２の絶縁膜と、 前記少なくとも２つの第２導電型の不純物領域のうちの
    他方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、少なくともその端部が前記第１の
    パッド層上に前記第２の絶縁膜を介在して前記第１のパ
    ッド層と重なるように形成された第２のパッド層と、 少なくとも前記第２の絶縁膜および前記第２のパッド層
    を覆うように形成された第３の絶縁膜と、 前記第２および第３の絶縁膜の、前記第１のパッド層の
    上面の上方に位置する領域に形成され、前記第１のパッ
    ド層の上面の所定領域に達するとともに、前記第１のコ
    ンタクトホールの第１の開口寸法よりも大きい第２の開
    口寸法を有する第２のコンタクトホールと、 前記第３の絶縁膜の、前記第２のパッド層の上面の上方
    に位置する領域に形成され、前記第２のパッド層の上面
    の所定領域に達するとともに、前記第１のコンタクトホ
    ールの第１の開口寸法よりも大きい第３の開口寸法を有
    する第３のコンタクトホールと、 前記第１のパッド層の上面に前記第２のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第１の配線層と、 前記第２のパッド層の上面に前記第３のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第２の配線層とを備え
    た、半導体装置。
  2. 【請求項２】第１導電型の半導体基板上の素子分離領域
    間に所定の間隔を隔てて少なくとも２つの第２導電型の
    不純物領域が形成された半導体装置であって、 前記素子分離領域上および前記不純物領域間に形成され
    た複数のゲート電極と、 前記複数のゲート電極の側表面に接触するように自己整
    合的に形成されたサイドウォール絶縁膜と、前記ゲート
    電極の上表面上に接触するように形成された上部絶縁膜
    とを有する第１の絶縁膜と、 前記複数のゲート電極の対向する側表面に位置するサイ
    ドウォール絶縁膜によって囲まれるように形成され、前
    記少なくとも２つの不純物領域上に形成された第１の開
    口寸法を有する第１のコンタクトホールと、 前記少なくとも２つの第２導電型の不純物領域のうちの
    一方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、前記ゲート電極の側壁部および上
    部に前記第１の絶縁膜を介在して形成された第１のパッ
    ド層と、 前記第１のパッド層上に形成された第２の絶縁膜と、 前記少なくとも２つの第２導電型の不純物領域のうちの
    他方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、少なくともその端部が前記第１の
    パッド層上に前記第２の絶縁膜を介在して前記第１のパ
    ッド層と重なるように形成された第２のパッド層と、 少なくとも前記第２の絶縁膜および前記第２のパッド層
    を覆うように形成された第３の絶縁膜と、 前記第２および第３の絶縁膜の、前記第１のパッド層の
    上面の上方に位置する領域に形成され、前記第１のパッ
    ド層の上面の所定領域に達するとともに、前記第１のコ
    ンタクトホールの第１の開口寸法よりも大きい第２の開
    口寸法を有する第２のコンタクトホールと、 前記第３の絶縁膜の、前記第２のパッド層の上面の上方
    に位置する領域に形成され、前記第２のパッド層の上面
    の所定領域に達するとともに、前記第１のコンタクトホ
    ールの第１の開口寸法よりも大きい第３の開口寸法を有
    する第３のコンタクトホールと、 前記第１のパッド層の上面に前記第２のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第１の配線層と、 前記第２のパッド層の上面に前記第３のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第２の配線層とを備
    え、 前記第１のパッド層と前記第２のパッド層とは、前記不
    純物領域間に形成されたゲート電極の上方で前記第２の
    絶縁膜を介在して相互に重なっている、半導体装置。
  3. 【請求項３】第１導電型の半導体基板上の素子分離領域
    間に所定の間隔を隔てて少なくとも２つの第２導電型の
    不純物領域が形成された半導体装置であって、 前記素子分離領域上および前記不純物領域間に形成され
    た複数のゲート電極と、 前記複数のゲート電極の側表面に接触するように自己整
    合的に形成されたサイドウォール絶縁膜と、前記ゲート
    電極の上表面上に接触するように形成された上部絶縁膜
    とを有する第１の絶縁膜と、 前記複数のゲート電極の対向する側表面に位置するサイ
    ドウォール絶縁膜によって囲まれるように形成され、前
    記少なくとも２つの不純物領域上に形成された第１の開
    口寸法を有する第１のコンタクトホールと、 前記少なくとも２つの第２導電型の不純物領域のうちの
    一方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、前記ゲート電極の側壁部および上
    部に前記第１の絶縁膜を介在して形成された第１のパッ
    ド層と、 前記第１のパッド層上に形成された第２の絶縁膜と、 前記少なくとも２つの第２導電型の不純物領域のうちの
    他方の不純物領域に前記第１のコンタクトホールを介し
    て電気的に接続され、少なくともその端部が前記第１の
    パッド層上に前記第２の絶縁膜を介在して前記第１のパ
    ッド層と重なるように形成された第２のパッド層と、 少なくとも前記第２の絶縁膜および前記第２のパッド層
    を覆うように形成された第３の絶縁膜と、 前記第２および第３の絶縁膜の、前記第１のパッド層の
    上面の上方に位置する領域に形成され、前記第１のパッ
    ド層の上面の所定領域に達するとともに、前記第１のコ
    ンタクトホールの第１の開口寸法よりも大きい第２の開
    口寸法を有する第２のコンタクトホールと、 前記第３の絶縁膜の、前記第２のパッド層の上面の上方
    に位置する領域に形成され、前記第２のパッド層の上面
    の所定領域に達するとともに、前記第１のコンタクトホ
    ールの第１の開口寸法よりも大きい第３の開口寸法を有
    する第３のコンタクトホールと、 前記第１のパッド層の上面に前記第２のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第１の配線層と、 前記第２のパッド層の上面に前記第３のコンタクトホー
    ルを介して電気的に接続され、前記第３の絶縁膜の上面
    に沿って延びるように形成された第２の配線層とを備
    え、 前記第１のパッド層と前記第１の配線層とは、前記一方
    の素子分離領域上に形成されるゲート電極の上方で接続
    されており、 前記第２のパッド層と前記第２の配線層とは、前記他方
    の素子分離領域上に形成されるゲート電極の上方で接続
    されている、半導体装置。
JP2063671A 1990-03-13 1990-03-13 半導体装置 Expired - Lifetime JP2623019B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2063671A JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置
KR1019910001172A KR940003606B1 (ko) 1990-03-13 1991-01-24 반도체장치
DE4107883A DE4107883A1 (de) 1990-03-13 1991-03-12 Halbleitereinrichtung und verfahren zu deren herstellung
US07/899,021 US5281838A (en) 1990-03-13 1992-06-15 Semiconductor device having contact between wiring layer and impurity region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2063671A JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH03263330A JPH03263330A (ja) 1991-11-22
JP2623019B2 true JP2623019B2 (ja) 1997-06-25

Family

ID=13236052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2063671A Expired - Lifetime JP2623019B2 (ja) 1990-03-13 1990-03-13 半導体装置

Country Status (3)

Country Link
JP (1) JP2623019B2 (ja)
KR (1) KR940003606B1 (ja)
DE (1) DE4107883A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276344A (en) * 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
DE4143389C2 (de) * 1990-04-27 1994-11-24 Mitsubishi Electric Corp Verfahren zum Herstellen eines DRAM
DE4143506C2 (de) * 1990-04-27 1997-01-23 Mitsubishi Electric Corp Dram
JP2934325B2 (ja) * 1990-05-02 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
USRE40790E1 (en) 1992-06-23 2009-06-23 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device
US5229326A (en) * 1992-06-23 1993-07-20 Micron Technology, Inc. Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559773A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Method of fabricating mis semiconductor device
JPS58142579A (ja) * 1982-02-18 1983-08-24 Mitsubishi Electric Corp Ｍｏｓトランジスタ
JPS6110271A (ja) * 1985-05-02 1986-01-17 Hitachi Ltd 半導体装置
JPS61292951A (ja) * 1985-06-21 1986-12-23 Hitachi Ltd 半導体集積回路装置の製法
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法
JPH0221652A (ja) * 1988-07-08 1990-01-24 Mitsubishi Electric Corp 半導体記憶装置
KR940005729B1 (ko) * 1989-06-13 1994-06-23 삼성전자 주식회사 디램셀의 제조방법 및 구조

Also Published As

Publication number Publication date
JPH03263330A (ja) 1991-11-22
KR910017656A (ko) 1991-11-05
KR940003606B1 (ko) 1994-04-25
DE4107883A1 (de) 1991-09-19

Similar Documents

Publication Publication Date Title
JP3022744B2 (ja) 半導体装置及びその製造方法
JPH06216125A (ja) 高集積半導体素子のコンタクトホール形成方法
US5128745A (en) Semiconductor device with thin film resistor
JPH098254A (ja) デュアルパッド付き半導体素子及びその製造方法
US5231046A (en) Method for fabricating an interconnection pattern on a BPSG-filled trench isolation structure
JP2623019B2 (ja) 半導体装置
US6077763A (en) Process for fabricating a self-aligned contact
JPH11150185A (ja) 半導体装置及びその製造方法
US5285110A (en) Interconnection structure in semiconductor device
JP2616706B2 (ja) 半導体装置およびその製造方法
JPS58215055A (ja) 半導体集積回路装置
EP0272051A2 (en) Reduced area butting contact structure
JPH11274434A (ja) 半導体装置及びその製造方法
JP3092254B2 (ja) ダイナミックｒａｍ
JP2767104B2 (ja) 半導体装置の製造方法
US6175132B1 (en) Semiconductor memory device and method of fabricating the same
JP3204449B2 (ja) 半導体装置
JP2555755B2 (ja) 半導体装置およびその製造方法
JP2914303B2 (ja) 半導体装置の製造方法
JPH03145159A (ja) 半導体記憶装置およびその製造方法
JP2828089B2 (ja) 半導体装置の製造方法
JP2574910B2 (ja) 半導体装置の製造方法
JPH1117165A (ja) 半導体装置の積層ゲート構造
JPH06326050A (ja) 半導体装置及びその製造方法
JPH03109736A (ja) 半導体装置の製造方法