DE69108631T2 - Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren. - Google Patents

Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren.

Info

Publication number
DE69108631T2
DE69108631T2 DE69108631T DE69108631T DE69108631T2 DE 69108631 T2 DE69108631 T2 DE 69108631T2 DE 69108631 T DE69108631 T DE 69108631T DE 69108631 T DE69108631 T DE 69108631T DE 69108631 T2 DE69108631 T2 DE 69108631T2
Authority
DE
Germany
Prior art keywords
drain
layer
semiconductor layer
source
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69108631T
Other languages
English (en)
Other versions
DE69108631D1 (de
Inventor
Hideo Honma
Sumio Kawakami
Takahiro Nagano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69108631D1 publication Critical patent/DE69108631D1/de
Application granted granted Critical
Publication of DE69108631T2 publication Critical patent/DE69108631T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

    FELD DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleiterbauelementstruktur, mit der Integrationsdichte und Leistungsfähigkeit verbessert werden können, sowie deren Herstellungsverfahren, insbesondere bezogen auf Tunnelhalbleiterbauelemente.
  • Entsprechend der zunehmenden Leistungsfähigkeit von VLSI- Schaltungen, wie z.B. DRAMs, müssen Halbleiterbauelemente darin mit hoher Dichte integriert werden. Aus den Bemühungen, die Integrationsdichte zu steigern, ergeben sich jedoch eine Reihe von Problemen.
  • Zum Beispiel beim MOSFET, einem typischen Halbleiterbauelement, hält man eine weitere Verkleinerung aus folgenden Gründen für schwierig
  • (1) der Streuung der Eigenschaften aufgrund des Kurzkanal-(short channel)-Effekts, (2) der Verringerung der Durchbruchspannung aufgrund von parasitären bipolaren Effekten, (3) der Möglichkeit von Schwankungen der Schwellenspannung aufgrund von statistischen Fluktuationen der Verunreinigungen, (4) der Zunahme des Leckstroms aufgrund der erhöhten Verunreinigungskonzentration, usw.
  • Als Mittel zum Lösen der obengenannten Probleme wurde ein Halbleiterbauelement wie z.B. in JP-A-62-274775 vorgeschlagen, bei dem ein durch den Schottky-Übergang fließender Tunnelstrom durch die darin beschriebenen Mittel geregelt wird.
  • Das obengenannte, auf den herkömmlichen Techniken zum Regeln des Tunnelstroms basierende Halbleiterbauelement hat eine unsymmetrische Struktur, die relativ schwierig herzustellen ist, bei der die Source aus Metall besteht und der Drain aus einer n&spplus;-Halbleiterschicht gebildet ist. Zusätzlich treten dadurch Probleme auf, daß, weil eine Verbindungsverdrahtung von der n&spplus;-Schicht durch ein Kontaktloch zur Elektrodenverdrahtungsschicht erstreckt werden muß, der Ladungsträgerweg entsprechend verlängert wird, und der aufsummierte Kontaktwiderstand zwischen der n&spplus;-Schicht und der Verdrahtung zu einer Erhöhung des parasitären Widerstands führt, wodurch der Drain(Tunnel-)Strom verringert wird.
  • Halbleiterbauelemente, die den Tunnelstrom mit einem Gate regeln, sind aus DE-A-4 001 390, US-A-4 400 710 sowie aus IBM Technical Disclosure Bulletin, Band 31, 1989, Nr. 12, S. 287-288 bekannt.
  • Insbesondere DE-A-4 001 390 offenbart ein Halbleiterbauelement nach dem Oberbegriff des Anspruchs.
  • Bei diesem in Fig. 4 der DE-A-4 001 390 dargestellten Halbleiterbauelement sind auf einer Oberfläche einer n- leitenden ersten Malbleiterschicht eine n-leitende zweite Halbleiterschicht mit einer höheren Dotierungskonzentration als der der ersten Halbleiterschicht, eine p-leitende dritte Halbleiterschicht, die von der zweiten Halbleiterschicht getrennt angeordnet ist und eine höhere Dotierungskonzentration als die erste Halbleiterschicht hat, sowie ein Drain-Bereich aus Metall, der in ohmschem Kontakt mit der zweiten Halbleiterschicht angeordnet ist, ausgebildet; in der ersten Halbleiterschicht ist ein Source-Bereich aus Metall mit einem dazwischenliegenden Schottky-Übergang und in ohmschem Kontakt mit der dritten Halbleiterschicht ausgebildet, am Source-Bereich ist eine Source-Elektrode ausgebildet, am Drain-Bereich ist eine Drain-Elektrode ausgebildet, und eine Steuerelektrode ist auf dem Drain-Bereich, dem Source-Bereich und der dazwischenliegenden ersten Halbleiterschicht mit einem dazwischenliegenden Isolatorfilm ausgebildet.
  • Bei dem in Fig. 2B von US-A-4 400 710 gezeigten Halbleiterbauelement ist eine als Kanalbereich dienende n-leitende Schicht auf einem als Drain-Bereich dienenden n&spplus;- leitenden Substrat gebildet, eine als Steuerbereich dienende p&spplus;-leitende Schicht ist an der Oberfläche der n- leitenden Schicht beabstandet ausgebildet, und eine Drain-Elektrode, eine Source-Elektrode und eine Steuerelektrode sind auf dem n&spplus;-leitenden Substrat, der n-leitenden Schicht und der p&spplus;-leitenden Schicht ausgebildet.
  • Bei dem in Fig. 2 des IBM Technical Disclosure Bulletin dargestellten Halbleiterbauelement sind an der Oberseite einer ersten p&supmin;-leitenden Halbleiterschicht eine zweite n&spplus;-leitende Halbleiterschicht mit einer höheren Dotierungskonzentration als der der ersten Halbleiterschicht und eine dritte p&spplus;-leitende Halbleiterschicht, die von der zweiten Halbleiterschicht getrennt angeordnet ist und eine höhere Dotierungskonzentration als die erste Halbleiterschicht hat, ausgebildet, und ein Source-Bereich aus einer Metallverbindung ist der zweiten Halbleiterschicht benachbart ausgebildet, ein Drain-Bereich aus einer Metallverbindung ist der dritten Halbleiterschicht benachbart ausgebildet, eine Source-Elektrode ist auf dem Source-Bereich ausgebildet, eine Drain-Elektrode ist auf dem Drain-Bereich ausgebildet, und eine Steuerelektrode ist mit einem dazwischenliegenden Isolatorfilm auf der ersten Halbleiterschicht zwischen der zweiten und der dritten Halbleiterschicht an einer vom Drain-Bereich und dem Source-Bereich getrennten Stelle ausgebildet. Da bei dem so aufgebauten Halbleiterbauelement die Steuerelektrode vom Source-Bereich getrennt angeordnet ist, fließt der Tunnelstrom durch einen pn-Übergang, der zwischen der ersten und der zweiten Halbleiterschicht gebildet wird, und die zweite Halbleiterschicht und der Source-Bereich sind in ohmschem Kontakt miteinander.
    • KURZBESCHREIBUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist, ein Tunnelhalbleiterbauelement anzugeben, das für sehr schnelles Schalten geeignet ist, indem es den Leckstrom unterdrückt, während das Halbleiterbauelement ausgeschaltet ist, und den Tunnelstrom erhöht, während das Halbleiterbauelement eingeschaltet ist.
  • Um diese Aufgabe zu lösen, sieht die vorliegende Erfindung ein Tunnelhalbleiterbauelement vor, welches umfaßt: eine erste Halbleiterschicht mit einem ersten Leitfähigkeitstypus, eine zweite Halbleiterschicht mit dem ersten Leitfähigkeitstypus, die an die erste Halbleiterschicht angrenzt und eine höhere Dotierungskonzentration als die erste Halbleiterschicht besitzt, einen Drain-Bereich aus Metall oder einer Metallverbindung, der an die zweite Halbleiterschicht angrenzt, einen Source-Bereich aus Metall oder einer Metallverbindung, der an die erste Halbleiterschicht angrenzt, eine Source-Elektrode, die auf dem Source-Bereich vorgesehen ist, eine Drain-Elektrode, die auf dem Drain-Bereich vorgesehen ist, und eine Steuerelektrode, die über einem Isolierfilm vorgesehen ist und auf dem Drain-Bereich, dem Source-Bereich und der dazwischenliegenden ersten Halbleiterschicht angeordnet ist, wobei eine dritte Halbleiterschicht auf der gesamten Oberfläche zwischen der ersten Halbleiterschicht und dem Source-Bereich gebildet ist, einen zweiten Leitfähigkeitstypus und eine niedrige Dotierungskonzentration hat und einen Schottky-Übergang in bezug auf den Source- Bereich bildet.
  • Da bei dem so aufgebauten erfindungsgemäßen Halbleiterbauelement die dritte Halbleiterschicht auf der gesamten Oberfläche zwischen der ersten Halbleiterschicht und dem Source-Bereich gebildet ist, und die dritte Halbleiterschicht mit dem zweiten Leitfähigkeitstypus eine niedrige Dotierungskonzentration hat, um einen Schottky-Übergang in bezug auf den Source-Bereich zu bilden, kann mit Hilfe des zwischen der ersten Halbleiterschicht und der dritten Halbleiterschicht gebildeten pn-Übergangs der Leckstrom verringert werden, während das Bauelement ausgeschaltet ist, und der Tunnelstrom mit Hilfe des zwischen dem Source-Bereich und der dritten Halbleiterschicht gebildeten Schottky-Übergangs erhöht werden, während das Bauelement eingeschaltet ist, so daß die oben gestellte Aufgabe gelöst wird.
  • Die anderen Aufgaben und Wirkungen der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausgestaltungen.
    • KURZBESCRREIBUNG DER ZEICHNUNGEN
  • Fig. 1 zeigt ein n-leitendes Tunneltransistorbauelement im Querschnitt und in Draufsicht;
  • Fig. 2 und 3 erläutern das Arbeitsprinzip des in Fig. 1 dargestellten Transistors;
  • Fig. 4 zeigt die statischen Eigenschaften des Transistors;
  • Fig. 5 zeigt die Beziehungen zwischen den Schottky- Barrierehöhen und den Drain- bzw. Leckströmen;
  • Fig. 6 und 8 bis 10 zeigen Querschnitte durch andere n-leitende Tunneltransistorbauelemente;
  • Fig. 9 zeigt einen Querschnitt durch ein n-leitendes Tunneltransistorbauelement nach der vorliegenden Erfindung;
  • Fig. 7 zeigt beispielhaft Schritte der Herstellung eines Halbleiterbauelements mit Querschnittsdarstellungen der Elemente;
  • Fig. 11 zeigt einen Querschnitt durch die n- bzw. p- leitenden Tunneltransistoren einer Wechselrichterschaltung und deren Äquivalentschaltkreis.
  • Fig. 1 (a) zeigt ein Beispiel für einen n-leitenden Tunneltransistor im Querschnitt. Dieser umfaßt ein n-leitendes Halbleitersubstrat 1 mit niedriger Dotierungskonzentration, eine Feld-Oxidschicht (SiO&sub2;)2, die einen aktiven Bereich definiert, eine Gate-Oxidschicht (SiO&sub2;)3, eine Gate-Elektrode 4 aus n&spplus;-polykristallinem Silicium, Titansilicidelemente (TiSi&sub2;)6, die symmetrisch auf Seiten von Source und Drain im Substrat 1 vergraben sind und teilweise mit der darüberliegenden Gate-Elektrode überlappen, eine hochdotierte n&spplus;-leitende Halbleiterschicht 5, die das drainseitige TiSi&sub2;-Element 6 umgibt, eine Isolierschicht (BPSG/SiO&sub2;)7 und eine Elektrodenverdrahtungsschicht 9, die über ein Kontaktdurchgangsloch 8 angeschlossen ist. Fig. 1 (b) zeigt eine Draufsicht auf den Gegenstand von Fig. 1 (a).
  • Das Funktionsprinzip des Transistors wird nachfolgend mit Bezug auf Fig. 2 und 3 beschrieben.
  • Da das drainseitige TiSi&sub2;-Element in Fig. 1 in Kontakt mit der n&spplus;-Schicht angeordnet ist, ist die Ausdehnung von dessen Verarmungsschicht minimiert, so daß ein sog. ohmscher Kontakt zwischen ihnen entsteht, den Ladungsträger unverändert frei passieren können. Zur Vereinfachung sind die Silicide am Drain in Fig. 2 und 3 fortgelassen. Fig. 2 zeigt die Ausdehnung der Verarmungsschichten im Bauelement unter unterschiedlichen Vorspannungsbedingungen sowie zugehörige Bandstrukturen entlang der Linien A-A'. Fig. 3 zeigt das Ergebnis einer Berechnung von Äquipotentiallinien zwischen Source und Drain unter unterschiedlichen Vorspannungsbedingungen.
  • Fig. 2 (a) und Fig. 3 (a) zeigen die Ergebnisse bei Vorspannungsbedingungen mit VG = 0 und einer Drain-Spannung VD > 0. Wenn keine Spannung am Gate angelegt wird, dehnt sich eine Verarmungsschicht entsprechend der Summe eines Diffusionspotentials φbi und VD entlang des Schottky- Übergangs aus. Die Breite der Verarmungsschicht (Breite des Schottky-Übergangs) ist groß genug und das Potential ist gleichförmig zwischen Source und Drain verteilt. Es tritt daher keine Tunnelinjektion auf, abgesehen von einem geringen Leckstrom, der aufgrund der Sperrichtungseigenschaften einer Schottky-Diode fließt.
  • In Fig. 2 (b) und Fig. 3 (b) sind die Vorspannungsbedingungen gegen den Fall (a) abgewandelt, indem ein größeres positives Potential an VG als an VD angelegt wird, so daß VG > VD > 0. Durch das Potential VG wird das Verarmungsschichtband im n-Substrat direkt unterhalb des Gates gekrümmt, und eine Elektronensammelschicht bildet sich gleichförmig zwischen Source und Drain. Wie sich aus der Potentialverteilung offensichtlich ergibt, ist die Verarmungsschicht des Schottky-Übergangs zur Front der Source hin zusammengezogen, so daß Blektronen von der Source ins n-Substrat injiziert werden können und ein Tunnelstrom vom Drain zur Source fließen kann.
  • Fig. 2 (c) und Fig. 3 (c) zeigen Fälle, in denen VG und VD in etwa gleich sind. Wenn diese Potentiale in etwa gleich sind, wird das Potential im n-Substrat auf der Drain-Seite auf VD hochgezogen, so daß die Sammelschicht in der Nähe des Drains geringer wird. Da jedoch an der Source das Potential unabhängig von VD auf dem Source- Potential (0) festgehalten wird, bleibt in der Nähe der Source eine Elektronensammelschicht mit einer von VG abhängigen Dichte bestehen, so daß der Tunnelstrom hindurchfließen kann.
  • Fig. 2 (d) und Fig. 3 (d) zeigen einen Zustand, bei dem VD im Vergleich zu Fall (c) erhöht ist, so daß VD > VG > 0. Unter diesen Vorspannungsbedingungen entsteht eine p-leitende Inversionsschicht direkt unterhalb des Gates in der Nähe des Drains, so daß sich die Verarmungsschicht wieder bis zur Front des Drains ausdehnen kann. Wie jedoch die Potentialverteilung deutlich zeigt, ist die Potentialdifferenz VD - VG zwischen dem Sammelschicht-Ende und dem Drain-Ende verteilt. Für VD > VG liegt das Potential am Ende der Sammelschicht etwa bei VG fest, und der Tunnelstrom wird durch die Potentialdifferenz gesättigt, wenn VD größer wird als VG.
  • Mit dem oben beschriebenen Tunneltransistor nach Fig. 1 werden niedrigere Stromsättigungswerte erzielt als bei anderen vorbekannten MOSFETS, wie die VD-ID-Kennlinien in Fig. 4 zeigen.
  • Da wie Fig. 1 zeigt, TiSi&sub2;-Elemente 6 symmetrisch in Source und Drain teilweise vergraben unter der Gate- Elektrode 4 vorgesehen sind, können von der Source injizierte Ladungsträger (Elektronen) leicht das gut leitende TiSi&sub2;-Element 6 auf der Drain-Seite erreichen, indem sie nur die ausreichend schmale n&spplus;-Schicht 5 durchqueren. Da fast kein Kontaktwiderstand zwischen dem TiSi&sub2; 6 im Drain und der Elektrodenverdrahtungsschicht 9 besteht, ist der Kontaktwiderstand zwischen der Elektrodenverdrahtungsschicht 9 und der n&spplus;-Schicht 5 im wesentlichen durch den Kontaktwiderstand zwischen dem TiSi&sub2; 6 des Drains und der n&spplus;-Schicht 5 festgelegt, welcher aufgrund der großen Kontaktfläche zwischen diesen klein ist. Dadurch kann der parasitäre Widerstand zwischen Drain und Source verringert werden und infolgedessen der Drain-(Tunnel-)Strom erhöht werden. Da außerdem die TiSi&sub2;-Elemente 6 symmetrisch in Source und Drain vorgesehen sind, wird auch das Verfahren zur Herstellung wesentlich vereinfacht.
  • Um andererseits einen größeren Drain-Strom zu erreichen, muß ein Material für die Source verwendet werden, bei dem die Barrierehöhe fB des Schottky-Übergangs klein ist. In diesem Fall entsteht jedoch das Problem, daß auch der Leckstrom zunimmt. Fig. 5 zeigt Beziehungen zwischen Drain-Strom ID und fB bzw. zwischen Leckstrom I&sub1; und φB für eine Gate-Breite W = 15 um, Gate-Länge L = 0,5 um, Dicke der Gate-Oxidschicht Tox = 10 nm, und VG = VD = 5 V. Durch Verringern von fB kann ID erhöht werden. Der Leckstrom I&sub1; nimmt jedoch wegen der charakteristischen Eigenschaften der Schottky-Diode deutlich zu. Wie vorhin beschrieben, wird ein Drain-(Tunnel-)Strom in einen extrem kleinen Bereich injiziert, in dem die Sammelschicht und das Metallelement aufeinandertreffen. Daher ist für das Arbeitsprinzip die Unterseite des TiSi&sub2;6 auf der Source- Seite in Fig. 2 ein überflüssiger Bereich. Wenn der überflüssige Bereich entfernt würde, könnte der Leckstrom I&sub1; verringert werden, da dieser Leckstrom proportional zur Kontaktfläche des TiSi&sub2;6 der Source ist.
  • Ein anderes, auf der obigen Idee basierendes Beispiel wird in Fig. 6 betrachtet.
  • Fig. 6 zeigt einen Querschnitt durch einen n-leitenden Tunneltransistor, welcher umfaßt: ein p-leitendes Substrat 40; einen niedrigdotierten n-leitenden Trogbereich 41, eine Feld-Oxidschicht (SiO&sub2;)42, die einen aktiven Bereich definiert; eine Gate-Elektrode, bestehend aus einer Gate-Oxidschicht (SiO&sub2;)43 und Schichten aus n&spplus;-polykristallinem Silicium 44 bzw. Titansilicid (TiSi&sub2;)49; eine Dünnf ilm-Isolatorschicht (SiO&sub2;)47, die am seitlichen Rand des Gates gebildet ist, Titansilicid TiSi&sub2;-Elemente 48, die symmetrisch in Source und Drain im Trogbereich 41 geformt sind und von denen Bereiche teilweise überdeckt unter der Gate-Elektrode vergraben sind; eine hochdotierte n&spplus;-leitende Halbleiterschicht 45, die den Rand des drainseitigen TiSi&sub2;-Elements 48 umgebend ausgebildet ist; eine hochdotierte p&spplus;-leitende Halbleiterschicht 46, die die Unterseite des sourceseitigen TiSi&sub2;-Elements 48 umgebend ausgebildet ist; eine Isolatorschicht (BPSG/SiO&sub2;)50; und eine Elektrodenverdrahtungsschicht 51 zum Erstrecken einer Verbindung von Source/Drain oder Gate nach außen. Da bei diesem Transistor die Unterseite des sourceseitigen TiSi&sub2;-Elements 48 von der hochdotierten p&spplus;-leitenden Halbleiterschicht 46 umgeben ist, bildet der Unterseitenbereich der Source einen pn-Übergang anstelle eines Schottky-Übergangs zum n-Trogbereich 41. Da der pn-Übergang ein Element mit einer kleinen Anzahl Ladungsträger ist, kann er den Leckstrom um mehrere Größenordnungen im Vergleich zum Schottky-Übergang verringern. Dadurch wird ein Effekt äquivalent dem Entfernen des unteren Bereichs des sourceseitigen TiSi&sub2;-Elements 48 erzielt, so daß Materialien mit kleinerem φB als Source-Blektrode verwendet werden können und der Leckstrom dennoch minimiert werden kann.
  • Wenn aus mehreren auf demselben Substrat ausgebildeten derartigen Transistoren eine Schaltung gebildet wird, kann deren Schaltgeschwindigkeit durch in deren Drains induzierte parasitäre Kapazitäten verringert sein. Zum Beispiel da der Drain in Fig. 6 dasselbe Potential wie der n-Trogbereich 41 hat, wird er von einer großen parasitären Kapazität beeinflußt, die zwischen dem n-Trogbereich 41 und dem p-leitenden Substrat 40 induziert wird und die Schaltgeschwindigkeit verringert.
  • Fig. 8 zeigt einen n-leitenden Tunneltransistor vom SOI- Typ, mit dem die obigen Probleme gelöst werden. Er umfaßt in Kombination: eine n-leitende Einkristall-Siliciumschicht 101, die auf der Oberfläche eines SiO&sub2;-Substrats 100 gebildet ist; eine Feldoxidschicht (SiO&sub2;)102, die einen aktiven Bereich definiert; eine Gate-Elektrode bestehend aus einer Gate-Oxidschicht (SiO&sub2;)103 und Schichten aus n&spplus;-polykristallinem Silicium 104 bzw. Titansilicid (TiSi&sub2;)108; eine Isolatordünnschicht (SiO&sub2;)106, die an dem seitlichen Rand des Gates gebildet ist; Titansilicid(TiSi&sub2;)-Elemente 107, die symmetrisch an Source und Gate im n-leitenden Siliciumfilm 101 ausgebildet und teilweise unter der Gate-Elektrode vergraben sind und deren Unterseiten in Kontakt mit dem SiO&sub2;-Substrat 100 sind; eine hochdotierte n&spplus;-leitende Halbleiterschicht 105, die zwischen dem drainseitigen TiSi&sub2;-Element 107 und der n-leitenden Siliciumschicht 101 ausgebildet ist; eine Isolatorschicht (BPSG/SiO&sub2;)109 und eine Elektrodenverdrahtungsschicht 110 zum Erstrecken von Verbindungen von Source/Drain oder Gate nach außen. Da zumindest die Unterseiten der TiSi&sub2;-Elemente 107 an Source und Drain in direktem Kontakt mit dem SiO&sub2;-Substrat 100 sind, ist die parasitäre Kapazität im Drain vernachlässigbar klein. Die parasitäre Kapazität an der Source ist in gleicher Weise verringert. Da außerdem der Unterabschnitt des sourceseitigen TiSi&sub2;-Elements 107 keinen Schottky-Übergang bildet, ist der Leckstrom wesentlich verringert. Dadurch kann die Schaltgeschwindigkeit einer Schaltung weiter erhöht werden. Da außerdem bei dem oben beschriebenen Transistor der n-leitende Siliciumfilm 101 dasselbe Potential wie der Drain hat, treten keine Kink-Effekte oder ähnliche Probleme auf, die bei vorbekannten SOI-MOSFETS aufgrund des Schwebens ihres Trogpotentials beobachtet wurden. Es ist bevorzugt, daß die n&spplus;-Schicht an ihrer Oberfläche eine Konzentration von ca. 10²&sup0; pro cm³ hat und die p&spplus;- Schicht eine etwa 10 mal stärkere Dotierungskonzentration als das Substrat von etwa 10²&sup0; pro cm³ hat.
  • Fig. 7 zeigt Querschnitte durch einen n-leitenden Tunneltransistor ähnlich dem aus Fig. 1 in den Schritten seiner Fertigung. Ein n-Trogbereich 21 mit einer Konzentration von ca. 10¹&sup6; pro cm³ wird in einem vorgeschriebenen Bereich auf einem p-leitenden Siliciumsubstrat 20 durch Hineindiffundieren von Phosphor(P)-Atomen gebildet. Mit Bezug auf Fig. 7-A wird eine Feldoxidschicht (SiO&sub2;)22 um den n-Trogbereich 21 herum durch selektive Oxidationstechnik gebildet, dann wird eine Gate-Oxidschicht 23 aus SiO&sub2; mit 8 nm Dicke auf der Oberfläche des n-Trogbereichs gebildet. Als nächstes wird eine Gate-Elektrode 24 durch Abscheiden von n&spplus;-polykristallinem Silicium auf der gesamten Oberfläche durch CVD-Technik gebildet, gefolgt von Photoätztechniken, um dieses in die gewünschte Form zu bringen. Dann werden bezogen auf Fig. 7-B nach Maskieren mit einem Photoresist Arsen(As)-Ionen mit 20 KeV und 5 x 10¹&sup5; pro cm² in den Drain-Bereich eingeschossen, dann wird 20 Minuten lang eine Wärmebehandlung bei 900 ºC durchgeführt, um eine n&spplus;-Diffusionsschicht 25 zu bilden. Anschließend wird mit Bezug auf Fig. 7-C ein SiO&sub2;-Film auf der gesamten Oberfläche durch CVD-Technik abgeschieden, dieser wird dann mit Reaktivionenätztechniken (RIE) abgeätzt, um einen dünnen SiO&sub2;-Film 26 an der Seitenwand der Gate-Elektrode 24 zu bilden und gleichzeitig die Oberflächen von Source/Drain und Gate-Elektrode freizulegen. Anschließend wird, bezogen auf Fig. 7-D ein Molybdänfilm durch Zerstäuben auf der gesamten Oberfläche mit einer Dicke von 50 nm abgeschieden, dann wird durch Tempern mit einer Lampe 20 Sekunden lang eine Wärmebehandlung bei 600 ºC durchgeführt, um MoSi&sub2;-Bereiche 27, 28 ausschließlich auf den freigelegten Siliciumoberflächen zu bilden. Nichtumgesetztes Mo wird mit Salpetersäure entfernt. Dann wird mit Bezug auf Fig. 7-E nach Abscheiden einer zweilagigen Isolierschicht 29 aus BPSG/SiO&sub2; mit CVD-Techniken ein Kontaktdurchgangsloch 30, das die MoSi&sub2;-Schichten an Source, Drain und Gate erreicht, durch Photoätztechniken gebildet. Schließlich wird nach Abscheiden einer Al.Si-Schicht auf der gesamten Oberfläche mit einer Dicke von 500 nm durch Zerstäuben diese Al.Si- Schicht durch Photoätztechniken in die gewünschte Form gebracht, um eine Elektrodenverdrahtungsschicht 31 zu bilden und so den n-leitenden Tunneltransistor fertigzustellen.
  • Mit diesem beispielhaften Transistor kann ein erhöhter Drain-(Tunnel-)Strom erzielt werden, da, wie im Hinblick auf Fig. 1 erläutert, die parasitäre Kapazität zwischen Source und Drain ausreichend verringert worden ist.
  • Fig. 9 zeigt einen Querschnitt durch einen n-leitenden Tunneltransistor nach einer Ausgestaltung der vorliegenden Erfindung, bei dem der Leckstrom auf eine ähnliche Weise wie in Fig. 6 kontrolliert wird. Die Ausgestaltung umfaßt: ein p-leitendes Substrat 60; einen niedrigdotierten n-leitenden Trogbereich 61; eine Feldoxidschicht (SiO&sub2;) 62, die einen aktiven Bereich definiert; eine dreilagige Gate-Elektrode aus einer Gate-Oxidschicht (SiO&sub2;)63 und Schichten aus n&spplus;-polykristallinem Silicium 44 bzw. Vanadiumsilicid (VSi&sub2;) 69; eine Dünnfilmisolatorschicht (SiO&sub2;) 67, die am seitlichen Rand des Gates gebildet ist; symmetrisch in Source und Drain im Trogbereich 61 gebildete VSi&sub2;-Elemente 68, 68', die von der Gate-Elektrode teilweise überdeckt werden, eine hochdotierte n&spplus;-leitende Halbleiterschicht 65, die das drainseitige VSi&sub2;-Element 68' umgibt; eine niedrigdotierte p-leitende Halbleiterschicht 66, die Boden und Seite des sourceseitigen VSi&sub2;- Elements 68 umgibt; eine Isolatorschicht (BPSG/SiO&sub2;)70; und eine Elektrodenverdrahtungsschicht 71, 71' zum Erstrecken der Anschlüsse von Source/Drain und Gate nach außen. Bei diesem beispielhaften Transistor sind Bodenund Seitenfläche des sourceseitigen VSi&sub2;-Elements 68 von der niedrigdotierten p-leitenden Halbleiterschicht 66 umgeben. Indem die Dotierungskonzentration der p-leitenden Halbleiterschicht 66 geeignet gewählt wird, so daß nur der Leckstrom in Sperrichtung verringert wird, ohne die Durchlaßeigenschaften (VF) des Schottky-Übergangs zu ändern, kann der Leckstrom deutlich verringert werden, ohne den Tunnelstrom zu senken.
  • Fig. 10 zeigt einen Querschnitt durch ein Beispiel für einen n-leitenden Tunneltransistor, bei dem der Leckstrom in ähnlicher Weise wie in Fig. 6 unterdrückt wird. Er umfaßt: ein p-leitendes Substrat 80; einen niedrigdotierten n-leitenden Trogbereich 81; ein Element 83 mit schmaler Bandlücke, bestehend aus Si0,55Ge0,45, das an der Oberfläche des n-leitenden Trogbereichs 81 gebildet ist; eine Feldoxidschicht (SiO&sub2;) 82, die einen aktiven Bereich definiert; eine dreilagige Gate-Elektrode, die aus einer Gate-Oxidschicht (SiO&sub2;) 84 und Schichten aus, n&spplus;-polykristallinem Silicium 85 bzw. Platinsilicid (PtSi) 89 besteht; eine Dünnfilmisolatorschicht (SiO&sub2;) 87, die am seitlichen Rand des Gates gebildet ist; PtSi-Elemente 88, die symmetrisch in Source und Drain im Trogbereich 81 ausgebildet sind und teilweise mit der Gate-Elektrode darauf überlappen; eine hochdotierte n&spplus;-leitende Halbleiterschicht 86, die die Peripherie des drainseitigen PtSi- Elements 88 umgibt; eine Isolatorschicht (BPSG/SiO&sub2;)90; und eine Elektrodenverdrahtungsschicht 91 zum Erstrecken der Anschlüsse von Source/Drain und Gate nach außen. Dieser Transistor ist mit einem Element 83 mit schmaler Bandlücke an der Oberfläche des n-leitenden Trogbereichs 81 versehen. Die Bandlücke Eg dieses Si0,55Ge0,45-Elements ist mit ca. 0,8 eV um etwa 0,3 eV kleiner als die von Si. Aus diesem Grund beträgt φB an einem Schottky-Übergang zwischen dem PtSi-Element der Source und dem Si0,55Ge0,45- Element ca. 0,55 eV und damit etwa 0,3 eV weniger als φB= 0,85 eV am Schottky-Übergang zwischen diesem und dem unteren Abschnitt der Source. Da φB nur in dem Bereich der Source verringert ist, durch den der Tunnelstrom injiziert wird, wird nur der Drain-Strom erhöht und der Leckstrom auf ein Minimum reduziert.
  • Die oben beschriebene Ausgestaltung betrifft n-leitende Tunneltransistoren. Ein p-leitender Tunneltransistor kann jedoch bequem erhalten werden, indem z.B. in Fig. 6 der Leitfähigkeitstyp von Substrat 40, Druckbereich 41, hochdotierter Halbleiterschicht 45 und hochdotierter Halbleiterschicht 46 jeweils umgekehrt wird. Wenn sowohl n- leitende als auch p-leitende Transistoren auf demselben Substrat integriert werden und ein großer Drain-Strom für beide erforderlich ist, ist es vorteilhaft, für den Schottky-Übergang ein Material zu verwenden, dessen Bandlücke (ca. 0,55 eV) etwa halb so groß ist wie die Bandlücke φB von Silicium. Im Hinblick darauf ist die Verwendung von MoSi&sub2;, VSi&sub2;, V, TiSi&sub2; oder dergleichen bevorzugt. Außerdem kann der gleiche Effekt, der mit dem SOI- Tunneltransistor in Fig. 8 erreicht wird, auch erreicht werden, indem das SiO&sub2;-Substrat durch ein p-leitendes Halbleitersubstrat ersetzt wird.
  • Fig. 11 zeigt einen Querschnitt durch die oben erwähnten n-leitenden und p-leitenden Tunneltransistoren, die, auf demselben Substrat integriert, eine Wechselrichterschaltung bilden, sowie deren Äquivalentschaltkreis. Diese Ausgestaltung umfaßt in Kombination: eine n-leitende Einkristallsiliciumschicht 201 und eine p-leitende Einkristallschicht 202, die jeweils auf der Oberfläche eines SiO&sub2;-Substrats 200 gebildet sind; eine Feldoxidschicht (SiO&sub2;)203, die aktive Bereiche definiert und zwischen n- und p-leitenden Elementen angeordnet ist, um diese zu isolieren; eine Gate-Oxidschicht (SiO&sub2;)204; eine Gate- Elektrode 205; MoSi&sub2;-Schichten 208, die symmetrisch an Source und Drain in den n- bzw. p-leitenden Siliciumschichten 201 und 202 ausgebildet und teilweise von der Gate-Elektrode überdeckt sind, und deren Unterseiten jeweils in Kontakt mit dem SiO&sub2;-Substrat 200 sind; eine hochdotierte n&spplus;-leitende Halbleiterschicht 206 und eine hochdotierte p&spplus;-leitende Halbleiterschicht 207, wobei erstere zwischen der drainseitigen MoSi&sub2;-Schicht 208 und der Siliciumschicht 201 angebracht ist und letztere zwischen der drainseitigen MoSi&sub2;-Schicht 208 und der Siliciumschicht 202 angebracht ist; eine Isolatorschicht (BPSG/SiO&sub2;) 209; und eine Elektrodenverdrahtungsschicht 210 zum Erstrecken der Anschlüsse von Source/Drain bzw. Gate eines jeden Elements nach außen. Diese Wechselrichterschaltung arbeitet ähnlich wie ein CMOS-Inverter mit bekannten MOSFETS, bei dem eine Source-Spannung Vcc an die Source des p-leitenden Transistors und eine Eingangsspannung Vin an das gemeinsame Gate angelegt werden und eine Ausgangsspannung Vout erhalten wird. Die Tunneltransistoren dieser Vorrichtung haben eine geringe Stromsättigung durch die Drain-Spannung, so daß ein großer Drain-Strom fließen kann, und sie können mit extrem hohen Geschwindigkeiten schalten, da die an den einzelnen Elementen zwischen Source und Drain induzierte parasitäre Kapazität klein genug ist.
  • Da wie oben beschrieben der erf indungsgemäße Transistor in derselben Schaltungskonfiguration eingesetzt werden kann wie vorbekannte MOSFETS, kann er bei verschiedenen Arten von CMOS-Logikschaltungen, BiCMOS-Logikschaltungen und Speicherschaltungen in Kombination mit Bipolartransistoren eingesetzt werden.
  • Wie in den obigen Ausgestaltungen beschrieben, kann nach der vorliegenden Erfindung ein Bauelement mit kleinem Leckstrom hergestellt werden, auch wenn die Submikrontechnologien weiter entwickelt werden und die Gate-Länge auf weniger als 0,2 um oder gar weniger als 0,1 um verringert wird.
  • Der Leckstrom ist bei diesem beispielhaften Bauelement gegeben durch die folgende Gleichung (1).
  • I&sub1; = SA*T²exp(-qφB/kT) ...(1),
  • wobei S die Fläche des Schottky-Übergangs,
  • A* die Richardson-Konstante (258,9 Acm&supmin;²K&supmin;²),
  • T die absolute Temperatur (K),
  • q die Elektronenladung (1,62 x 10&supmin;¹&sup9; Coulomb),
  • k die Boltzmann'sche Konstante (1,38 x 10&supmin;²³ Joule/K) und
  • φB die Barrierehöhe des Schottky-Übergangs (ev) bezeichnen.
  • Wenn mit Bezug auf Fig. 1 die Gate-Breite als W, der Abstand vom Gate zum LOCOS-Bereich (isolierter Bereich des Bauelements) als l und die Dicke der Silicidschicht als t bezeichnet werden, kann die Fläche S des Schottky- Übergangs ausgedrückt werden als Summe von Bodenfläche (W . l) und Seitenfläche (W . t), d.h. S = W . l + W . t. Bei einsatzfähigen Bauelementen mit W = 15 um, t = 0,05 um beträgt l ca. 0,8 um bei einer Gate-Länge von 0,2 um oder 0,1 um bei einer Gate-Länge von ca. 0,6 um. Die jeweiligen Bauelemente weisen folgende Leckströme auf.
  • 1) Die Struktur aus Fig. 1 bei einer Gate-Länge von 0,2 um:
  • I&sub1; = 1,78 x 10&supmin;&sup9; (A), und bei einer Gate-Länge von 0,1 um:
  • I&sub1; = 1,36 x 10&supmin;&sup9; (A).
  • 2) Die Strukturen aus Fig. 6 und 8, unabhängig von der Gate-Länge:
  • I&sub1; = 1,05 x 10&supmin;¹&sup0; (A).
  • 3) Die Struktur aus Fig. 10 mit einer Dicke der SiGe- Schicht von 0,05 um, unabhängig von der Gate-Länge: I&sub1; = 1,05 x 10&supmin;¹&sup0; (A).
  • Es wurden oben Beispiele und eine Ausgestaltung beschrieben, bei denen diverse Materialien mit unterschiedlichen φB verwendet wurden. Um die Leckströme auf gleicher Grundlage zu vergleichen, wurde hier MoSi&sub2; (φB = 0,55 eV) als Referenz verwendet, mit Ausnahme des Falls der Fig. 10, bei der die Verwendung einer höheren Barriere des Schottky-Übergangs beabsichtigt ist, bei dem also zum Vergleich PtSi (φB = 0,85 eV) verwendet wird.
  • Wie sich aus den obigen Vergleichen ergibt, können in den Fällen der Fig. 6, 8 und 10 die Leckströme auf ca. ein Zehntel des Werts der Struktur aus Fig. 1 verringert werden. Alle diese Ergebnisse folgten aus der Beseitigung der Bodenflächen (W . l) an den Schottky-Übergängen. In den Fällen der Fig. 6, 8 und 10 hängen die Leckströme nämlich ausschließlich von der Dicke der Metall- oder Metallverbindungselektroden ab.
  • Durch die vorliegende Erfindung wird eine vorteilhafte Struktur für Halbleiterbauelemente geschaffen, die für die Integration mit erhöhter Dichte geeignet sind.
  • Ferner wird durch die vorliegende Erfindung ein Halbleiterbauelement mit erhöhten Schaltgeschwindigkeiten erhalten.

Claims (1)

  1. Tunnelhalbleiterbauelement, welches umfaßt:
    eine erste Halbleiterschicht (61) mit einem ersten Leitfähigkeitstypus, eine zweite Halbleiterschicht (65) mit dem ersten Leitfähigkeitstypus, die an die erste Halbleiterschicht (61) angrenzt und eine höhere Dotierungskonzentration als die erste Halbleiterschicht (61) besitzt, eine dritte Halbleiterschicht (66) mit einem zweiten Leitfähigkeitstypus und einer niedrigen Dotierungskonzentration, einem Drain-Bereich (68'), der an die zweite Halbleiterschicht (65) angrenzt, einem Source-Bereich (68), der an die erste Halbleiterschicht (61) angrenzt, einer Source-Elektrode (71), die auf dem Source-Bereich (68) vorgesehen ist, einer Drain-Elektrode (71'), die auf dem Drain-Bereich (68') vorgesehen ist, und einer Steuerelektrode (64, 69), die oberhalb eines Isolierfilms (63) vorgesehen und auf dem Drain- Bereich (68'), dem Source-Bereich (68) und der dazwischenliegenden ersten Halbleiterschicht (61) angeordnet ist, der Source-Bereich (68) und der Drain-Bereich (68') aus Metall oder einer Metallverbindung hergestellt sind und daß die dritte Halbleiterschicht (66) auf der gesamten Oberfläche zwischen der ersten Halbleiterschicht (61) und dem Source-Bereich (68) gebildet ist und einen Schottky- Übergang in bezug auf den Source-Bereich (68) bildet.
DE69108631T 1990-08-03 1991-08-01 Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren. Expired - Fee Related DE69108631T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2205005A JP3039967B2 (ja) 1990-08-03 1990-08-03 半導体装置

Publications (2)

Publication Number Publication Date
DE69108631D1 DE69108631D1 (de) 1995-05-11
DE69108631T2 true DE69108631T2 (de) 1996-01-04

Family

ID=16499877

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69108631T Expired - Fee Related DE69108631T2 (de) 1990-08-03 1991-08-01 Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren.

Country Status (5)

Country Link
US (1) US5177568A (de)
EP (1) EP0469611B1 (de)
JP (1) JP3039967B2 (de)
KR (1) KR100189691B1 (de)
DE (1) DE69108631T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2657588B2 (ja) * 1991-01-11 1997-09-24 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH0637302A (ja) * 1992-07-14 1994-02-10 Mitsuteru Kimura トンネルトランジスタ
EP0601823B1 (de) * 1992-12-09 2000-10-11 Compaq Computer Corporation Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
US5760449A (en) * 1994-05-31 1998-06-02 Welch; James D. Regenerative switching CMOS system
US6091128A (en) * 1994-05-31 2000-07-18 Welch; James D. Semiconductor systems utilizing materials that form rectifying junctions in both N and P-type doping regions, whether metallurgically or field induced, and methods of use
US20040004262A1 (en) * 1994-05-31 2004-01-08 Welch James D. Semiconductor devices in compensated semiconductor
US6268636B1 (en) 1994-05-31 2001-07-31 James D. Welch Operation and biasing for single device equivalent to CMOS
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US6624493B1 (en) 1994-05-31 2003-09-23 James D. Welch Biasing, operation and parasitic current limitation in single device equivalent to CMOS, and other semiconductor systems
RU2130668C1 (ru) * 1994-09-30 1999-05-20 Акционерное общество закрытого типа "VL" Полевой транзистор типа металл - диэлектрик-полупроводник
JP2787908B2 (ja) * 1995-12-25 1998-08-20 日本電気株式会社 半導体装置の製造方法
DE19614010C2 (de) * 1996-04-09 2002-09-19 Infineon Technologies Ag Halbleiterbauelement mit einstellbarer, auf einem tunnelstromgesteuerten Lawinendurchbruch basierender Stromverstärkung und Verfahren zu dessen Herstellung
WO1998027597A1 (en) * 1996-12-19 1998-06-25 Honeywell Inc. Mos device having a body to source contact feature for use on soi substrates
US6060385A (en) * 1997-02-14 2000-05-09 Micro Technology, Inc. Method of making an interconnect structure
JP4213776B2 (ja) * 1997-11-28 2009-01-21 光照 木村 Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路
JP2001036080A (ja) 1999-07-26 2001-02-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2805395B1 (fr) * 2000-02-23 2002-05-10 Centre Nat Rech Scient Transistor mos pour circuits a haute densite d'integration
RU2002115829A (ru) * 2002-06-17 2004-03-10 Саито ТАКЕШИ (JP) Полевой транзистор
KR20040025070A (ko) * 2002-09-18 2004-03-24 아남반도체 주식회사 Ｓｏｉ 모스 트랜지스터 구조 및 그 제조 방법
US20060091490A1 (en) * 2004-11-03 2006-05-04 Hung-Wei Chen Self-aligned gated p-i-n diode for ultra-fast switching
US20060125041A1 (en) * 2004-12-14 2006-06-15 Electronics And Telecommunications Research Institute Transistor using impact ionization and method of manufacturing the same
KR100613346B1 (ko) * 2004-12-15 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8466505B2 (en) * 2005-03-10 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-level flash memory cell capable of fast programming
US7329937B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Asymmetric field effect transistors (FETs)
US7608898B2 (en) * 2006-10-31 2009-10-27 Freescale Semiconductor, Inc. One transistor DRAM cell structure
JP4960125B2 (ja) * 2007-03-22 2012-06-27 株式会社東芝 半導体装置およびその製造方法
JP5233174B2 (ja) * 2007-06-08 2013-07-10 サンケン電気株式会社 半導体装置
EP2239781A1 (de) * 2009-04-06 2010-10-13 University College Cork-National University of Ireland, Cork Transistor mit variabler Tunnelbarriere
CN101807602A (zh) * 2010-03-25 2010-08-18 复旦大学 一种不对称型源漏场效应晶体管及其制备方法
JP5740643B2 (ja) * 2010-09-22 2015-06-24 国立研究開発法人産業技術総合研究所 電界効果トランジスタ
CN102074583B (zh) * 2010-11-25 2012-03-07 北京大学 一种低功耗复合源结构mos晶体管及其制备方法
US8610233B2 (en) * 2011-03-16 2013-12-17 International Business Machines Corporation Hybrid MOSFET structure having drain side schottky junction
JP5717706B2 (ja) * 2012-09-27 2015-05-13 株式会社東芝 半導体装置及びその製造方法
WO2014064737A1 (ja) * 2012-10-25 2014-05-01 国立大学法人東北大学 Accumulation型ＭＯＳＦＥＴ
US10361193B2 (en) 2014-03-11 2019-07-23 National Institute Of Advanced Industrial Science And Technology Integrated circuit composed of tunnel field-effect transistors and method for manufacturing same
US9985611B2 (en) 2015-10-23 2018-05-29 Intel Corporation Tunnel field-effect transistor (TFET) based high-density and low-power sequential
US9966141B2 (en) * 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN109427388B (zh) * 2017-09-04 2020-09-25 华为技术有限公司 一种存储单元和静态随机存储器
KR102449320B1 (ko) * 2017-09-29 2022-09-29 엘지디스플레이 주식회사 초고해상도용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN113053742B (zh) * 2021-03-12 2024-06-11 浙江集迈科微电子有限公司 GaN器件及制备方法
JP2024074160A (ja) * 2022-11-18 2024-05-30 株式会社NSCore 半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5676574A (en) * 1979-11-26 1981-06-24 Semiconductor Res Found Schottky injection electrode type semiconductor device
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
JPS62274775A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体装置
US5061981A (en) * 1987-05-22 1991-10-29 Hall John H Double diffused CMOS with Schottky to drain contacts
JPH027571A (ja) * 1988-06-27 1990-01-11 Nissan Motor Co Ltd 半導体装置
JPH02188967A (ja) * 1989-01-18 1990-07-25 Nissan Motor Co Ltd 半導体装置
US5026657A (en) * 1990-03-12 1991-06-25 Micron Technology, Inc. Split-polysilicon CMOS DRAM process incorporating self-aligned silicidation of the cell plate, transistor gates, and N+ regions

Also Published As

Publication number Publication date
US5177568A (en) 1993-01-05
EP0469611A1 (de) 1992-02-05
DE69108631D1 (de) 1995-05-11
EP0469611B1 (de) 1995-04-05
JP3039967B2 (ja) 2000-05-08
JPH0491480A (ja) 1992-03-24
KR100189691B1 (ko) 1999-06-01
KR920005345A (ko) 1992-03-28

Similar Documents

Publication Publication Date Title
DE69108631T2 (de) Tunnelinjektions-Halbleiterbauelement und dessen Herstellungsverfahren.
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
EP0118709B1 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE69118242T2 (de) Halbleiteranordnung mit einem Hochspannungs-MOS-Transistor mit einem abgeschirmten Überkreuzungspfad für einen Hochspannungsverbindungsbus
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69130030T2 (de) N-Kanal-Klemmelement für einen ESD-Schutz bei der Herstellung eines selbstjustierenden, mit einem Silicid versehenen CMOS
DE69129617T2 (de) Integrierte Schaltungsanordnung, insbesondere geeignet für Hochspannungsanwendungen
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE102009030086A1 (de) Feldeffekteinrichtung und Verfahren zum Herstellen derselben
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2718779A1 (de) Mis-halbleiter-bauelement und verfahren zu dessen herstellung
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE102015106185B4 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
DE69231832T2 (de) Halbleiteranordnung ausgerüstet mit einem Hochspannungs-MISFET
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE3214893A1 (de) Halbleiteranordnung
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE69026675T2 (de) MIS-Kapazitätselement
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE4121051A1 (de) Halbleiteranordnung und verfahren zur herstellung
DE2316208A1 (de) Integrierte mos-schaltung hohen feldspannungsschwellwerts und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee