DE3214893A1

DE3214893A1 - Halbleiteranordnung

Info

Publication number: DE3214893A1
Application number: DE19823214893
Authority: DE
Inventors: Bernard Pierre 14650 Carpiquet Roger; Bernard 14000 Caen Vertongen
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1981-04-29
Filing date: 1982-04-22
Publication date: 1982-11-18
Also published as: GB2097585A; JPH0230588B2; FR2505102B1; GB2097585B; JPS57183067A; US4547791A; FR2505102A1

Description

PHP 81.5^1 .3. 10-2-1982

"Halbleiteranordnung".

Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einer monolithischen integrierten Darlingtonschaltung mit einem ersten Transistor (dem Eingangstransistor), der durch einen verfcikaleri Anrc Lcherungsf elrief f'ek t trans is tor mit iso Lier 1 or Steuerelektrode vom V-MOST-Type gebildet wird, und einem ^ zweiten vertikalen bipolaren Leistungstransistor (dem Ausgangstransistor) .

Die Erfindung hat insbesondere, aber nicht aus— schliesslich zur Aufgabe, Leistungsverstärker mit einer kurzen Schaltzeit herzustellen, die insbesondere für die Zeilenabtastung von Bildwiedergabevorrichtungen verwendet werden können.

Für derartige Anwendungen könnte gegebenenfalls ein MOS—Leistungstransistor benutzt werden. Ein MOS-Lei—

stungstransistor weist nämlich einerseits den Vorteil auf, dass er schneller als ein Bipolartransistor mit einer gleichwertigen Leistung ist; andererseits erfordert die Steuerung dieser Transistor wenig Energie, was eine direkte <*""·>· 20 Kopplung in der Sperrichtung mit einer integrierten Schaltung ermöglicht. Xn Falle von Schaltelementen, die bei einer massigen Spannung und einer hohen Spannung betrieben werden können, führt jedoch die Erhaltung einer niedrigen Sättigungsspannung (oder auch eines niedrigen Reihenwieder-Standes, R_ow) zu einem hohen Siliciumverbrauch wegen, des benötigten Raumes für das Kanalgebiet auf dem Kristall.

Bei gleicher Leistung erfordert die bekannte durch zwei Bipolartransistoren gebildete Darlingtonschaltung viel weniger Halbleitermaterial, während sie sich leichter her— stellen lässt. Die Sättigungsspannung dieser Schaltung ist niedrig. Dagegen erfordert die Steuerung dieser bekannten Anordnung eine nicht vernachlässigbare Menge Energie und ihre Schaltleistungen sind niedriger als die eines Mos—

PHF 8ΐν5^+1 ? 10-2-1982

Transistors.

Mit der bekannten Hybridkombination eines MOS— Eingangstransistors und eines bipolaren Ausgangstransistors ist es möglich, eine verbesserte Darlingtonschaltung zu erhalten. Bei Abmessungen gleich denen einer Bipolar-Bipolar-Darlingtonschaltung, also bei einem praktisch gleichen Materialverbrauch, erfordert diese MOS-Bipolarschaltung nämlich sehr wenig Eingangsenergie, wodurch sie direkt mit einer integrierten Steuerschaltung gekoppelt werden kann; die Sättigungsspannung dieser Schaltung ist ausserdem niedrig. Dabei ergibt sich jedoch nach wie vor das Problem der Schaltzeit, die durch das Vorhandensein des bipolaren Ausgangstransistors für die beabsichtigten Anwendungen zu lang ist.

Eine Halbleiteranordnung eingangs beschriebener Art ist aus der französischen Patentanmeldung Nr. 2.457-566 bekannt. Bei dieser bekannten Anordnung wird die Basis-Emitter-Strecke des bipolaren Ausgangstransistors von einem Widerstand mit einem niedrigen Wert von etwa 1 ..Ti überbrückt. Die dadurch erhaltene erhöhte Schaltgeschwindigkeit ist befriedigend, weil durch den betreffenden Widerstand die während der vorhergehenden Leitungsperiode in der Basis des Ausgangstransistors gespeicherten Ladungen schnn.ll abf'lie.ssen können, .sobald der E Lngangstransistor gesperrt wird; auf diese Weise wird gefördert, dass der genannte Ausgangstransistor in die Ruhelage zurückkehrt. Durch diesen niedrigen Widerstand wird jedoch die Verstärkung des Ausgangstransistors erheblich herabgesetzt.

Die Erfindung hat u.a. zur Aufgabe, einen leicht integrierbaren Darlingtonverstärker zu schaffen, bei dem die den genannten bekannten Anordnungen anhaftenden Nachteile wenigstens grösstenteils vermieden werden und bei dem eine hohe Schaltgeschwindigkeit und eine hohe Verstärkung mit einer geringen Steuerenergie und einem geringen Materialverbrauch kombiniert sind.

Eine Halbleiteranordnung der eingangs beschriebenen Art Ist nach üu.r Erri.ndimft dadurch ,^-ekeTuizeiclme t, dass die Anordnung einen dritten Transistor enthält, der

PHF 81.5²H ^ 10-2-1982

5·

durch, einen lateralen Anreicherungsfeldeffekttransistor mit isolierter Steuerelektrode von zu dem ersten Transistor komplementären Typ gebildet wird und der zu dem Emitter-Basisübergang des zweiten Transistors parallelgeschaltet ist, wobei die Steuerelektroden des ersten und des dritten Transistors miteinander verbunden sind.

Der genannte dritte Transistor dient zur Verbesserung der Schaltgeschwindigkeit des Verstärkers. Während der Zeit, in der bei einer vorgegebenen Polarität der Eingangsspannung der erste Transistor und der zweite Transistor leitend sind, ist der dritte Transistor gesperrt und stört keineswegs die normale Wirkung des Verstärkers. Sobald die Polarität der Eingangsspannung umgekehrt wird, wird der dritte Transistor leitend und schliesst die Emitter—Basis—Strecke des zweiten Transistors kurz; die Ladungen, die noch in der Basis dieses zweiten Transistors gespeichert sind, können sofort über den dritten Transistor abfliessen, wodurch der Ausgangsstrom schnell abnimmt und der zweite Transistor in die Ruhelage zurückkehrt.

Die Schaltzeit eines Leistungsverstärkers nach der Erfindung gehört also zu den kürzesten Schaltzeiten, die mit gleichwertigen Leistungsanordnungen erhalten werden können. Bei einem Bipolar-Bipolar-Darlingtonverstärker und bei einem MOS-Bipolar-Darlingtonverstärker nach der Erfindung sind beispielsweise die Schaltzeiten unter praktisch gleichen Betriebsbedingungen 2 bis 3 /us bzw. 0,2 bis 0,25 /us; dies bedeutet für die zweite Anordnung eine Geschwindigkeit, die etwa zehnmal grosser als die der ersten Anordnung ist.

Andererseits ist ihre Verstärkung gross,, denn während der Leitungsperioden ist der Widerstand des dritten Transistors hoch und der Steuerstrom des zweiten Transistors kann nicht über den genannten dritten Transistor fliessen, wie es mit dem niederohmigen Widerstand der Fall ist, der nach der genannten französischen Patentanmeldung 2.457-566 verwendet wird.

Ausserdem ist die benötigte Steuerenergie gering; dagegen ist bei gleichen Leistungen, insbesondere in bezug

I'HK HI. ¹Vl I > KJ-,'2-1982

Ii 11 I* il I η (!itMi'liw I lid I /-··!< η I I , die TfIr d I ti (Court I. rule I. i mi no i vmmidige Siliciurnoberflache etwa gleich der Hälfte der für einen MOS-Transistor benötigten Oberfläche. Mit einer SiIiciumoberflache, die praktisch gleich der für einen integrierten Bipolardarlingtonverstärker benötigten Oberfläche ist, schafft der Verstärker nach der Erfindung durch seine geringe Steuerenergie die Möglichkeit einer direkten Kopp-Lung dieses Verstärkers mit einer integrierten Schaltung. Die WaIiI einer vertikalen V-MOST-Koni'iguration für den ersten Transistor und einer lateralen Konfiguration für den komplementären dritten Transistor vereinfacht die Integration dieser Transistoren im Halbleiterkörper beträchtlich.

Eine wichtige bevorzugte Ausführungsform der Erfindung, bei der die Integration auf verhältnismässig einfache und kompakte Weise verwirklicht werden kann, ist dadurch gekennzeichnet, dass der Halbleiterkörper ein Substratgebiet von einem ersten Leitungstyp enthält, auf dem nacheinander eine erste epitaktische Schicht vom zweiten entgegengesetzten Leittmgstyp und eine zweite epitaktische Schicht vom ersten Leitungstyp erzeugt sind, wobei das Substratgebiet die Drainzone des ersten Transistors und ■ die Kollektorzone des zweiten Transistors bildet, und wobei die erste epitaktische Schicht die Basiszone des zweiten Transistors bildet, während die Emitterzone des zweiten Transistors durch einen Teil der zweiten epitaktischen Schicht gebildet wird, der eine höher dotierte Oberflächenzone vom ersten Leitungstyp umgibt; dass die Basiszone des zweiten Transistors durch Verbindungszonen vom zweiten Leitungstyp mit der Oberfläche verbunden ist, wobei eine dieser Verbindungszonen eine an die Oberfläche grenzende Sourcezone vom ersten Leitungstyp des ersten Transistors umgibt, und wobei eine Nut die genannte Source-Zone und Verbindungszone durchschneidet und sich bis in das Substratgebiet erstreckt, während diese Nut mit einer Isolier-

schicht überzogen ist, auf der eine Steuerelektrode angebracht ist, und dass die Source- und die Drainzone des driLten Transistors durch eine erste bzw. eine zweite Ober— flächenzone vom zweiten Leitungstyp gebildet werden, von (Jenen sich die erste an eine Verbindungszone anschliosst.

32H893

PHF 81.5²H §" 9-2-19Ö2

Eine erste Abwandlung dieser bevorzugten Ausführungsforra ist dadurch, gekennzeichnet, dass der dritte Transistor in dem Teil der zweiten epitaktischen Schicht erzeugt ist, der die Emitterzone des zweiten Transistors g bildet, wobei die zweite genannte Oberflächenzone vom zweiten Leitungstyp an die genannte höher dotierte Oberflächenzone vom ersten Leitungstyp grenzt.

Diese Ausführungsform weist den Vorteil auf, dass infolge der Tatsache, dass der dritte Transistor innerhalb IQ des Emitters des zweiten Transistors liegt, die Integration desselben keine zusätzliche Oberfläche auf der Siliciumscheibe erfordert.

Eine zweite Abwandlung der genannten bevorzugten Ausführungsform ist dadurch gekennzeichnet, dass der dritte Transistor ausserhalb des Emittergebietes des zweiten Transistors erzeugt und von diesem durch eine Verbiixdungszone getrennt ist.

Bei der letzteren Ausführungsform hat die Integration des dritten Transistors eine Vergrösserung der Sili— ciumoberfläche in bezug auf die nur von dem ersten und dem zweiten Transistor beanspruchte Oberfläche zur Folge. Dagegen kann infolge der Tatsache, dass der dritte Transistor auf Abstand von dem Emitter des zweiten Transistors liegt, in gewissen Anwendungen das Auftreten elektrischer Streuerscheinungen vermieden werden.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 das elektrische Schaltbild einer Halbleiteranordnung mit einem Darlingtonverstärker nach derErfindung,

Fig. 2 schematisch einen Querschnitt längs der Linie II-II der Fig. k durch eine integrierte Halbleiteranordnung nach der Erfindung in einer ersten Ausführungsform,

J'ig, 3 oCiiümanoCii -i;:.on _taeraclmxtt dtirc^; jIuo zweite Ausführungsform der Halbleiteranordnung nach der Erfindung, und

Fig. k eine Draufsicht auf die Halbleiteranord-

S-

nach Fi^. 2.

Es sei bemerkt, dass die Fig. 2, 3 und 4 rein schematisch und nicht massstäblich gezeichnet sind. Insbesondere ist der Teil der Anordnung, der den dritten Transistor umfasst, verbreitet dargestellt. Ausserdem ist in der Draufsicht nach Fig. k der Verlauf der Emitter—Basis-Grenzlinie des Bipolartransistors an der Stelle, an der sich der dritte Transistor befindet, vereinfacht dargestellt (die interdigitalen mäanderförmigen Teile sind weggelassen) . Dies alles dient zur "Verdeutlichung der Zeichnung.

Die im Schaltbild nach Fig. 1 gezeigte Halbleiteranordnung enthält einen ersten Transistor T (den Eingangstransistor), der mit einem zweiten Transistor T_ (dem Ausgangstransistor) gekoppelt ist, wobei diese beiden Transistoren zusammen eine Schaltung bilden, die unter der Bezeichnung "Darlingtonverstärker" bekannt ist. Der erste Transistor T₁ ist ein Feldeffekttransistor mit isolierter Steuerelektrode vom Anreicherungstyp, im vorliegenden Bei— spiel ein n-Kanal-Transistor. Der zweite Transistor T ist ein bipolarer Leistungstransistor vom npn-Typ. Wie aus dieser Figur -ersichtlich ist, ist die Source-Elektrode des Transistors T₁ mit der Basis des Transistors T_, sind die Drain-Elektrode des Transistors T und der Kollektor des Transistors T- mit der positiven Speiseklemme und ist die Steuerelektrode des Transistors T mit der Eingangsklemme E verbunden, während der Emitter des Transistors T_ mit der Ausgangsklemme S des Verstärkers verbunden ist.

Nach der Erfindung ist ein weiterer Anreicherungs—Feldeffekttransistor oder dritter Transistor T_ mit isolierter Steuerelektrode vom zu dem Transistor T₁ komplementären Typ (hier also ein p-Kanaltransistor) direkt zu dem Emitter-Basis-Übergang des zweiten Transistors T₂ parallelgeschaltet, wobei die Steuerelektroden des genannten ersten und des genannten dritten Transistors T bzw. T„ miteinander verbunden sind.

In bezug auf das Schaltbild nach Fig. 1 und die folgenden Figuren bedeutet dies, dass die Drain—Elektrode

PHF 81.5^1 if 9-2-1982

des Transistors T„ sowohl mit der Basis des Transistors T_? als auch mit der Source-Elektrode des Transistors T verbunden ist, dass die Source-Elektrode des Transistors T mit dem Emitter des Transistors T_ verbunden ist und dass die Steuerelektroden der Transistoren T₁ und T„ beide mit der Eingangsklemme E verbunden sind.

Die Fig. 2 und h zeigen den Verstärker nach Fig. 1, der hier in einer Halbleiterstruktur vom Mesatyp ausgeführt ist.

Der Verstärker ist in einem Halbleiterkörper 1 angebracht, der ein Substratgebiet enthält, das im vorliegenden Beispiel aus zwei Teilen, und zwar einem hochdotierten Substrat 10 von einem ersten Leitungstyp (hier vom η-Typ) und einer darauf angebrachten epitaktischen Schicht 11, die ebenfalls den η-Typ aufweist, aber niedriger als das genannte Substrat 10 dotiert ist, besteht, während weiter eine erste epitaktische Schicht 12 vom p-Typ und eine zweite -epitaktische Schicht 13 vom n-Typ vorgesehen sind, die beide verhältnismässig niedrig dotiert sind.'

Die Schicht 12 ist mit; der Oberx'iäche IB mittels hoch dotierter p-leitender Verbindungszonen 121, 122 und 123 ν erbund en.

Die "hoch dotierten" Gebiete weisen im vorliegenden Beispiel eine Dotierungskonzentration von mehr als 10 Atomen/cm , vorzugsweise von mehr als 10 Atomen/cm , auf, während die "niedriger dotierten" Gebiete eine Dotie-

1 7 rungskonzentration aufweisen, die niedriger als 10 Atome /cm und vorzugsweise niedriger als· 10 Atome /cm ist.

In der Zone 122 sind V-förmige Nuten 14 vorgesehen, die sich von der Oberfläche 1B her durch die Schichten 13 und 12 hindurch bis in die Schicht 11 des Substratgebietes erstrecken.

Das Substratgebiet (1O, 1i) bildet die Drainzone des Transistors T und die Kollektorzone des Transistors T,,. In der Schicht 12 liefet die Basiszone ties Transistors T.,, woL>oi cii ti /-''MtKiJiIiLnIi Vn rh l.iidiiii/';^M^< >>i<<u IWi κ I »miimcJi I IIhh«

I¹UF K I.VH /( 9-2-1982

AO-

bilden; in der Schicht 12 (gleich wie in der Verbindungszone 122) wird auch der Kanal des Transistors T₁ entlang der Seitenkanten der Nuten 14 gebildet. Die Emitterzone des Transistors T₉ ist in dem zwischen den Zonen 121 und 122 liegenden Teil 130 der Schicht I3 erzeugt; in diesem Teil ist eine höher dotierte η-leitende Oberflächenzone 131 erzeugt, deren Dicke kleiner als die der Schicht 13 ist. Die Source-Zone des Transistors T wird durch ein Gebiet 16 gebildet, das von der Verbindungszone 122 umgeben ist und rings um die Nut 14 liegt; das Gebiet 16 ist η-leitend, ist hoch dotiert und weist praktisch die gleiche Dicke wie das Gebiet 131 auf.

Der Halbleiterkörper 1 ist an den Seitenkanten 30, die die Grenzen der Mesa-Struktur bilden, und über einen Teil der Oberfläche 1B, einschliesslich der Nuten 14, mit einer Isolierschicht 31 überzogen, durch die hindurch Kontaktfenster angebracht sind und auf der sich die Steuerelektrode 20 des Transistors T befindet. Auf der Unterseite 1A des Substrats ist eine Elektrodenschicht 21, die mit dem Kollektor des Transistors T- und der Drainelektro-

2 de des Transistors T in Kontakt steht, erzeugt, während auf der Oberfläche 1B mit Elektroden 22, 23 und 2k die Basis des Transistors T„, der Emitter des Transistors T„, die Source-Elektrode des Transistors T₁ und die Basis des Transistors T„ kontaktiert sind.

Nach der Erfindung ist im Halbleiterkörper 1 ein dritter Transistors T erzeugt, dessen Source- und Drainzonen durch eine erste und eine zweite Oberflächenzone (18 bzw. 17) vom zweiten (hier vom p-)Leitungstyp gebildet werden, von denen die erste (18) sich an eine Verbindungszone (hier die Zone 122) anschliesst.

Zwischen den beiden Oberflächenzonen 17 und 18 kann in einem Oberflächenstreifen I9 der epitaktischen Schicht 13 ein p-Kanal gebildet werden, wenn die Steuerelektrode 25 auf ein geeignetes Potential gebracht wird. Die Steuerelektrode 25 des lateralen Feldeffekttransistors T„ ist mit der Steuerelektrode 20 des VMOS-Transistors T verbunden, wie in Fig. k dargestellt ist.

32U893

κ * m

PHF 81.5^1 ¥ 9-2-1982

A4

Die Oberfläche und die Form des Streifens I9

und der Steuerelektrode 25 > wie in Fig. 4 dargestellt, sind nur beispielsweise gegeben. Es ist einleuchtend, dass die Anforderungen in bezug auf die elektrischen Eigenschaften, je nach den Bedingungen, zu verschiedenen Konfigurationen führen können.

In der Ausführungsform der Halbleiterstruktur nach den Fig. 2 und 4 liegt der dritte Transistor T in dem Teil 130 der zweiten epitaktischen Schicht I3, der die Emitterzone des zweiten Transistors T„ bildet, wobei die Zone 17 neben der höher dotierten Oberflächenzone I3I liegt, die von dem Gebiet I30 umgeben wird.

In einer anderen Ausführungsform der Halbleiterstruktur, die in Fig. 3 im Querschnitt dargestellt ist, liegt der dritte Transistor T in einem Teil 132 der zweiten epitaktischen Schicht 13» der sich in einiger Entfernung von dem Teil I3O befindet, der die Emitterzone des Transistors T_ bildet.

Die letztere Ausführungsform bringt die Erzeugung einer zusätzlichen Verbindungszone 124 mit sich, durch die die Schichtteile 13O und 132 wenigstens teilweise voneinander getrennt werden. Die Zone 18 schliesst sich dabei an die Verbindungszone 124 an, von der sie eine Fortsetzung bildet. Eine Elektrodenschicht 27 auf der Zone 17 muss mit der Elektrodenschicht 23 verbunden werden, um dio erforderliche elektrische Verbindung zwischen der Source-Eiektrod« 17 des Transistors T„ und der Emitterzone 130-13'I des Transistors T_ sicherzustellen.

Die Anordnung nach der Erfindung kann mit Hilfe bekannter Techniken hergestellt werden. Der an Hand der Fig. 2 und 4 beschriebene Verstärker kann z.B. hergestellt werden, ausgehend von einem η -leitenden Siliciumsubstrat mit einer Kristallorientatxon <s 100 *> , dessen Dotierungspegel einem spezifischen Widerstand von etwa 0,018.-1.cm entspricht und dessen Oberfläche etwa 4 mm χ 4 mm pro Anordnung beträgt. Das Vorfahren umfass I: dio folgend on Schritte:

PHF 81."5'M yf 9-2-1982

- epitaktisches AuΓdampfen der η-leitenden Unterschicht (Dicke 10 bis 14 pm,/'JT 3 bis 6 Π. cm) ;

- epitaktisches Aufdampfen der p-leitenden Schicht 12 (Dicke 14 bis 18 pm,/— k bis 7-λ. cm); - epitaktisches Aufdampfen der η-leitenden Schicht 13 (Dicke 5 bis 7 pm,.' ~ 3 bis 7-il.cm);

- örtliches Eindiffundieren der p-leitenden Verbindungszonen 121, 122, 123 (Dicke 6,5 bis 8 pm, Schichtwiederstand - 100 Λ) ;

- örtliches Aufdampfen des Gebietes 13I des Transistors T₉ und der Drain-Elektrode I6 des Transistors T (Dicke 2,5 bis 3 um> Schichtwiderstand d 2 JTL);

- örtliches Eindiffundieren der Source- und Drainzonen 17 und 18 des Transistors T ; p-Typ Diffusion (Dicke 2 bis 2,5 μηι, Schichtwiderstand — kO Λ ) ;

- Mesaätzen;

- Aufdampfen einer passivierenden Oxidschicht auf die ganze Oberfläche (θ,8 bis 1 um);

- das Anbringen von Nuten l'l bis in die Schicht 11 durch

anisotropes Atzen; die Nuten sind zueinander parallel und ihr gegenseitiger Abstand ist etwa 4θ pm;

- Entfernung des Oxids von der Oberfläche 1B an den Stellen der Nuten 14 und des Kanals 19 des Transistors T und Aufdampfen, wenigstens an diesen Stellen, einer "sauberen" Isolierschicht (mit einer Dicke von 0,1 bis 0,15 V-^m)

- das Anbringen der Aluminiumkontakte und der Steuerelektroden der Transistoren T und T .

Die Erfindung beschränkt sich nicht auf die beschriebenen Ausführungsbeispiele. So können insbesondere andere Halbleitermaterialien als Silicium, z.3. Germanium oder Galliumarsenid, verwendet werden. Auch können Isolierschichten aus einem anderen Material als Siliciumoxid Anwendung finden. ¥eiter können (gleichzeitig) alle Leitungstypen durch die entgegengesetzten Leitungstypen ersetzt werden, während, wie oben bereits bemerkt wurde, je nach den Bedingungen verschiedene Geometrien (Layouts) verwendet werden können.

Leerseite

Claims

PHF 81.5²H 10-2-1982

PATENTANSPRÜCHE

1J Halbleiteranordnung mit einem Halbleiterkörper mit einer monolithischen integrierten Darlingtonschaltung mit einem ersten Transistor (dem Eingangstransistor), der durch einen vertikalen Anreicherungs-Feldeffekttransistor mit isolierter Steuerelektrode vom V-MOST-Type gebildet wird, und einem zweiten vertikalen bipolaren Leistungstransistor (dem Ausgangstransistor), dadurch gekennzeichnet, dass die Anordnung einen dritten Transistor enthJi.lt, der durch einen lateralen Anreicherungs-Feldeffekttransistor mit isolierter Steuerelektrode von zu dem ersten Transistor komplementären Typ gebildet wird und der zu dem Emitter-Basis-Ubergang des zweiten Transistors parallelgeschaltet ist, wobei die Steuerelektroden des ersten und des dritten Transistors miteinander verbunden sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterkörper ein Substratgebiet von einem ersten Leitungstyp enthält, auf dem nacheinander eine erste epitaktische Schicht vom zweiten entgegengesetzten Leitungstyp und eine zweite epitaktische Schicht vom ersten Leitungs typ erzeugt s.ind, wobei das Subs tratgol) i ο t, el ϊ ο Drrt i.n/.oin! tion «»r.sümi Tmii.-i i .s to i\s lind die Kollektorzone des zweiten Transistors bildet, und wobei die erste epitaktische Schicht die Basiszone des zweiten Transistors bildet, während die Emitterzone des zweiten Transistors durch einen Teil der zweiten epitaktischen Schicht gebildet wird, der eine höher dotierte Oberflächenzone vom ersten Leitungstyp umgibt; dass die Basiszone des zweiten Transistors durch Verbindungszonen vom zweiten Leitungstyp mit der Oberfläche verbunden ist, wobei eine dieser Verbindungszonen eine an die Oberfläche grenzende Sourcc-ZoiH¹ voin nv.ston [/<· i t.iiiif;^s '-V P don <»r.*. fön Trniis i. s fco ι·α umgibt, und wobei eirio Nut cli ο go nannte Sou n:n-Zoii(! imrl ie iluroliHolmtu cltH, und .sieh I>1.η Iu ιΙιι.ί Sub-

PHF 81.5²H fS" 10-2-1982

■4·

stratgebiet erstreckt, während diese Nut mit einer Isolierschicht überzogen ist, auf der eine Steuerelektrode angebracht ist, und dass die Source- und Drainzone des dritten Transistors durch eine erste bzw. eine zweite Oberflächenzone vom zweiten Leitungstyp gebildet werden, von denen sich die erste an eine Verbindungszone anschliesst.
3. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass der dritte Transistor in dem Teil der zweiten epitaktischen Schicht erzeugt ist, der die Emitterzone des zweiten Transistors bildet, wobei die zweite genannte Oberflächenzone vom zweiten Leitungstyp an die genannte höher dotierte Oberflächenzone vom ersten Leitungstyp grenzt. k. Halbleiteranordnung nach Anspruch 2, dadurch gekennzeichnet, dass der dritte Transistor ausserhalb des Emittergebietes des zweiten Transistors erzeugt und von diesem durch eine Verbindungszone getrennt ist.