DE102008038552B4 - Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen - Google Patents

Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen Download PDF

Info

Publication number
DE102008038552B4
DE102008038552B4 DE102008038552A DE102008038552A DE102008038552B4 DE 102008038552 B4 DE102008038552 B4 DE 102008038552B4 DE 102008038552 A DE102008038552 A DE 102008038552A DE 102008038552 A DE102008038552 A DE 102008038552A DE 102008038552 B4 DE102008038552 B4 DE 102008038552B4
Authority
DE
Germany
Prior art keywords
epitaxial film
film
semiconducting
doping region
seg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008038552A
Other languages
English (en)
Other versions
DE102008038552A1 (de
Inventor
Snezana Jenei
Dr. Pacha Christian
Dr. Russ Christian
Dr. Schrüfer Klaus
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008038552A1 publication Critical patent/DE102008038552A1/de
Application granted granted Critical
Publication of DE102008038552B4 publication Critical patent/DE102008038552B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung (100, 205, 500, 600, 700, 800, 900), aufweisend: einen halbleitenden Körper (116, 216, 516, 816, 916), wobei der halbleitende Körper (116, 216, 516, 816, 916) ein erstes Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) und ein zweites Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) enthält, wobei das zweite Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) neben dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) ausgebildet ist; einen über und auf dem halbleitenden Körper (116, 216, 516, 816, 916) an dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) angeordneten epitaxialen Film (122, 222, 522, 822, 922); und einen zwischen dem halbleitenden Körper (116, 216, 516, 816, 916) und dem epitaxialen Film (122, 222, 522, 822, 922) ausgebildeten Diodenübergang (124, 224, 524, 824, 924), wobei der Diodenübergang (124, 224, 524, 824, 924) so konfiguriert ist, dass er eine Vertikaldiodenaktivität durch den Diodenübergang (124, 224, 524, 824, 924) gestattet.

Description

  • Hierin beschriebene Ausführungsformen betreffen im Allgemeinen Dioden und gategesteuerte Dioden.
  • Dioden werden mit Mikroelektronikbauelementen beispielsweise für Schutzmittel gegen elektrostatische Entladung in empfindlichen Festkörperschaltungen verwendet. Die Miniaturisierung ist der Prozess, mehr Bauelemente, sowohl passive als auch aktive, auf der gleichen oder einer noch kleineren Grundfläche eines Mikroelektronikbauelements zu konzentrieren. Das Konzentrieren von mehr Dioden auf noch kleineren Flächen wirft signifikante Herausforderungen auf.
  • Herkömmliche Diodenvorrichtungen, die zum Schutz gegen elektrostatische Entladungen dienen, sind zum Beispiel in US 6 645 820 B1 , US 6 690 065 B2 , US 6 617 649 B2 , US 6 034 397 A und US 7 138 313 B2 beschrieben.
  • In US 6 261 911 B1 ist ein MOS-Feldeffekttransistor beschrieben, bei dem erhöhte Source/Drain-Übergänge mittels selektivem epitaktischen Wachstum (selective epitaxial growth, SEG) ausgebildet sind.
  • In DE 10 2004 036 278 A1 ist ein Halbleiterbauelement beschrieben, das als elektronischer Schalter, insbesondere in einem Umrichter verwendet werden kann. In dem Bauelement ist ein Diodenübergang in einem Übergangsbereich zwischen einem ersten Halbleitergebiet und einem zweiten Halbleitergebiet ausgebildet. Das zweite Halbleitergebiet ist mit einem Substrat oder Wafer gebildet, und das erste Halbeitergebiet ist als epitaktische Schicht auf dem Substrat aufgewachsen. Auf der Rückseite des Substrats sind weitere Halbleitergebiete als Schichten aufgebracht. Im Betriebszustand des Halbleiterbauelements erfolgt ein Stromfluss von einer ersten Elektrode, die auf dem ersten Halbleitergebiet ausgebildet ist, zu einer zweiten Elektrode, die auf den weiteren Halbleitergebieten auf der Rückseite des Substrats ausgebildet ist.
  • Ein der Erfindung zugrunde liegendes Problem kann darin gesehen werden, eine Vorrichtung mit Diodenfunktionalität bereitzustellen, die in fortgeschrittenen Prozesstechnologien wie zum Beispiel FinFET-Technologien als Schutzvorrichtung gegen elektrostatische Entladungen verwendet werden kann.
  • Die Aufgabe wird gelöst durch die Gegenstände der unabhängigen Patentansprüche. Beispielhafte Ausgestaltungen sind in den abhängigen Ansprüchen beschrieben.
  • 1 ist eine Querschnittsseitenansicht einer Vorrichtung gemäß einer Ausführungsform.
  • 2a–2f stellen Querschnittsseitenansichten einer Vorrichtung während der Verarbeitung gemäß einer Ausführungsform dar.
  • 3 ist eine Querschnittsseitenansicht einer Vorrichtung, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann.
  • 4 ist eine Querschnittsseitenansicht einer Vorrichtung, die Lateraldioden- und Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann.
  • 5 ist eine Draufsicht auf eine Vorrichtung, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann.
  • 6 ist eine Querschnittsseitenansicht der in 5 dargestellten Vorrichtung entlang der Schnittlinie 6-6 gemäß einer Ausführungsform.
  • 7 ist eine Querschnittsseitenansicht der in 5 dargestellten Vorrichtung entlang der Schnittlinie 7-7 gemäß einer Ausführungsform.
  • 8 ist eine Querschnittsseitenansicht einer Vorrichtung, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann.
  • 9 ist eine Querschnittsseitenansicht einer Vorrichtung, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann.
  • 10 ist ein Prozessflussdiagramm gemäß einer der Ausführungsformen.
  • 11 ist ein Prozessflussdiagramm gemäß einer der Ausführungsformen.
  • 12 ist eine Darstellung eines Elektronikbauelements, das eine Vertikaldiodenvorrichtungsausführungsform wie hierin beschrieben enthält.
  • Die folgende ausführliche Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die an Hand einer Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen Ausführungsformen praktiziert werden können. Andere Ausführungsformen können genutzt werden, und strukturelle, logische und elektrische Änderungen können vorgenommen werden, ohne von dem Schutzbereich der offenbarten Ausführungsformen abzuweichen. Die verschiedenen Ausführungsformen schließen einander nicht notwendigerweise aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu bilden. Gleiche Strukturen sind in den verschiednen Figuren mit gleichen Bezugszahlen zu sehen.
  • 1 ist eine Querschnittsseitenansicht einer Vorrichtung 100 gemäß einer Ausführungsform. Ein Substrat 110 kann ein dielektrisches Substrat 112 wie etwa eine vergrabene Oxidschicht (BOX – buried oxide) auf einem halbleitenden Substrat 114 enthalten, um bei einer Ausführungsform ein Halbleiter-auf-Isolator-(SOI)-Substrat zu bilden. Ein halbleitender Körper 116 ist auf der BOX-Schicht 112 angeordnet, und der halbleitende Körper 116 enthält eine erste Sektion 118 und eine zweite Sektion 120. Bei einer Ausführungsform ist der halbleitende Körper 116 auf dem dielektrischen Substrat 112 angeordnet. Bei einer Ausführungsform ist der halbleitende Körper 116 auf einem Volumenhalbleiter angeordnet, wobei dann sowohl die Struktur 112 als auch die Struktur 114 Halbleitermaterialien sind, und sie können integral sein.
  • Der halbleitende Körper 116 kann auch als ein halbleitender Steg (auch bezeichnet als halbleitende Finne) oder einfach als Steg (auch bezeichnet als Finne) bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Der erste Bereich 118 und der zweite Bereich 120 können verschieden dotiert sein, dass zum Beispiel der erste Bereich 118 undotiert ist und der zweite Bereich 120 P+-dotiert ist. Bei einer Ausführungsform ist der erste Bereich 118 geringfügig P–-dotiert gegenüber dem zweiten Bereich 120, der P+-dotiert ist. Bei einer Ausführungsform ist der erste Bereich 118 geringfügig N–-dotiert gegenüber dem zweiten Bereich 120, der P+-dotiert ist. Andere Dotierungsdifferenzierungsverfahren können je nach Anwendung ausgewählt werden.
  • Ein epitaxialer Film 122 ist an dem ersten Bereich 118 über und auf dem halbleitenden Körper 116 angeordnet. Bei einer Ausführungsform ist der epitaxiale Film 122 auf ausgewählten Gebieten des halbleitenden Körpers 116 aufgewachsen. Der halbleitende Körper 116 kann deshalb als eine halbleitende Keimschicht 116 bezeichnet werden, und der epitaxiale Film 122 kann als ein epitaxialer SEG-Film (selective epitaxial growth) 122 bezeichnet werden.
  • Ein Diodenübergang 124 (durch eine gestrichelte Linie dargestellt) ist am halbleitenden Körper 116 ausgebildet. Eine Diodenübergangsgrenze 126 existiert am Diodenübergang 124 in Relation zu dem halbleitenden Körper 116. Der Diodenübergang 124 ist konfiguriert, eine Vertikaldiodenaktivität (z-Richtung) zwischen dem halbleitenden Körper 116 an dem ersten Bereich 118 und dem epitaxialen Film 122 zu gestatten.
  • Der epitaxiale Film 122 weist auch eine obere Oberfläche 128 und eine seitliche Oberfläche 130 auf. Die Vorrichtung 100 kommuniziert zu der Außenwelt durch einen ersten Kontakt 132, auf dem epitaxialen Film 122 an der oberen Oberfläche 128 angeordnet, und durch einen zweiten Kontakt 134, auf dem halbleitenden Körper 116 an dem zweiten Bereich 120 angeordnet. Folglich können die Kontakte an externe Strukturen gekoppelt werden. Ein Diodenabstand 136 stellt die elektrische Länge der Diode dar, die durch die Vorrichtung 100 gebildet wird.
  • Es ist ersichtlich, dass der zweite Kontakt 134 vertikal näher an dem halbleitenden Körper 116 ist als der erste Kontakt 132, weil der zweite Kontakt 134 direkt auf dem halbleitenden Körper 116 angeordnet ist und der erste Kontakt 132 auf dem epitaxialen Film 122 angeordnet ist.
  • Die 2a–2f stellen eine Querschnittsseitenansicht einer Vorrichtung während einer Verarbeitung gemäß einer Ausführungsform dar. 2f ist eine Querschnittsseitenansicht einer Vorrichtung 205, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann. 2f stellt eine verarbeitete Vorrichtung dar, die in 2a, 2b, 2c, 2d, 2e und 2f prozess-veranschaulicht ist.
  • Ein Substrat 210 kann ein dielektrisches Substrat 212 wie etwa eine BOX-Schicht enthalten, die auf einer halbleitenden Schicht 214 ausgebildet ist, um bei einer Ausführungsform ein SOI-Substrat auszubilden. Ein halbleitender Körper 216 ist auf dem dielektrischen Substrat 212 angeordnet, und der halbleitende Körper 216 enthält einen ersten Bereich 218 und einen zweiten Bereich 220. Der halbleitende Körper 216 kann auch als ein halbleitender Steg (auch bezeichnet als halbleitende Finne) oder einfach als ein Steg (aich bezeichnet als Finne) bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Bei einer Ausführungsform ist der halbleitende Körper 216 eine Siliziumkeimschicht 216. Der erste Bereich 218 und der zweite Bereich 220 können verschieden dotiert sein, wie etwa für die in 1 beschriebenen Ausführungsformen dargelegt ist. Bei anderen Ausführungsformen ist der halbleitende Körper 216 je nach der spezifischen Anwendung verschieden dotiert.
  • Ein epitaxialer Film 222 ist an dem ersten Bereich 218 über und auf dem halbleitenden Körper 216 angeordnet. Der epitaxiale Film 222 kann gemäß Prozessausführungsformen ein SEG-Film 222 sein. Ein Diodenübergang 224 (durch eine gestrichelte Linie dargestellt) ist am halbleitenden Körper 216 ausgebildet. Eine Diodenübergangsgrenze 226 existiert an dem Diodenübergang 224 in Relation zu dem halbleitenden Körper 216.
  • Der epitaxiale Film 222 weist auch eine obere Oberfläche 228 und eine seitliche Oberfläche auf. Die seitliche Oberfläche wurde jedoch durch ein erstes Silizidgebiet 238 verbraucht, doch bleibt ein Teil der oberen Oberfläche 228 neben dem ersten Silizidgebiet 238 exponiert. Das erste Silizidgebiet 238 ist in dem epitaxialen Film 222 über der ersten Sektion 218 ausgebildet, und ein zweites Silizidgebiet 240 ist in dem halbleitenden Körper 216 an der zweiten Sektion 220 ausgebildet.
  • Der Diodenübergang 224 ist so konfiguriert, dass er an der ersten Sektion 218 und an dem epitaxialen Film 222 eine Vertikaldiodenaktivität und eine Lateraldiodenaktivität gestattet.
  • Die Vorrichtung 205 kommuniziert zu der Außenwelt durch einen ersten Kontakt 232, auf dem ersten Silizidgebiet 238 des Epitaxialfilms 222 an der oberen Oberfläche 228 angeordnet, und durch einen zweiten Kontakt 234, auf dem zweiten Silizidgebiet 240 des halbleitenden Körpers 216 an dem zweiten Bereich 220 angeordnet. Ein Diodenabstand 236 stellt die elektrische Länge der Diode dar, die durch die Vorrichtung 205 gebildet wird. Der silizidblockierende Abstand 242 repräsentiert den Effekt des Maskierens während der Silizidformation, um ein beabstandetes erstes Silizidgebiet 238 beziehungsweise ein zweites Silizidgebiet 240 zu erhalten.
  • Es ist zu sehen, dass der zweite Kontakt 234 (z-Richtung) vertikal näher an dem halbleitenden Körper 216 ist als der erste Kontakt 232, weil der zweite Kontakt 234 an dem zweiten Silizidgebiet 240 direkt auf dem halbleitenden Körper 216 angeordnet ist, und der erste Kontakt 232 auf dem ersten Silizidgebiet 238 angeordnet ist, das aus dem epitaxialen Film 222 ausgebildet wurde.
  • 2a ist eine Querschnittsseitenansicht einer Vorrichtung 200 während einer Herstellung gemäß einer Ausführungsform. Die in 2a gezeigte Vorrichtung 200 wird verarbeitet und durch 2f beschrieben, um die Vorrichtung 205 zu erhalten. Das Substrat 210 enthält ein dielektrisches Substrat 212 wie etwa eine BOX-Schicht, die auf einer halbleitenden Schicht 214 ausgebildet ist, um bei einer Ausführungsform ein SOI-Substrat auszubilden.
  • 2b ist eine Querschnittsseitenansicht der in 2a gezeigten Vorrichtung nach weiterer Verarbeitung gemäß einer Ausführungsform. Die Vorrichtung 201 wird weiter verarbeitet durch die Platzierung eines halbleitenden Körpers 216 auf dem dielektrischen Substrat 212. Der halbleitende Körper 216 kann Silizium sein und kann als ein ”Keimsilizium” oder allgemeiner ein ”Keimhalbleiter” zum Erleichtern der Ausbildung eines epitaxialen Films auf dem halbleitenden Körper 216 bezeichnet werden. Der halbleitende Körper 216 wurde strukturiert, um die seitliche Grundfläche (x-Dimension) eines Diodenbauelements, das hergestellt wird, zu zeigen. Der halbleitende Körper 216 weist sowohl eine obere Oberfläche 228 als auch seitliche Oberflächen 230 auf.
  • 2c ist eine Querschnittsseitenansicht der in 2b gezeigten Vorrichtung nach weiterer Verarbeitung gemäß einer Ausführungsform. Die Vorrichtung 202 wird weiter verarbeitet durch Implantieren eines Abschnitts des halbleitenden Körpers 216. Eine erste Maske 216c gestattet das Schützen eines ersten Bereichs 218 des halbleitenden Körpers 216 während Ionenimplantierung, und ein zweiter Bereich 220 des halbleitenden Körpers 216 wird implantiert. Die Richtungspfeile 208 stellen eine Ionenimplantierung dar. In jedem Fall gestattet die erste Maske 216c, dass der erste Bereich 218 anders als der zweite Bereich 220 dotiert wird, wie etwa für die in 1 beschriebenen Ausführungsformen dargelegt. Andere Dotierungsdifferenzierungsverfahren können je nach gegebener Anwendung durchgeführt werden.
  • 2d ist eine Querschnittsseitenansicht der in 2c gezeigten Vorrichtung nach weiterer Verarbeitung gemäß einer Ausführungsform. Die Vorrichtung 203 wird durch selektives epitaxiales Aufwachsen (SEG – selective epitaxial growth) des epitaxialen Films 222 weiter verarbeitet. Eine zweite Maske 216d blockiert einen Abschnitt des halbleitenden Körpers 216, so dass der epitaxiale Film 222 gegenüber der zweiten Maske 216d entsteht. Bei einer Ausführungsform wird der epitaxiale Film 222 während des SEG-Film-Aufwachsens in situ dotiert. Bei einer Ausführungsform wird der epitaxiale Film 222 wie etwa durch SEG-Verarbeitung zuerst aufgewachsen, und die zweite Maske 216d kann als eine blockierende zweite Maske verwendet werden, um die Ionenimplantierung des epitaxialen Films 222 zu gestatten. Wenn die Ionenimplantierung ausgeführt ist, ist jedoch ein Teil oder der ganze seitliche Abschnitt des epitaxialen Films 222 im Vergleich zu dem exponierten oberen Abschnitt an der oberen Oberfläche 228 auf eine höhere Konzentration dotiert.
  • 2e ist eine Querschnittsseitenansicht der in 2d gezeigten Vorrichtung nach weiterer Verarbeitung gemäß einer Ausführungsform. Die Vorrichtung 204 wird durch die Ausbildung einer dritten Maske 216e weiter verarbeitet, die einen Silizidblock eines Abschnitts der Vorrichtung 204 während des Aufwachsens des ersten Silizidgebiets 238 und des zweiten Silizidgebiets 240 gestattet. Bei einer Ausführungsform ist die dritte Maske 216e eine Nitridhartmaske wie etwa ein Siliziumnitridmaterial, das dem Aufwachsen von Siliziden widersteht. Es ist zu sehen, dass das erste Silizidgebiet 238 auf der oberen Oberfläche 228 entstanden ist und einen Teil der seitlichen Oberfläche und der vertikalen Oberfläche des epitaxialen Films 222 verbraucht hat.
  • Es wird wieder auf 2f Bezug genommen. Es ist zu sehen, dass die dritte Maske 216e ein beabstandetes erstes Silizidgebiet 238 von dem zweiten Silizidgebiet 240 zurückgelassen hat. Die Anwesenheit von Silizid kann den Widerstand für die Diodenvorrichtung 205 senken. Ein silizidblockierender Abstand 242 stellt den Effekt des Maskierens während der Silizidformation dar, um das beabstandete erste Silizidgebiet 238 bzw. das zweite Silizidgebiet 240 zu erhalten.
  • 3 ist eine Querschnittsansicht einer Vorrichtung 300, die gemäß einer Ausführungsform eine Vertikaldiodenaktivität zeigen kann. Ein Substrat 310 kann ein dielektrisches Substrat 312 auf einem halbleitenden Substrat 314 enthalten, um eine BOX-Schicht 312 zu bilden, um bei einer Ausführungsform ein SOI-Substrat auszubilden. Ein halbleitender Körper 316 ist auf der BOX-Schicht 314 angeordnet. Der halbleitende Körper 316 kann auch als halbleitender Steg (auch bezeichnet als halbleitende Finne) oder einfach als ein Steg (auch bezeichnet als Finne) bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Ein epitaxialer Film 322 ist über und auf dem halbleitenden Körper 316 angeordnet, wo der halbleitende Körper 316 als eine Keimschicht gewirkt hat. Im Folgenden wird der epitaxiale Film 322 als ein erster epitaxialer Film 322 bezeichnet. Auch ein zweiter epitaxialer Film 344 ist über und auf dem halbleitenden Körper 316 angeordnet. Ein erster Diodenübergang 324 (durch eine gestrichelte Linie dargestellt) ist an dem halbleitenden Körper 316 ausgebildet. Eine erste Diodengrenze 326 ist ebenfalls angezeigt. Auch ein zweiter Diodenübergang 346 ist zwischen dem ersten epitaxialen Film 322 und dem zweiten epitaxialen Film 344 gezeigt.
  • Der erste epitaxiale Film 322 weist ebenfalls eine obere Oberfläche 328 und eine seitliche Oberfläche auf. Die seitliche Oberfläche wurde jedoch teilweise durch ein erstes Silizidgebiet 338 verbraucht, doch bleibt ein Teil der oberen Oberfläche 328 neben dem ersten Silizidgebiet 338 exponiert. Der zweite epitaxiale Film 344 weist auch die obere Oberfläche 328 und eine seitliche Oberfläche auf. Auch die seitliche Oberfläche wurde jedoch teilweise durch ein zweites Silizidgebiet 340 verbraucht, doch bleibt ein Teil der oberen Oberfläche 328 bei dem zweiten Silizidgebiet 340 exponiert. Das erste Silizidgebiet 338 ist in dem ersten epitaxialen Film 322 über dem halbleitenden Körper 316 ausgebildet, und das zweite Silizidgebiet 340 ist in dem zweiten epitaxialen Film 344 über dem halbleitenden Körper 316 ausgebildet. Ein silizidblockierender Abstand 342 repräsentiert den Effekt des Maskierens während der Silizidformation, um das beabstandete erste Silizidgebiet 338 bzw. das zweite Silizidgebiet 340 zu erhalten.
  • Der erste Diodenübergang 324 ist so konfiguriert, dass er zwischen dem halbleitenden Körper 316 und dem ersten epitaxialen Film 322 eine Vertikaldiodenaktivität und Lateraldiodenaktivität gestattet. Bei einer Ausführungsform kann der erste Diodenübergang 324 unter dem zweiten epitaxialen Film 344 zwischen dem zweiten epitaxialen Film 344 und dem halbleitenden Körper 316 lokalisiert werden. Der Ort des ersten Diodenübergangs jedoch, ob er sich unter dem ersten epitaxialen Film 322 oder dem zweiten epitaxialen Film 344 befindet, wird auf der Basis einer gegebenen Anwendung und von Dotierungsregeln ausgewählt.
  • Auch ein zweiter Diodenübergang 346 kann zwischen dem ersten epitaxialen Film 322 und dem zweiten epitaxialen Film 344 auftreten. Bei einer Ausführungsform kann die Vorrichtung 300 zwei Diodenaktivitäten zeigen; eine an dem ersten Diodenübergang 324 und eine andere an dem zweiten Diodenübergang 346. Folglich können mit dem ersten und zweiten Diodenübergang 324 bzw. 346 ein Durchbruch in Durchlassrichtung und in Sperrrichtung zugeschnitten werden.
  • Die Vorrichtung 300 kommuniziert zu der Außenwelt durch einen ersten Kontakt 332, auf dem ersten epitaxialen Film 322 an der oberen Oberfläche 328 angeordnet, und durch einen zweiten Kontakt 334, auf dem zweiten epitaxialen Film 344 angeordnet, ebenfalls an der oberen Oberfläche 328. Folglich können die Kontakte an externe Strukturen gekoppelt werden.
  • 4 ist eine Querschnittsseitenansicht einer Vorrichtung 400, die gemäß einer Ausführungsform Lateral- und Vertikaldiodenaktivität zeigen kann. Ein Substrat 410 kann ein dielektrisches Substrat 412 auf einem halbleitenden Substrat 414 enthalten, um eine BOX-Schicht 412 zu bilden, um bei einer Ausführungsform ein SOI-Substrat auszubilden. Ein halbleitender Körper 416 ist auf der BOX-Schicht 412 angeordnet. Auch der halbleitende Körper 416 kann als ein halbleitender Steg (auch bezeichnet als halbleitende Finne) oder einfach als ein Steg (auch bezeichnet als Finne) bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird.
  • Ein epitaxialer Film 422 ist über und auf dem halbleitenden Körper 416 angeordnet. Im Folgenden wird der epitaxiale Film 422 auch als ein erster epitaxialer Film 422 bezeichnet. Auch ein zweiter epitaxialer Film 444 ist über und auf dem halbleitenden Körper 416 angeordnet. Bei einer Ausführungsform werden der erste epitaxiale Film 422 und der zweite epitaxiale Film 444 während getrennter SEG-Prozesse ausgebildet, wie etwa einem in situ-N+-SEG-Prozess für den ersten epitaxialen Film 422 und einem in situ-P+-Prozess für den zweiten epitaxialen Film 444. Bei einer Ausführungsform, wo der erste epitaxiale Film 422 in situ-N+-SEG-verarbeitet wird und wo der zweite epitaxiale Film 444 in situ-P+-verarbeitet wird, ist der Steg 416 ein halbleitender Körper 416, der aus P-, N-, Keimsilizium besteht.
  • Ein Diodenübergang 424 (durch eine gestrichelte Linie dargestellt) ist an dem halbleitenden Körper 416 ausgebildet. Eine erste Diodengrenze 426 ist ebenfalls angezeigt. Der erste epitaxiale Film 422 weist eine obere Oberfläche 428 und eine seitliche Oberfläche auf. Die seitliche Oberfläche wurde jedoch von einem ersten Silizidgebiet 438 verbraucht, doch bleibt ein Teil der oberen Oberfläche 428 bei dem ersten Silizidgebiet 438 exponiert. Der zweite epitaxiale Film 444 weist ebenfalls die obere Oberfläche 448 und eine seitliche Oberfläche auf. Die seitliche Oberfläche wurde ebenfalls durch ein zweites Silizidgebiet 440 verbraucht, doch bleibt ein Teil der oberen Oberfläche 448 bei dem zweiten Silizidgebiet 440 exponiert.
  • Der Diodenübergang 424 ist so konfiguriert, dass er zwischen dem halbleitenden Körper 416 und dem zweiten epitaxialen Film 444 eine Vertikaldiodenaktivität und Lateraldiodenaktivität gestattet. Bei einer Ausführungsform kann der Diodenübergang 424 unter dem ersten epitaxialen Film 444 zwischen dem ersten epitaxialen Film 444 und dem halbleitenden Körper 416 lokalisierbar sein. Der Diodenübergangsort, ob unter dem ersten epitaxialen Film 422 oder dem zweiten epitaxialen Film 444, wird auf der Basis einer gegebenen Anwendung und von Dotierungsregeln ausgewählt.
  • Die Vorrichtung 400 kommuniziert zu der Außenwelt durch einen ersten Kontakt 432, auf dem ersten Silizidgebiet 438 des ersten epitaxialen Films 422 an der oberen Oberfläche 428 angeordnet, und durch einen zweiten Kontakt 434, auf dem zweiten epitaxialen Film 444 angeordnet, ebenfalls an der oberen Oberfläche 448. Folglich können die Kontakte an externe Strukturen gekoppelt werden. Ein Diodenabstand 426 stellt die elektrische Länge der Diode dar, die durch die Vorrichtung 400 ausgebildet wird. Ein Epitaxialfilmblockierungsabstand 426 stellt den Effekt des Maskierens während der Formation des epitaxialen Films dar, um den beabstandeten ersten epitaxialen Film 422 und den zweiten epitaxialen Film 444 zu erhalten. Ein Silizidblockierungsabstand 442 stellt den Effekt des Maskierens während der Silizidformation dar.
  • 5 ist eine Draufsicht auf eine Vorrichtung 500 gemäß einer Ausführungsform. Aus Gründen der Übersichtlichkeit sind ein Abschnitt der Strukturen entfernt und andere in Umrisslinien dargestellt. Ein Substrat kann ein dielektrisches Substrat 512 auf einem halbleitenden Substrat enthalten, das in dieser Darstellung verdeckt ist (siehe 6 und 7), um eine BOX-Schicht 512 zu bilden, die wiederum bei einer Ausführungsform ein SOI-Substrat bilden kann. Ein halbleitender Körper 516 ist mit Vertiefungen 515 dargestellt, die darin zwischen Reihen von Kontakten 532 und 534 ausgebildet sind. Die Kontakte 532 und 534 sind jedoch nur als Projektionen auf dem zweiten epitaxialen Film 544 gezeigt.
  • Der halbleitende Körper 516 ist auf der BOX-Schicht 512 angeordnet, und der halbleitende Körper 516 wurde geätzt, um Stege 516 zu bilden, die teilweise durch die Vertiefungen 515 definiert werden. Da der halbleitende Körper 516 Bereiche enthalten kann, die keine Steggestalt aufweisen, ist der Bezug auf den Steg 516 der Abschnitt zwischen zwei Vertiefungen 515 und folglich jener Stegabschnitt 516, der als Diodenstruktur verwendet wird.
  • In einer Ausführungsform sind mehrere Halbleiterkörper wie dargestellt parallel verbunden, indem ein erster Bereich an eine erste Gruppe von Kontakten 532 und ein zweiter Bereich an eine zweite Gruppe von Kontakten 534 gekoppelt ist. Diese Konfiguration gestattet das Justieren der Stromansteuerbarkeit einer Diode, die mehrere Stegkörper 516 enthält.
  • Ein erster epitaxialer Film 522 ist über und auf dem halbleitenden Körper 516 angeordnet. Der zweite epitaxiale Film 544 ist ebenfalls über und auf dem halbleitenden Körper 512 angeordnet. Diese Filme sind exponiert, so dass die Silizidfilme in der Darstellung weggelassen worden sind.
  • Auch der erste epitaxiale Film 522 weist eine obere Oberfläche und eine seitliche Oberfläche auf, wenngleich die obere und die seitliche Oberfläche während der Silizierung teilweise verbraucht werden. Der zweite epitaxiale Film 544 weist ebenfalls eine obere Oberfläche und eine seitliche Oberfläche auf. Auch 5 veranschaulicht ein Gate 550 und Abstandshalter 552 und 554.
  • 6 ist eine Querschnittsseitenansicht der in 5 dargestellten Vorrichtung entlang der Schnittlinie 6-6 gemäß einer Ausführungsform. Das Substrat 510 ist mit einem dielektrischen Substrat 512 auf einem halbleitenden Substrat 514 dargestellt. Der halbleitende Kärper 516 ist bei dieser Ausführungsform auf der BOX-Schicht 512 angeordnet. Der halbleitende Körper 516 kann auch als ein halbleitender Steg oder einfach als ein Steg bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Der erste epitaxiale Film 522 ist wie der zweite epitaxiale Film 544 über und auf dem halbleitenden Körper 516 angeordnet. Ein Diodenübergang 524 (durch eine gestrichelte Linie dargestellt) ist an dem halbleitenden Körper 516 unter dem ersten epitaxialen Film 522 ausgebildet. Der Diodenübergang 524 ist so konfiguriert, dass er zwischen dem halbleitenden Körper 516 und dem ersten epitaxialen Film 522 eine Vertikaldiodenaktivität und eine Lateraldiodenaktivität gestattet. Es ist auch eine erste Diodengrenze 526 angezeigt.
  • Bei einer Ausführungsform kann der Diodenübergang 524 unter dem zweiten epitaxialen Film 544 lokalisiert werden. Der Diodenübergangsort, ob unter dem ersten epitaxialen Film 522 oder dem zweiten epitaxialen Film 544, wird auf der Basis einer gegebenen Anwendung und von Dotierungsregeln ausgewählt.
  • Nunmehr unter Bezugnahme auf 7 kommuniziert die Vorrichtung 500 zu der Außenwelt durch eine Gruppe von Kontakten, von denen einer der erste Kontakt 532 ist. Der erste Kontakt 532 ist auf dem ersten Silizidgebiet 538 des ersten epitaxialen Films 522 angeordnet. Ferner kommuniziert die Vorrichtung 500 zu der Außenwelt durch eine Gruppe von Kontakten, von denen einer der zweite Kontakt 534 ist. Der zweite Kontakt 534 ist auf dem zweiten Silizidgebiet 540 von auf dem zweiten epitaxialen Film 544 angeordnet. Folglich können die Kontakte an externe Strukturen gekoppelt werden. Die Vorrichtung 500 kommuniziert auch zur Außenwelt durch das Gatesilizid 550 und eine Gateschicht 560. Eine Gatelänge 536 stellt die ungefähre elektrische Länge der ein siliziertes Gate aufweisenden Diode dar, die durch die Vorrichtung 500 gebildet wird.
  • Das Gatesilizid 550 ist Teil einer Gatestapelstruktur mit den Abstandshaltern 552 und 554 und der Gateschicht 560, die über und auf dem halbleitenden Körper 516 angeordnet ist. Das Gatesilizid 550 ist über der Gateschicht 560 ausgebildet, die gemäß einer Ausführungsform aufgewachsen worden ist. Bei einer Ausführungsform ist die Gateschicht 560 ein Metall. Bei einer Ausführungsform ist die Gateschicht 560 eine dünne Schicht aus Metall an der Gatedielektrikumsschicht 558. Bei einer Ausführungsform ist die Gateschicht 560 ein polykristallines Silizium, das auf der Gatedielektrikumsschicht 558 aufgewachsen ist, die durch Oxidation gebildet worden sein kann.
  • Die Gatedielektrikumsschicht 558 ist über und auf dem stegförmigen halbleitenden Körper 556 angeordnet. Bei einer Ausführungsform ist die Gatedielektrikumsschicht 558 ein Oxid. Bei einer Ausführungsform ist die Gatedielektrikumsschicht 558 ein Oxynitrid.
  • Weiter Bezug nehmend auf 6 ist zu sehen, dass der halbleitende Körper 516 gemäß der Dotierung in ein erstes Dotierungsgebiet 518, ein zweites Dotierungsgebiet 520 und den stegförmigen halbleitenden Körper 556 unterteilt sein kann, die zusammen auch als ein FINFET-Dotierungsgebiet 556 bezeichnet werden können. Das erste Dotierungsgebiet 518 und das zweite Dotierungsgebiet 520 des halbleitenden Körpers 516 können verschieden dotiert sein, wie etwa bei einer Ausführungsform das erste Dotierungsgebiet 518 eine implantierte N-Erweiterung ist und das zweite Dotierungsgebiet 520 eine implantierte P-Erweiterung ist. Bei dieser Ausführungsform wird der erste Kontakt 532 als Kathode und der zweite Kontakt 534 als Anode bezeichnet.
  • Das FINFET-Dotierungsgebiet 556 kann auch anders als das erste Dotierungsgebiet 518 und das zweite Dotierungsgebiet 520 dotiert sein. Das FINFET-Dotierungsgebiet 556 kann auch bezüglich eines des ersten Dotierungsgebiets 518 oder des zweiten Dotierungsgebiets 520 ähnlich dotiert sein oder es kann undotiert sein.
  • 7 ist eine Querschnittsseitenansicht der in 5 dargestellten Vorrichtung entlang der Schnittlinie 7-7 gemäß einer Ausführungsform. Das Substrat 510 enthält das dielektrische Substrat 512 auf dem halbleitenden Substrat 514. Der halbleitende Körper 516 ist auf der BOX-Schicht 514 angeordnet. Der erste epitaxiale Film 522 und der zweite epitaxiale Film 544 sind ebenfalls über und auf dem halbleitenden Körper 516 angeordnet.
  • Der erste epitaxiale Film 522 sowie der zweite epitaxiale Film 544 sind mit dem jeweiligen ersten Silizidgebiet 538 und dem zweiten Silizidgebiet 540 bedeckt worden. Die Gatestruktur hat als eine Blockierungsstruktur gewirkt, um eine kurzschließende Vereinigung zwischen dem ersten Silizidgebiet 538 und dem zweiten Silizidgebiet 540 zu verhindern.
  • 8 ist eine Querschnittsseitenansicht einer Vorrichtung gemäß einer Ausführungsform. Ein Substrat 810 ist mit einem dielektrischen Substrat 812 auf einem halbleitenden Substrat 814 dargestellt. Ein halbleitender Körper 816 ist auf der BOX-Schicht 812 angeordnet. Der halbleitende Körper 816 kann auch als ein halbleitender Steg (auch bezeichnet als halbleitende Finne) oder einfach als ein Steg (auch bezeichnet als Finne) bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Ein erster epitaxialer Film 822 sowie ein zweiter epitaxialer Film 844 sind über und auf dem halbleitenden Körper 816 angeordnet. Ein Diodenübergang 824 (durch eine gestrichelte Linie dargestellt) ist an dem halbleitenden Körper 816 unter dem ersten epitaxialen Film 822 ausgebildet. Eine erste Diodengrenze 826 ist ebenfalls angezeigt. Der Diodenübergang 824 ist so konfiguriert, dass er eine Vertikaldiodenaktivität und eine Lateraldiodenaktivität zwischen dem halbleitenden Körper 816 und dem ersten epitaxialen Film 822 gestattet. Bei einer Ausführungsform kann der Diodenübergang 824 unter dem zweiten epitaxialen Film 844 lokalisiert werden. Der Diodenübergangsort, ob unter dem ersten epitaxialen Film 822 oder dem zweiten epitaxialen Film 844, wird auf der Basis einer gegebenen Anwendung und von Dotierungsregeln ausgewählt.
  • Bei einer Prozessausführungsform werden sowohl der erste epitaxiale Film 822 als auch der zweite epitaxiale Film 844 zur gleichen Zeit aufgewachsen. Eine Nitridmaske 860 wird verwendet, um das Aufwachsen von Silizid zu blockieren, und sie wird auch verwendet, um ein selbstjustiertes Aufwachsen der SEG-Filme 822 und 844 zu erleichtern.
  • Bei einer Ausführungsform werden N+- und P+-Source-/Drainmasken alternativ verwendet, um jeden des ersten epitaxialen Films 822 und des zweiten epitaxialen Films 844 zu implantieren. Bei dem Implantierungsprozess 862 kann es sich deshalb um zwei getrennte Implantierungsprozesse handeln, und Implantierungsprozesse werden verwendet, um die SEG-Filme 822 und 844 sowie ausgewählte Teile des halbleitenden Körpers 816, auf dem dielektrischen Substrat 812 angeordnet, zu dotieren. Weiterhin verhindert die Nitridmaske 860 auch eine ungeplante Implantierungsdotierung 862 des FINFET-Dotierungsgebiets 856. Das erste Dotierungsgebiet 818 und das zweite Dotierungsgebiet 820 des halbleitenden Körpers 816 können verschieden dotiert sein. Das FINFET-Dotierungsgebiet 856 kann auch verschieden von dem ersten Dotierungsgebiet 818 oder dem zweiten Dotierungsgebiet 820 dotiert sein. Das FINFET-Dotierungsgebiet 856 kann auch bezüglich eines des ersten Dotierungsgebiets 818 oder des zweiten Dotierungsgebiets 820 ähnlich dotiert sein.
  • Die Vorrichtung 800 kommuniziert zu der Außenwelt durch einen ersten Kontakt 832, auf dem ersten Silizidgebiet 838 des ersten epitaxialen Films 822 angeordnet, und durch einen zweiten Kontakt 834, auf dem zweiten Silizidgebiet 840 des zweiten epitaxialen Films 844 angeordnet. Folglich können die Kontakte an externe Strukturen gekoppelt werden. Es kann nun gewürdigt werden, dass der halbleitende Körper 816 als ein halbleitender Steg konfiguriert werden kann.
  • 9 ist eine Querschnittsseitenansicht einer Vorrichtung, die eine Vertikaldiodenaktivität gemäß einer Ausführungsform zeigen kann. Ein Substrat 910 ist mit einem dielektrischen Substrat 912 auf einem halbleitenden Substrat 914 dargestellt. Ein halbleitender Körper 916 ist auf der BOX-Schicht 912 angeordnet. Der halbleitende Körper 916 kann auch als ein halbleitender Steg oder lediglich als Steg bezeichnet werden, wie innerhalb dieser Offenbarung verstanden wird. Ein erster epitaxialer Film 922 sowie ein zweiter epitaxialer Film 944 sind über und auf dem halbleitenden Körper 916 angeordnet. Auch eine erste Diodengrenze 926 ist angezeigt.
  • Ein Diodenübergang 924 (durch eine gestrichelte Linie dargestellt) ist an dem halbleitenden Körper 916 unter dem ersten epitaxialen Film 922 ausgebildet. Der Diodenübergang 924 ist so konfiguriert, dass er eine Vertikaldiodenaktivität und Lateraldiodenaktivität zwischen dem halbleitenden Körper 916 und dem ersten epitaxialen Film 922 gestattet. Bei einer Ausführungsform kann der Diodenübergang 924 unter dem zweiten epitaxialen Film 944 lokalisiert werden. Der Diodenübergangsort, ob unter dem ersten epitaxialen Film 922 oder dem zweiten epitaxialen Film 944, wird auf der Basis einer gegebenen Anwendung und von Dotierungsregeln ausgewählt.
  • Die Gateabstandshalter 952 und 954 und eine Gatedielektrikumsschicht 958 bilden Teil der Gatestruktur. Die Gatedielektrikumsscabhicht 958 ist über und auf dem FINFET-Dotierungsgebiet 956 angeordnet.
  • Weiter unter Bezugnahme auf 9 ist zu sehen, dass der halbleitende Körper 916 gemäß der Dotierung in ein erstes Dotierungsgebiet 918, ein zweites Dotierungsgebiet 920 und das FINFET-Dotierungsgebiet 956 des halbleitenden Körpers 916 unterteilt sein kann.
  • Bei einer Prozessausführungsform wird zuerst eine Gateschicht 960 ausgebildet, gefolgt von einer Erweiterungsimplantierung des halbleitenden Körpers 916 auf jeder Seite der Gateschicht 960. Als nächstes werden Gateabstandshalter 952 und 954 wie etwa Nitridmaterialien sowie die Hartmaske 961 ausgebildet. Das Aufwachsen der SEG-Filme 922 und 944 kann folgen, so dass die Hartmaske 961 als eine Blockierungsmaske wirkt, um die Formation eines SEG-Films zu verhindern.
  • Als Nächstes kann eine Dotierung von von der Hartmaske 961 nicht geschützten Gebieten durchgeführt werden, wie etwa eine N+-Dotierung des ersten Dotierungsgebiets 918a und eine P+-Dotierung des zweiten Dotierungsgebiets 920a. Diese Dotierungsprozesse können erfolgen, indem jedes des ersten Dotierungsgebiets 918a und des zweiten Gebiets 920a alternativ photomaskiert wird.
  • Danach kann eine Silizierung des ersten Silizidgebiets 938 und des zweiten Silizidgebiets 940 durchgeführt werden.
  • Bei einer Prozessausführungsform werden sowohl der erste epitaxiale Film 922 als auch der zweite epitaxiale Film 944 zur gleichen Zeit aufgewachsen. Nitridhartmasken können verwendet werden, um das Aufwachsen von Silizid über dem zu blockieren, was das erste Dotierungsgebiet 918b und das zweite Dotierungsgebiet 920b wird. Die Masken können auch verwendet werden, um ein selbstjustiertes Aufwachsen der SEG-Filme 922 und 944 zu erleichtern.
  • Bei einer Ausführungsform werden die N+- und P+-Source-/Drainmasken alternativ verwendet, um jeden des ersten epitaxialen Films 922 und des zweiten epitaxialen Films 944 zu implantieren. Bei dem Implantierungsprozess 962 kann es sich deshalb um zwei getrennte Implantierungsprozesse handeln, und Implantierungsprozesse werden verwendet, um die SEG-Filme 922 und 944 sowie ausgewählte Teile des halbleitenden Körpers 916, auf dem dielektrischen Substrat 912 angeordnet, zu dotieren.
  • Das FINFET-Dotierungsgebiet 956 zeigt mehrere elektrische Eigenschaften ähnlich der in 6 gezeigten Gatestruktur. Folglich wird eine FET-Vorrichtung 900 mit mehreren Stegen aus den verschiedenen Strukturen der Vorrichtung 600 gebildet, wenn sie zusammen verwendet werden, um auf das FINFET-Dotierungsgebiet 956 des halbleitenden Körpers 916 einzuwirken.
  • Bei einer Prozessausführungsform werden sowohl der erste epitaxiale Film 922 als auch der zweite epitaxiale Film 924 zur gleichen Zeit aufgewachsen. Die N+- und P+-Source-/Drainmasken und Implantierungsprozesse werden verwendet, um Teile der SEG-Filme 922 und 944 sowie Teile des halbleitenden Körpers 916, auf dem dielektrischen Substrat 912 angeordnet, zu dotieren. Die Nitridhartmaske 961 wird zum Blockieren des Aufwachsens von Silizid verwendet, und sie wird auch verwendet, um ein selbstjustiertes SEG-Aufwachsen der SEG-Filme 922 und 944 zu erleichtern. Weiterhin verhindert die Nitridhartmaske 961 auch ungeplante Implantierungsdotierungen 962 des FINFET-Dotierungsgebiets 956. Ein Diodenabstand 936 stellt die elektrische Länge der Diode dar, die von der FINFET-Diodenvorrichtung 900 gebildet wird.
  • Das erste Dotierungsgebiet 918 und das zweite Dotierungsgebiet 920 des halbleitenden Körpers 916 können verschieden dotiert sein. Das erste Dotierungsgebiet 918 ist anders dotiert als ein erstes Dotierungsgebiet 918a und ein erstes Dotierungsgebiet 918b. Zu der unterschiedlichen Dotierung kann es aufgrund der Herstellung mit der Anwesenheit oder Abwesenheit verschiedener Strukturen einschließlich der Gateabstandshalter 952 und 954 und der Maske 961 kommen. Analog ist das zweite Dotierungsgebiet 920 anders dotiert als ein zweites Dotierungsgebiet 920a und ein zweites Dotierungsgebiet 920b. Auch das FINFET-Dotierungsgebiet 956 kann anders dotiert sein als das erste Dotierungsgebiet 918 und das zweite Dotierungsgebiet 920. Das FINFET-Dotierungsgebiet 956 kann auch bezüglich eines des ersten Dotierungsgebiets 918 oder des zweiten Dotierungsgebiets 920 ähnlich dotiert sein. Eine FINFET-Diodenvorrichtung 900 dieser Art kann verwendet werden, um lange und quasi abgestufte Anoden- und Kathodengebiete für eine reduzierte Leckage- und erhöhte Sperrrichtungsdurchbruchspannung bereitzustellen, während weiterhin der niedrige spezifische Widerstand und thermisch nützliche SEG-Filme genutzt werden.
  • Die Vorrichtung 900 kommuniziert zu der Außenwelt durch den ersten Kontakt 932, auf dem ersten Silizidgebiet 938 des ersten epitaxialen Films 922 angeordnet, und durch einen zweiten Kontakt 934, auf dem zweiten Silizidgebiet 940 des zweiten epitaxialen Films 944 angeordnet. Folglich können die Kontakte an externe Strukturen gekoppelt werden. Die Vorrichtung 900 kommuniziert auch mit der Außenwelt durch eine Gatestruktur, die die Gateschicht 960 enthält, die eine Gatelänge 959 aufweist. Es kann nun gewürdigt werden, dass der halbleitende Körper 916 als ein halbleitender Steg konfiguriert sein kann.
  • 10 ist ein Prozessflussdiagramm gemäß einiger Ausführungsformen.
  • In 1010 enthält der Prozess das Strukturieren eines halbleitenden Körpers auf einem dielektrischen Substrat.
  • In 1020 beinhaltet der Prozess das Einbringen eines Dotierungsdifferentials zwischen einem ersten Dotierungsgebiet des halbleitenden Körpers und einem zweiten Dotierungsgebiet des halbleitenden Körpers.
  • In 1030 beinhaltet der Prozess das Ausbilden eines in-situ dotierten SEG-Films auf dem ersten Dotierungsgebiet oder auf dem zweiten Dotierungsgebiet des halbleitenden Körpers.
  • In 1040 beinhaltet der Prozess das Ausbilden eines ersten Silizidgebiets zum Herstellen eines Kontakts zu dem ersten SEG-Film. Alternativ oder zusätzlich beinhaltet der Prozess bei 1042 das Ausbilden eines zweiten Silizidgebiets zum Herstellen eines Kontakts zu dem zweiten SEG-Film.
  • In 1050 beinhaltet der Prozess das Koppeln des ersten SEG-Films an eine externe Struktur. In 1052 beinhaltet der Prozess das Koppeln des zweiten SEG-Films an eine externe Struktur.
  • 11 ist ein Prozessflussdiagramm gemäß einiger Ausführungsformen.
  • In 1110 beinhaltet der Prozess das Strukturieren eines halbleitenden Körpers, auch als ein Steg oder Finne bezeichnet, auf einem dielektrischen Substrat.
  • In 1120 beinhaltet der Prozess das Ausbilden eines Gates über und auf dem Steg.
  • In 1122 beinhaltet der Prozess eine Erweiterungsimplantierung des Stegs um das Gate.
  • In 1124 beinhaltet der Prozess das Ausbilden eines Gateabstandshalters (Gate-Spacers) um das Gate.
  • In 1130 beinhaltet der Prozess das Ausbilden einer Hartmaske über und auf dem halbleitenden Steg. Bei einem nichtbeschränkenden Ausführungsbeispiel bedeckt eine erste Photomaske und Lack den halbleitenden Körper bei dem zweiten Dotierungsgebiet, während eine Implantierung in dem halbleitenden Körper in dem ersten Bereich durchgeführt wird. Analog bedeckt eine folgende Photomaske und Lack den halbleitenden Körper an dem ersten Dotierungsgebiet, während eine Implantierung in dem halbleitenden Körper in dem zweiten Bereich durchgeführt wird.
  • Es ist in 1130 auch ersichtlich, dass eine Verarbeitung direkt von 1110 zu 1130 weitergehen kann, wie in 8 dargestellt ist.
  • In 1140 beinhaltet der Prozess das Ausbilden eines SEG-Films auf dem ersten Dotierungsgebiet oder auf dem zweiten Dotierungsgebiet des halbleitenden Körpers.
  • In 1150 beinhaltet der Prozess das Implantieren des ersten SEG-Films. Alternativ oder zusätzlich beinhaltet der Prozess bei 1152 das Implantieren des zweiten SEG-Films.
  • In 1160 beinhaltet der Prozess das Ausbilden eines ersten Silizidgebiets zum Herstellen eines Kontakts zu dem ersten SEG-Film. Alternativ oder zusätzlich beinhaltet der Prozess in 1162 das Ausbilden eines zweiten Silizidgebiets zum Herstellen eines Kontakts zu dem zweiten SEG-Film.
  • In 1170 beinhaltet der Prozess das Koppeln des ersten SEG-Films an eine externe Struktur. In 1172 beinhaltet der Prozess das Koppeln des zweiten SEG-Films an eine externe Struktur.
  • 12 veranschaulicht ein Elektronikbauelement 1200, das eine Vertikaldiodenvorrichtungsausführungsform wie oben beschrieben enthält. Das Elektronikbauelement 1200 kann als eine externe Struktur bezeichnet werden. Auch Komponenten des Elektronikbauelements 1200 können als eine externe Struktur bezeichnet werden. Weiterhin können auch Teilkomponenten wie etwa ein erster Bereich eines halbleitenden Bauelements, das auf dem gleichen Chip einer Vertikaldiodenvorrichtungsausführungsform vorgesehen ist, als eine externe Struktur bezeichnet werden.
  • Das Elektronikbauelement 1200 enthält eine erste Komponente 1220, die von dem Koppeln an eine Vertikaldiodenvorrichtung profitiert. Zu Beispielen der ersten Komponente 1220 zählen Funktionalitäten für elektrostatische Entladung (ESD) wie etwa ein Ausgangstreiber. Ein weiteres Beispiel der ersten Komponente 1220 beinhaltet eine ESD-Funktionalität in einer Logikschaltung. Bei diesen Beispielen wird die Bauelementoperation durch die Anwesenheit einer vertikaldiodenvorrichtung verbessert.
  • Bei einer Ausführungsform enthält das Bauelement 1200 weiterhin eine Stromquelle 1230. Die Stromquelle 1230 ist unter Verwendung einer Verbindungs-Schaltungsanordnung 1240 elektrisch an die erste Bauelementkomponente 1220 angeschlossen. Bei einer Ausführungsform enthält die Verbindungs-Schaltungsanordnung 1240 eine Vertikaldiodenvorrichtungsausführungsform.
  • Bei einer Ausführungsform enthält das Bauelement 1200 weiterhin eine zweite Bauelementkomponente 1210. Die zweite Komponente ist elektrisch unter Verwendung einer Verbindungs-Schaltungsanordnung 1242 elektrisch mit der ersten Komponente 1220 verbunden. Gleichermaßen enthält bei einer Ausführungsform die Verbindungs-Schaltungsanordnung 1242 eine Vertikaldiodenvorrichtungsausführungsform. Zu Beispielen von zweiten Bauelementkomponenten 1210 zählen Signalverstärker, Speicherstrukturen, eine Logikschaltungsanordnung, Ausgangsschaltungen, ESD-Schaltungen oder eine andere Mikroverarbeitungsvorrichtung. Abgesehen von der Verbindungs-Schaltungsanordnung enthalten die erste Bauelementkomponente 1220 und/oder die zweite Bauelementkomponente 1210 eine gemäß oben beschriebenen Prozessausführungsformen ausgebildete Vertikaldiodenvorrichtungsausführungsform.
  • Hierin offenbarte Ausführungsformen eignen sich zur Anwendung in Ausführungsformen von Mikroelektronikbauelementen, die passive Bauelemente nahe den Mikroelektronikabschnitten erfordern. Außerdem können Ausführungsformen des erörterten Systems in einer großen Vielzahl von drahtlosen Kommunikationseinrichtungen wie etwa Mobiltelefon, tragbaren Computern und anderen handgehaltenen drahtlosen digitalen Einrichtungen verwendet werden.
  • Die beiliegenden Zeichnungen zeigen an Hand einer Veranschaulichung und nicht Beschränkung spezifische Ausführungsformen, wie der Gegenstand praktiziert werden kann. Die dargestellten Ausführungsformen sind in ausreichendem Detail beschrieben, damit der Fachmann die hierin offenbarten Lehren praktizieren kann. Andere Ausführungsformen können genutzt und davon abgeleitet werden. Kombinationen der obigen Ausführungsformen und andere hierin nicht spezifisch beschriebenen Ausführungsformen ergeben sich dem Fachmann bei der Lektüre der obigen Beschreibung. In der vorausgegangenen Erörterung und in den Ansprüchen werden die Ausdrücke ”enthaltend” und ”umfassend” auf offene Weise verwendet und sollten somit so ausgelegt werden, dass sie ”enthaltend, aber nicht beschränkt auf....” bedeuten.

Claims (25)

  1. Vorrichtung (100, 205, 500, 600, 700, 800, 900), aufweisend: einen halbleitenden Körper (116, 216, 516, 816, 916), wobei der halbleitende Körper (116, 216, 516, 816, 916) ein erstes Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) und ein zweites Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) enthält, wobei das zweite Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) neben dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) ausgebildet ist; einen über und auf dem halbleitenden Körper (116, 216, 516, 816, 916) an dem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) angeordneten epitaxialen Film (122, 222, 522, 822, 922); und einen zwischen dem halbleitenden Körper (116, 216, 516, 816, 916) und dem epitaxialen Film (122, 222, 522, 822, 922) ausgebildeten Diodenübergang (124, 224, 524, 824, 924), wobei der Diodenübergang (124, 224, 524, 824, 924) so konfiguriert ist, dass er eine Vertikaldiodenaktivität durch den Diodenübergang (124, 224, 524, 824, 924) gestattet.
  2. Vorrichtung nach Anspruch 1, wobei der halbleitende Körper auf einem Substrat angeordnet ist, wobei die Vorrichtung weiterhin folgendes enthält: eine auf dem epitaxialen Film angeordnete erste Silizidschicht; eine auf dem zweiten Dotierungsgebiet angeordnete zweite Silizidschicht, wobei die zweite Silizidschicht vertikal näher an dem Substrat liegt als die erste Silizidschicht.
  3. Vorrichtung (205, 500, 600, 700, 800, 900) nach Anspruch 1, wobei der Diodenübergang (224, 524, 824, 924) auch so konfiguriert ist, dass er eine Lateraldiodenaktivität zwischen dem halbleitenden Körper (216, 516, 816, 916) und dem epitaxialen Film (222, 522, 822, 922) gestattet.
  4. Vorrichtung (100, 205, 500, 600, 700, 800, 900) nach einem der Ansprüche 1 bis 3, wobei der Diodenübergang (124, 224, 524, 824, 924) durch eine Diodenübergangsgrenze (126, 226, 526, 826, 926) innerhalb des ersten Dotierungsgebiets (118, 218, 518, 818, 918a, 918b) definiert ist und wobei die Diodenübergangsgrenze (126, 226, 526, 826, 926) von dem zweiten Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) beabstandet ist.
  5. Vorrichtung (500, 600, 700, 800, 900) nach einem der Ansprüche 1 bis 4, wobei der epitaxiale Film (522, 822, 922) ein erster epitaxialer Film (522, 822, 922) ist, ferner aufweisend einen neben dem ersten epitaxialen Film (522, 822, 922) angeordneten zweiten epitaxialen Film (544, 844, 944).
  6. Vorrichtung (500, 600, 700, 800, 900) nach Anspruch 5, ferner aufweisend: ein erstes Silizidgebiet (538, 838, 938) in dem ersten epitaxialen Film (522, 822, 922); und ein zweites Silizidgebiet (540, 840, 940) in dem zweiten epitaxialen Film (544, 844, 944).
  7. Vorrichtung (500, 600, 700, 800, 900) nach Anspruch 5 oder 6, wobei der der zweite epitaxiale Film (544, 844, 944) von dem ersten epitaxialen Film (522, 822, 922) beabstandet ist.
  8. Vorrichtung (800, 900) nach einem der Ansprüche 5 bis 7, ferner aufweisend: eine zwischen dem ersten epitaxialen Film (822, 922) und dem zweiten epitaxialen Film (844, 944) angeordnete Hartmaske (860, 961).
  9. Vorrichtung (500) nach einem der Ansprüche 1 bis 8, wobei der halbleitende Körper (516) als halbleitende Finne (516) ausgebildet ist, ferner aufweisend mindestens eine zusätzliche halbleitende Finne (516), wobei die halbleitende Finne (516) und die mindestens eine zusätzliche halbleitende Finne (516) elektrisch parallel gekoppelt sind.
  10. Vorrichtung (100, 205, 500, 600, 700, 800, 900) nach einem der Ansprüche 1 bis 9, wobei das erste Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) an einen ersten Kontakt (132, 232, 532, 832, 932) gekoppelt ist und das zweite Dotierungsgebiet (120, 220, 520, 820, 920a, 920b) an einen zweiten Kontakt (134, 234, 534, 834, 934) gekoppelt ist.
  11. Vorrichtung (500, 600, 700, 900), aufweisend: einen halbleitenden Körper (516, 816, 916), wobei der halbleitende Körper (516, 816, 916) eine erste seitliche Dimension definiert; einen über und auf einem ersten Dotierungsgebiet (518, 818, 918a, 918b) des halbleitenden Körpers (516, 816, 916) angeordneten ersten epitaxialen Film (522, 822, 922); einen Diodenübergang (524, 824, 924), der so konfiguriert ist, dass er eine vertikal gerichtete Diodenaktivität zwischen dem halbleitenden Körper (516, 816, 916) und dem ersten epitaxialen Film (522, 822, 922) gestattet; einen über und auf einem zweiten Dotierungsgebiet (520, 820, 920a, 920b) des halbleitenden Körpers (516, 816, 916) angeordneten zweiten epitaxialen Film (544, 844, 944) und eine über dem halbleitenden Körper (516, 816, 916) angeordnete und auch zwischen dem ersten epitaxialen Film (522, 822, 922) und dem zweiten epitaxialen Film (544, 844, 944) angeordnete Gatestruktur (550, 552, 554, 558, 560; 952, 954, 958, 960).
  12. Vorrichtung (500, 600, 700, 900) nach Anspruch 11, wobei der erste epitaxiale Film (522, 822, 922) und der zweite epitaxiale Film (544, 844, 944) auf dem halbleitenden Körper (516, 816, 916) beabstandet sind, wobei die Vorrichtung (500, 600, 700, 900) weiterhin folgendes enthält: ein drittes Dotierungsgebiet (556, 956) des halbleitenden Körpers (516, 816, 916), das unter der Gatestruktur (550, 552, 554, 558, 560; 952, 954, 958, 960) angeordnet ist.
  13. Vorrichtung (500, 600, 700, 900) nach Anspruch 11 oder 12, ferner aufweisend: eine auf dem ersten epitaxialen Film (522, 822, 922) angeordnete erste Silizidschicht (538, 838, 938); einen auf der ersten Silizidschicht (538, 838, 938) angeordneten ersten Kontakt (532, 832, 932); eine auf dem zweiten epitaxialen Film (544, 844, 944) angeordnete zweite Silizidschicht (540, 840, 940) und einen auf der zweiten Silizidschicht (540, 840, 940) angeordneten zweiten Kontakt (534, 834, 934).
  14. Vorrichtung (500) nach einem der Ansprüche 11 bis 13, wobei der Halbleiterkörper (516) einer von mehreren parallel gekoppelten Halbleiterkörpern (516) ist, wobei ein erstes Dotierungsgebiet (518) an einen ersten Kontakt (532) gekoppelt ist und ein zweites Dotierungsgebiet (520) an einen zweiten Kontakt (534) gekoppelt ist.
  15. Vorrichtung (800, 900) nach einem der Ansprüche 11 bis 14, ferner aufweisend eine zwischen dem ersten epitaxialen Film (822, 922) und dem zweiten epitaxialen Film (844, 944) angeordnete Hartmaske (860, 961).
  16. Vorrichtung (100, 205, 500, 600, 700, 800, 900), aufweisend: eine halbleitende Finne (116, 216, 516, 816, 916), welche über und auf einem dielektrischen Substrat (112, 212, 512, 812, 912) oder Volumenhalbleiter angeordnet ist; einen über und auf der halbleitenden Finne (116, 216, 516, 816, 916) an einem ersten Dotierungsgebiet (118, 218, 518, 818, 918a, 918b) davon angeordneten ersten epitaxialen Film (122, 222, 522, 822, 922), wobei der erste epitaxiale Film (122, 222, 522, 822, 922) eine obere Oberfläche und eine seitliche Oberfläche enthält und wobei der erste epitaxiale Film (122, 222, 522, 822, 922) eine Diodenübergangsgrenze (126, 226, 526, 826, 926) mit der halbleitenden Finne (116, 216, 516, 816, 916) enthält; und einen an der halbleitenden Finne (116, 216, 516, 816, 916) und der Diodengrenze (116, 216, 516, 816, 916) ausgebildeten Vertikaldiodenübergang (124, 224, 524, 824, 924).
  17. Vorrichtung (500, 600, 700, 800, 900) nach Anspruch 16, ferner aufweisend einen über und auf der halbleitenden Finne (516, 816, 916) an einem zweiten Dotierungsgebiet (520, 820, 920a, 920b) davon angeordneten zweiten epitaxialen Film (544, 844, 944).
  18. Vorrichtung (500, 600, 700, 900) nach Anspruch 17, ferner aufweisend ein über der halbleitenden Finne (516, 816, 916) angeordnetes und weiter zwischen dem ersten Dotierungsgebiet (518, 818, 918a, 918b) und dem zweiten Dotierungsgebiet (520, 820, 920a, 920b) angeordnetes Gate (560, 960).
  19. Verfahren (1000), aufweisend: Strukturieren (1010) eines halbleitenden Körpers auf einem Substrat; Ausbilden (1020) eines Dotierungsunterschieds in dem halbleitenden Körper zwischen einem ersten Dotierungsgebiet des halbleitenden Körpers und einem zweiten Dotierungsgebiet des halbleitenden Körpers, wobei das zweite Dotierungsgebiet neben dem ersten Dotierungsgebiet ausgebildet ist; Ausbilden (1030) eines in situ dotierten SEG-Films, der durch selektives epitaxiales Wachstum hergestellt wird, auf dem ersten Dotierungsgebiet oder auf dem zweiten Dotierungsgebiet des halbleitenden Körpers, wobei das Ausbilden des in situ dotierten SEG-Films einen Vertikaldiodenübergang zwischen dem halbleitenden Körper und dem SEG-Film bildet.
  20. Verfahren (1000) nach Anspruch 19, wobei der SEG-Film ein erster SEG-Film ist, wobei das Verfahren ferner folgendes aufweist: Ausbilden eines zweiten SEG-Films über dem halbleitenden Körper bei dem zweiten Dotierungsgebiet; Ausbilden (1040) eines ersten Silzidgebiets zum Herstellen eines Kontakts zu dem ersten SEG-Film; und Ausbilden (1042) eines zweiten Silizidgebiets zum Herstellen eines Kontakts zu dem zweiten SEG-Film.
  21. Verfahren (1000) nach Anspruch 19 oder 20, ferner aufweisend: Koppeln des ersten SEG-Films (1050) an eine externe Struktur und Koppeln des zweiten SEG-Films (1052) an eine externe Struktur.
  22. Verfahren, aufweisend: Strukturieren eines halbleitenden Körpers auf einem Substrat, wobei der halbleitende Körper ein erstes Dotierungsgebiet und ein zweites Dotierungsgebiet enthält; Ausbilden einer Hartmaske über einem Abschnitt des halbleitenden Körpers und Verwenden der Hartmaske als eine blockierende Struktur; Aufwachsen eines ersten SEG-Films, der durch selektives epitaxiales Wachstum hergestellt wird, über dem ersten Dotierungsgebiet; Aufwachsen eines zweiten SEG-Films über dem zweiten Dotierungsgebiet; Ausbilden eines ersten selbstjustierten Silizidgebiets aus einem Abschnitt des ersten SEG-Films und Ausbilden eines zweiten selbstjustierten Silizidgebiets aus einem Abschnitt des zweiten SEG-Films.
  23. Verfahren nach Anspruch 22, wobei das Aufwachsen mindestens eines des ersten SEG-Films und des zweiten SEG-Films mit einer in situ Dotierung davon erfolgt.
  24. Verfahren nach Anspruch 22 oder 23, wobei die Hartmaske über einem Gatestapel, dem ersten SEG-Film und dem zweiten SEG-Film angeordnet ist, wobei das Verfahren ferner folgendes aufweist: Implantieren eines Abschnitts des ersten Dotierungsgebiets, der zwischen der Hartmaske und dem ersten SEG-Film exponiert ist, wobei das Implantieren mit einem Dotierstoff vom P- oder vom N-Typ durchgeführt wird; Implantieren eines Abschnitts des zweiten Dotierungsgebiets, der zwischen der Hartmaske und dem zweiten SEG-Film exponiert ist, wobei das Implantieren mit dem anderen Dotierstoff vom P- oder vom N-Typ durchgeführt wird.
  25. Verfahren nach einem der Ansprüche 22 bis 24, ferner aufweisend: Koppeln des ersten SEG-Films an eine externe Struktur und Koppeln des zweiten SEG-Films an die externe Struktur.
DE102008038552A 2007-09-27 2008-08-20 Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen Expired - Fee Related DE102008038552B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/862,964 US7888775B2 (en) 2007-09-27 2007-09-27 Vertical diode using silicon formed by selective epitaxial growth
US11/862,964 2007-09-27

Publications (2)

Publication Number Publication Date
DE102008038552A1 DE102008038552A1 (de) 2009-04-16
DE102008038552B4 true DE102008038552B4 (de) 2013-07-18

Family

ID=40435626

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008038552A Expired - Fee Related DE102008038552B4 (de) 2007-09-27 2008-08-20 Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen

Country Status (2)

Country Link
US (3) US7888775B2 (de)
DE (1) DE102008038552B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814417B1 (ko) * 2006-10-02 2008-03-18 삼성전자주식회사 단결정 실리콘 패턴 형성 방법 및 이를 이용한 불 휘발성 메모리 소자의 형성 방법
US7888775B2 (en) 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth
US8587074B2 (en) * 2011-05-05 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Device having a gate stack
US8482078B2 (en) * 2011-05-10 2013-07-09 International Business Machines Corporation Integrated circuit diode
US8502320B2 (en) * 2011-09-30 2013-08-06 Broadcom Corporation Zener diode structure and process
US9012997B2 (en) 2012-10-26 2015-04-21 International Business Machines Corporation Semiconductor device including ESD protection device
US20140191319A1 (en) * 2013-01-04 2014-07-10 GlobalFoundries, Inc. Finfet compatible diode for esd protection
US9006087B2 (en) 2013-02-07 2015-04-14 International Business Machines Corporation Diode structure and method for wire-last nanomesh technologies
US9190419B2 (en) 2013-02-07 2015-11-17 International Business Machines Corporation Diode structure and method for FINFET technologies
US8927397B2 (en) 2013-02-07 2015-01-06 International Business Machines Corporation Diode structure and method for gate all around silicon nanowire technologies
US9620502B2 (en) * 2013-04-10 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor device including an extended impurity region
US8941161B2 (en) 2013-05-07 2015-01-27 International Business Machines Corporation Semiconductor device including finFET and diode having reduced defects in depletion region
JP2014229713A (ja) * 2013-05-21 2014-12-08 独立行政法人産業技術総合研究所 半導体装置および半導体装置の製造方法
US9006054B2 (en) 2013-06-13 2015-04-14 International Business Machines Corporation Lateral diode compatible with FinFET and method to fabricate same
US9349863B2 (en) 2013-08-07 2016-05-24 Globalfoundries Inc. Anchored stress-generating active semiconductor regions for semiconductor-on-insulator finfet
KR102330757B1 (ko) 2015-03-30 2021-11-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9711533B2 (en) 2015-10-16 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices having different source/drain proximities for input/output devices and non-input/output devices and the method of fabrication thereof
US9793262B1 (en) 2016-04-27 2017-10-17 Globalfoundries Inc. Fin diode with increased junction area
US10319662B2 (en) 2017-02-01 2019-06-11 Indian Institute Of Science Non-planar electrostatic discharge (ESD) protection devices with nano heat sinks
US10483258B2 (en) 2017-02-25 2019-11-19 Indian Institute Of Science Semiconductor devices and methods to enhance electrostatic discharge (ESD) robustness, latch-up, and hot carrier immunity
US9991359B1 (en) 2017-06-15 2018-06-05 International Business Machines Corporation Vertical transistor gated diode
US10600774B2 (en) 2018-04-06 2020-03-24 Qualcomm Incorporated Systems and methods for fabrication of gated diodes with selective epitaxial growth
CN112805837B (zh) * 2018-09-30 2022-04-12 华为技术有限公司 栅控二极管及芯片
US11101374B1 (en) 2020-06-13 2021-08-24 International Business Machines Corporation Nanosheet gated diode
CN113035957A (zh) * 2021-03-01 2021-06-25 泉芯集成电路制造(济南)有限公司 一种鳍式场效应晶体管及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034397A (en) * 1996-10-22 2000-03-07 International Business Machines Corporation Silicon-on-insulator body- and dual gate-coupled diode for electrostatic discharge (ESD) applications
US6261911B1 (en) * 1999-02-13 2001-07-17 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a junction in a semiconductor device
US6617649B2 (en) * 2000-12-28 2003-09-09 Industrial Technology Research Institute Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes
US6645820B1 (en) * 2002-04-09 2003-11-11 Taiwan Semiconductor Manufacturing Company Polycrystalline silicon diode string for ESD protection of different power supply connections
US6690065B2 (en) * 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
DE102004036278A1 (de) * 2004-07-27 2006-03-23 Siemens Ag Halbleiterbauelement und Verfahren zum Betreiben des Halbleiterbauelements als elektronischer Schalter
US7138313B2 (en) * 2004-03-31 2006-11-21 International Business Machines Corporation Method for creating a self-aligned SOI diode by removing a polysilicon gate during processing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373255A (en) * 1979-06-19 1983-02-15 The United States Of America As Represented By The Secretary Of The Air Force Method of making oxide passivated mesa epitaxial diodes with integral plated heat sink
FR2693314B1 (fr) * 1992-07-02 1994-10-07 Alain Chantre Transistor JFET vertical à mode de fonctionnement bipolaire optimisé et procédé de fabrication correspondant.
US6448160B1 (en) * 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
DE10308313B4 (de) 2003-02-26 2010-08-19 Siemens Ag Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
DE10361134B4 (de) * 2003-12-23 2014-10-23 Infineon Technologies Ag Verfahren zur Herstellung eines p-Emitters eines IGBTs, einer Anode, einer Diode und einer Anode eines asymmetrischen Thyristors.
WO2005091988A2 (en) * 2004-03-19 2005-10-06 Fairchild Semiconductor Corporation Method and device with durable contact on silicon carbide
KR100672826B1 (ko) * 2004-12-03 2007-01-22 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
KR100882930B1 (ko) * 2004-12-17 2009-02-10 삼성전자주식회사 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들
EP1872396A4 (de) * 2005-04-22 2009-09-23 Icemos Technology Corp Superübergangsbauelement mit oxidausgekleideten gräben und verfahren zur herstellung eines superübergangsbauelements mit oxidausgekleideten gräben
US7341932B2 (en) * 2005-09-30 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Schottky barrier diode and method thereof
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
US20080128762A1 (en) * 2006-10-31 2008-06-05 Vora Madhukar B Junction isolated poly-silicon gate JFET
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
US7737468B2 (en) * 2007-05-21 2010-06-15 Infineon Technologies Ag Semiconductor devices having recesses filled with semiconductor materials
EP2040300B1 (de) * 2007-09-20 2016-07-06 Imec MOSFETs und Verfahren zu deren Fertigung
US7888775B2 (en) 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6034397A (en) * 1996-10-22 2000-03-07 International Business Machines Corporation Silicon-on-insulator body- and dual gate-coupled diode for electrostatic discharge (ESD) applications
US6261911B1 (en) * 1999-02-13 2001-07-17 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a junction in a semiconductor device
US6617649B2 (en) * 2000-12-28 2003-09-09 Industrial Technology Research Institute Low substrate-noise electrostatic discharge protection circuits with bi-directional silicon diodes
US6690065B2 (en) * 2000-12-28 2004-02-10 Industrial Technology Research Institute Substrate-biased silicon diode for electrostatic discharge protection and fabrication method
US6645820B1 (en) * 2002-04-09 2003-11-11 Taiwan Semiconductor Manufacturing Company Polycrystalline silicon diode string for ESD protection of different power supply connections
US7138313B2 (en) * 2004-03-31 2006-11-21 International Business Machines Corporation Method for creating a self-aligned SOI diode by removing a polysilicon gate during processing
DE102004036278A1 (de) * 2004-07-27 2006-03-23 Siemens Ag Halbleiterbauelement und Verfahren zum Betreiben des Halbleiterbauelements als elektronischer Schalter

Also Published As

Publication number Publication date
US20090085163A1 (en) 2009-04-02
DE102008038552A1 (de) 2009-04-16
US20110095347A1 (en) 2011-04-28
US8318553B2 (en) 2012-11-27
US20130009215A1 (en) 2013-01-10
US7888775B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
DE102008038552B4 (de) Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen
DE102009049775B4 (de) Vertikal integriertes elektronisches Bauelement, Finnen-Bipolartransistor und Verfahren zu deren Herstellung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102014107325A1 (de) Halbleiterbauelement
DE112011100605B4 (de) Integriertes Hall-Effekt-Element mit Germanium-Hall-Platte und Verfahren zu deren Herstellung
DE102013106152A1 (de) Drainerweiterte MOS-Vorrichtung für Bulk-Finfet-Technologie
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE2500047A1 (de) Verfahren zur herstellung von metalloxid-halbleitereinrichtungen
DE3214893A1 (de) Halbleiteranordnung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102015118616B3 (de) Latchup-fester Transistor
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10162976A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102004030848A1 (de) LDMOS-Transistor-Vorrichtung, integrierter Schaltkreis und Verfahren zur Herstellung dieser
DE102019000758A1 (de) Lateral diffundierter mosfet auf völlig verarmtem soi mit niedrigemdurchlasswiderstand
DE19845066C2 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP1213766A2 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung sowie dazugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20131019

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee