DE2500047A1 - Verfahren zur herstellung von metalloxid-halbleitereinrichtungen - Google Patents
Verfahren zur herstellung von metalloxid-halbleitereinrichtungenInfo
- Publication number
- DE2500047A1 DE2500047A1 DE19752500047 DE2500047A DE2500047A1 DE 2500047 A1 DE2500047 A1 DE 2500047A1 DE 19752500047 DE19752500047 DE 19752500047 DE 2500047 A DE2500047 A DE 2500047A DE 2500047 A1 DE2500047 A1 DE 2500047A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- zones
- devices
- conductivity type
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 60
- 230000008569 process Effects 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 5
- 150000004706 metal oxides Chemical class 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 59
- 239000012535 impurity Substances 0.000 claims description 44
- 150000002500 ions Chemical class 0.000 claims description 19
- 229910052796 boron Inorganic materials 0.000 claims description 12
- -1 boron ions Chemical class 0.000 claims description 12
- 238000011109 contamination Methods 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 28
- 125000004429 atom Chemical group 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000012876 carrier material Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000037230 mobility Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- XJRVHLCRNSCUGS-UHFFFAOYSA-N [As].[Si](=O)=O Chemical compound [As].[Si](=O)=O XJRVHLCRNSCUGS-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000839 emulsion Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002296 pyrolytic carbon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/018—Compensation doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
Verfahren zur Herstellung von Metalloxid-Halbleitereinrichtungen
Die Erfindung betrifft ein Verfahren zur Herstellung von Ne talloxid-Halbleitereinrichtungen
(im folgenden als MOS-Ein richtungen bezeichnet) gemäß dem Oberbegriff des Anspruchs 1.
Eine Ausführungsform der in großem Umfang verwendeten Halb leitereinrichtungen
wird als Metalloxid-Halbleiter-Feldeffekttransistoren bezeichnet. ^Im folgendes wird von MOS-FeIdeffekttransistoren
bzw. von MOSFET gesprochen.) Die Grundausführung eines MOSFET*β besteht aus einem Substrat oder Plättchen
eines ersten Leitfähigkeitetyps» welcher zwei gesonderte, im Abstand voneinander angeordnete Bereich· aufweist, welche
mit Verunreinigungen eines zweiten Leitfäfcfekeitstype dotiert
sind. Diese dotierten Bereiche werden als die Quelle und Senke des Transistors bezeichnet. Der Bereich de· Substrate,
welcher die Quellen- und die Senkenbereiche trennt, wird als der Kanalbereich bezeichnet. Das Substrat weist auf seiner
509828/0679
Oberfläche eine Isolierschicht auf, welche normalerweise aus
einem Siliziumoxid, vorzugsweise einem Siliziumdioxid besteht. In der Isolierschicht sind über den Quellen- bzw. Senkenbe reichen Löcher ausgebildet, und es ist über der Oberfläche der Einheit ein· leitende Schicht aufgebracht. Bei herkömmmlichen Photoätzverfahren ist die leitende Schicht vorgezeichent, um
die Quellen-Senken- und Steuerelektroden des Transistors zu
bilden. Die Steuerelektrode überdeckt normalerweise den gesamten Kanalbereich, damit der Transistor richtig arbeitet.
einem Siliziumoxid, vorzugsweise einem Siliziumdioxid besteht. In der Isolierschicht sind über den Quellen- bzw. Senkenbe reichen Löcher ausgebildet, und es ist über der Oberfläche der Einheit ein· leitende Schicht aufgebracht. Bei herkömmmlichen Photoätzverfahren ist die leitende Schicht vorgezeichent, um
die Quellen-Senken- und Steuerelektroden des Transistors zu
bilden. Die Steuerelektrode überdeckt normalerweise den gesamten Kanalbereich, damit der Transistor richtig arbeitet.
MOSFBT1 en können aus Siliziumsubstraten bzw. -trägermaterialien
des P-Leitfähigkeitstyps mit dotierten Quellen- und Senkenbereichen
des N-Leitfähigkeitstyps oder aus Siliziumsubstraten
bzw. -trägermaterialien des N-Leitfähigkeitstyps mit dotier ten
Senken- und Quellenbereichen des P- Leitfähigkeitstyps hergestellt
werden. Die erstgenannten Ausführungsformen werden
als N-Kanal-MOSFET*en bezeichent, da die primären Ladungsträ ger Elektronen sind, während die zweitgenannten Ausführungs formen «la P-Kanal-MOSFET'en bezeichnet werden, da die primären
Ladungsträger Löcher sind. Vorzugsweise werden jedoch MOSFET'en des N-Kanaltypa hergestellt, da negative Ladungsträger eine
größere Trägerbeweglichkeit als positive Ladung« träger haben,
so daB die N-Kanal-MOSFET'en mit größerer Geschwindigkeit ar beiten können. Ferner arbeiten die N-Kanal-MOSFET'en mit Steuerspannungen, welche mit normalen bzw. genormten bipolaren integrierten Schaltungen besser verträglich sind. Jedoch sind
die N-Kanal-MOSFET·en viel empfindlicher als die P-Kanal-MOS-FET'en, was auf einer eohädliehen elektrischen ligenechaft beruht, welche ala Feldinversion bezeichnet wird, die ,wenn sie
nicht gesteuert ist, zu einer parasitären Wirkung zwischen benachbarten Transistoren in der Schaltung führt, wodurch die
Leistung und das Betriebeverhalten der Schaltung wesentlich
herabgesetzt wird. Infolgedessen müssen Einrichtungen geschaffen werden, um diese Schwierigkeit aufgrund einer Feldinversion zu beseitigen, wenn N-Kanal-MOSFET1en verwendet werden.
als N-Kanal-MOSFET*en bezeichent, da die primären Ladungsträ ger Elektronen sind, während die zweitgenannten Ausführungs formen «la P-Kanal-MOSFET'en bezeichnet werden, da die primären
Ladungsträger Löcher sind. Vorzugsweise werden jedoch MOSFET'en des N-Kanaltypa hergestellt, da negative Ladungsträger eine
größere Trägerbeweglichkeit als positive Ladung« träger haben,
so daB die N-Kanal-MOSFET'en mit größerer Geschwindigkeit ar beiten können. Ferner arbeiten die N-Kanal-MOSFET'en mit Steuerspannungen, welche mit normalen bzw. genormten bipolaren integrierten Schaltungen besser verträglich sind. Jedoch sind
die N-Kanal-MOSFET·en viel empfindlicher als die P-Kanal-MOS-FET'en, was auf einer eohädliehen elektrischen ligenechaft beruht, welche ala Feldinversion bezeichnet wird, die ,wenn sie
nicht gesteuert ist, zu einer parasitären Wirkung zwischen benachbarten Transistoren in der Schaltung führt, wodurch die
Leistung und das Betriebeverhalten der Schaltung wesentlich
herabgesetzt wird. Infolgedessen müssen Einrichtungen geschaffen werden, um diese Schwierigkeit aufgrund einer Feldinversion zu beseitigen, wenn N-Kanal-MOSFET1en verwendet werden.
509828/0679
Arten unterteilt werden, nämlich in Translatoren des Anreicherungetyps
und des Verarmungstyps. Tranaistoren des Anreiche rungstyps
sind normalerweise nichtleitend (d.h. sie weisen einen hohen Widerstand zwischen ihren Ausgangsanschlüssen auf),
wenn eine Vorspannung von null Volt an deren Steueranschlufi angelegt
ist. Damit ein Transistor des Anreicherungstype leitend
wird, muß daher eine Spannung einer bestimmten Größe und Polarität (die sogenannte Schwellenwertspannung) an dessen Steueranschluß
angelegt werden. Andererseits sind Transistoren des Verarmungstyps normalerweise leitend und weisen infolgedessen
einen geringen Widerstand an ihren Ausgangaanschlüssen auf,
selbst wenn keine Vorspannung an die Steueranschlüsse angelegt ist. Jedoch können Transistoren des Verarmungetyps besser leitfähig
oder ganz nichtleitfähig gemacht werden, wenn Vorspannungen entsprechender Größe und Polarität an ihre Steueranschlüsse
angelegt werden.
Die Schwellenwertspannung, oder allgemeiner ausgedrückt, ob
ein Transistor ein Transistor des Anreicherungs- oder Verar mungstyps
ist, wird dunb das Herstellungsverfahren festgelegt. Wenn beispielsweise ein Ioneneinsetzverfahren angewendet wird,
werden bekanntlich die Art und die Konzentration der in den Kanalbereich eingesetzten Ionen entsprechend gesteuert, um Transistoren
mit der gewünschten Schwellenwertspannung zu erhalten.
Ferner sollten Transistoren des Verarmunga- und des Anreiche rungstyps
auf demselben Substrat bzw. Trägermaterial herge stellt werden können, da bestimmte Schaltungen, wie beispielsweise
stromdrosselnde bzw. Verarmungsinverter sowohl Traneis toren
des Verarmungs- als auch des Anreicherungstyps erfordern. Um dies zu erreichen, ist ein Verfahren geschaffen worden, nach
welchem sowohl Transistoren des Verarmungβ- als auch des Anreicherungstype
auf einem einzigen Substrat mittels einer einzi gen gesteuerten Ioneneinsetzung hergestellt werden können. Dies
Verfahren ist im einzelnen in der am 30.August 1973 eingereichten US-Patentanmeldung SN. 392 971 mit dem Titel "Integrierte
MOS-Schaltung" beschrieben, welche auf dieselbe Anmelderin wie
609828/0679
die vorliegende Anmeldung zurückgeht.
Aufgrund der Fortschritte in der Technologie der MOSFET-Schaltungen
ist festgestellt worden, daß bestimmte integrierte Schaltungen, welche sehr in Rechnerspeichern verwendet werden
können, viel wirksamer arbeiten können, wenn auf einem einzi gen Substrat Transistoren mit einer Vielzahl verschiedener
Schwellenwertspannungen hergestellt werden können. Beispielsweise werden in einem statischen Speicher mit wahlweisem Zu griff
Speicherzellen mit Einrichtungen des Verarmungstyps mit Schwellenwertspannungen von -IV verwendet, um die Schaltungsgröße und den Energieverbrauch auf ein Minimum herabzusetzen.
In den peripheren- oder Endgeräten werden Einrichtungen des
Verarmungstyps mit Schwellenwertspannungen von -3V verwendet,
um die Geschwindigkeit zu optimisieren und die Größer herabzusetzen. Wenn alle diese Einrichtungen des Verarmungstyps die seihe
Schwellenwertspannung aufweisen, würden sie sehr unwirksam sein.
Ein weiterer Gesichtspunkt, welcher bei einem vorteilhaften
und vertretbaren Herstellungsverfahren für MOSFET*en berück sichtigt
werden muß, ist die parasitäre Transistorwirkung, welche zwischen benachbarten N-Kanal-Transistoren vorkommt.
Da eine integrierte Schaltung viele einzelne, sehr nahe bei einander angeordnete Transistoren und die sie verbindenden elektrischen
Leiter aufweist, ergeben sich Bereiche (welche als das Feld bezeichnet werden) der integrierten Schaltung zwischen
benachbarten Transistoren, welche im Aufbau einem einzelenen Transistor entsprechen, indem sich ein elektrischer Leiter über
zwei nichtverbundene N-Bereiche erstreckt, aber von diesen durch eine Isolierschicht getrennt ist. Sollte allerdings eine
Spannung in diesem Leiter bewirken, daß ein Strom zwischen den darunterliegenden N-Bereichen fließt, ist ein parasitärer Transistor
gebildet, welcher für die integrierte Schaltung nachteilig ist. Diese Wirkung, welche als Feldinversion bezeichnet
wird, muß beseitigt werden, um ein einwandfreies Arbeiten der Schaltung zu gewährleisten.
509828/0679
Ein Verfahren, um diese parasitären Transistoren zu beseitigen,
besteht darin, den integrierten Schaltungeaufbau so auszulegen, daß eine Feldinveraion bei einer Spannung nicht vorkommen kann,
welche an irgendeinem Element der integrierten Schaltung wäh rend des normalen Betriebs anliegen kann. Die Minimale Spannung,
welche die parasitäre Transistorwirkung zur Folge hat, wird als die Feld-Inversionsspannung bezeichnet. Wenn diese Feld-Inversionsspannung
wesentlich höher als die Betriebsspannung des MOS-FET1 s gelegt wird, kann diese Wirkung beseitigt werden. Auch
hat sich ergeben, daß bei einer entsprechenden Dotierung der Feldbereiche die Feld-Inversionsspannung wesentlich höher sein
kann als die Betriebsspannung der MOSFET*en, wobei dann die
schädliche parasitäre Transistorwirkung wesentlich geringer ist. Infolgedessen sollte ein Herstellungsverfahren so ausgelegt
sein, daß keine zusätzlichen Schritte notwendig sind, um eine entsprechende Dotierung des Feldes zu erreichen.
Aufgabe der Erfindung ist es daher, ein Herstellungsverfahren
für MOSFET1en mit einer Vielzahl von Schwellenwertspannungen
auf einem einzigen Halbleitersubstrat oder -träger zu schaffen, welches auch eine Felddotierung mit einschließt, die keine zusätzlichen
Herstelllungsschritte erfordert, und bei welchem nur herkömmliche Verfahrensschritte verwendet werden und welches
infolgedessen mit einer herkömmlichen Einrichtung durchgeführt werden kann. Gemäß der Erfindung ist diese Aufgabe bei einem
Herstellungsverfahren für MOS-Einrichtungen geaäß dem Oberbegriff
des Anspruchs 1 durch die Merkmalelm kennzeichnenden Teil die ses
Anspruchs erreicht.
Hierbei weist das Verfahren eine Dotierung von ausgewählten
Teilen des Substrats oder Trägermaterials alt einem Dotier stoff eines Leitfähigkeitstyps auf, welcher dem Leitfähigkeitstyp des Substrats entgegengesetzt ist, um Quellen- und Senkenbereiche
für eine Vielzahl Halbleitereinrichtungen zu schaffen.
Hierbei werden eine Verunreinigung bzw. Fremdatome eines ersten Leitfähigkeitstyps in das Substrat bzw. den Träger an dessen
Oberfläche in Bereichen, welche einem ersten Satz von ausge -
509828/0679
wählten Elementen entsprechen, und nicht in Bereichen, welche einem zweiten Satz von ausgewählten Elementen entsprechen, eingebracht.
Eine Verunreinigung bzw. Fremdatome eines zweiten Leitfähigkeitetyps werden dann in das Substrat an dessen Oberfläche
in Bereichen eingeführt, welche dem zweiten Satz von ausgewählten Elementen entsprechen. Die Verunreinigungen bzw.
Fremdatome des zweiten Leitfähigkeitstyps werden auch in das Substra.t an dessen Oberfläche in Bereichen eingeführt, welche
mindestens einigen Bereichen des ersten Satzes der ausgewähl ten Elemente entsprechen. Ferner kann noch ein dritter Satz
von auegewählten Elementen vorhanden sein, in welchen keine Verunreinigungen bzw. Fremdatome der beiden Leitfähigkeitstypen
eingebracht werden.
Vorzugsweise werden die Verunreinigungen bzw. Fremdatome eines der beiden Leitfähigkeitstypen in das Substrat mittels eines
Ioneneinführungsverfahrens eingebracht. Vorzugsweise wird während einer der Ioneneinführungsverfahren eine hohe Verunreinigungs-
bzw. Fremdatomkonzentration über die Oberfläche des Substrats eingeführt (außer in den Bereichen, welche den Transistoren
entsprechen, welche nicht diese entsprechende Einbringung erhalten) und dann wird die Konzeniiation dieser Verunreinigun gen
bzw. Fremdatome in den Kanalbereichen der eingebrachten Transistoren vermin_dert, wodurch das Feld eine verhältnismä ßig
hohe Verunreinigungs- bzw. Fremdatomkonzentration aufweist,
wodurch die Feld-Inversionsspannung erhöht ist.
Infolgedessen kann mit Hilfe des erfindungsgemäßen Verfahrens
ein Substrat mit fünf verschiedenen Verunreinigungs- bzw. Fremdatomkonzentrationen
geschaffen werden, von welchen vier für Einrichtungen mit vier verschiedenen Schwellenwertspannungen
gehalten werden und die fünfte Verunreinigungs- bzw. Fremdatomkonzentration
in den Feldbereichen liegt, so daß die FeId-In Versionsspannung wesentlich erhöht ist. Abgesehen von diesem
zusätzlichen Einführungs- bzw. Implantationsschritt erfordert diese· Verfahren keine zusätzlichen Verarbeitungsschritte,
außer die welche ohnehin erforderlich sind, um Einrichtungen
509826/0679
mit zwei verschiedenen Schwellenwerten zu erhalten.
Mit dem Verfahren gemäß der Erfindung sind somit durch eine
sorgfältige Steuerung der relativen Verunreinigungs- bzw. Fremdatomkonzentrationen in ausgewählten Bereichen des Sub strats
Einrichtungen bzw. Elemente mit einer Vielzahl von Schwellenwerten bzw. -spannungen geschaffen. Einrichtungen
oder Elemente des Anreicherungstyps werden auf einem Platt chen oder Vafer des N-Leitfähigkeitstyps hergestellt, indem
die Elemente bzw. Einrichtungen des Verarmungetyps während einer Verunreinigungs-bzw. Fremdatomeinführung des P-Leitfähigkeitstyps
abgedekt werden. Die Konzentration der Verunreinigung
des P-Typs wird entsprechend gesteuert, um die gefor derte
Schwellenwertspannung zu erhalten. Transistoren des Verarmungstyps werden hergestellt, indem Transistoren des Anreicherungstyps
während der Einbringung der Verunreinigung bzw. von Fremdatomen des N-Leitfähigkeitstyps mittels einer
Maske abgedeckt werden. Auch hier werden die Konzentrationen wieder sorgfältig gesteuert, um die geforderten Schwellen wertspannungen
zu erhalten. Durch Abdecken bestimmter Transistoren während der beiden Einbringungsverfahren werden
Elemente oder Einrichtungen geschaffen, welche eine Schwellenwertspannung aufweisen, welche nur durch die Eigenschaften
des ursprünglichen Substratueterials bestimmt sind. Wenn
darüber hinaus bestimmte Elemente beiden Einführungen bzw. Einpflanzungen ausgesetzt werden, wobei die Konzentration
jeder Verunreinigung sorgfälltig gesteuert wird, wird eine vierte Schwellenwertspannung erhalten, welche durch die Ge samtwirkung
der relativen Konzentrationen jeder der Verunreinigungen
bestimmt ist.
Auf diese Weise können dann durch den Typ und die Konzentration der eingebrachten Verunreinigungen die Schwellenwert spannungen
der Einrichtung bestimmt werden. Durch eine gezielte Abdeckung wird bestimmt, was mit welcher Verunreinigung
eingeführt bzw. eingebracht wird. Druch eine entsprechende Steuerung des Konzentrationspegels wird die Größe der Schwel-
609828/0679
lenwertspannung festgelegt. Da eine Verunreinigungs- bzw. Fremdatomkonzentration ohne weiteres geändert werden kann, ist
es verhältnismäßig leicht, Einrichtungen bzw. Elemente mit irgendeiner
aus einer Vielzahl von Schwellenwertspannungen zu erhalten. Wenn daher Elemente des Verarmungstyps mit Schwellenwertspannungen
von -IV und -JV benötigt werden, kann dies
ohne Schwierigkeit erreicht werden. Wenn andere Schwellen wertspannungen
gefordert werden, kann dies durch Änderungen in den jeweiligen Verunreinigungskonzentrationen und / oder
des Substratmaterials erreicht werden.
Obwohl bei der Erfindung verschiedene Masken benötigt werden, sind keine zusätzlichen Verfahrensschritte (abgesehen von dem
zusätzlichen Einführungeschritt) außer denen erforderlich, die auch bei einem Verfahrei angewendet werden müssen um Einrich tungen
oder Elemente mit nur zwei verahiedenen Schwellenwert spannungen zu erhalten. Auf diese Weise können Elemente mit
bis zu vier verschiedenen Schwellenwertspannungen erhalten werden, wobei nur herkömmliche Verfahrensschritte angewendet werden,
wodurch dann das Verfahren gemäß der Erfindung, wie gefordert, entsprechend wirtschaftlich und technisch anwendbar und
durchführbar wird.
Das gemäß der Erfindung erhaltene Substrat kann somit Einrichtungen
bzw. Elemente mit bis zu vier verschiedenen Schwellen wertspannungen
in Abhängigkeit davon aufweisen, welche Verun reinigungen bzw. Fremdatome erforderlichenfalls in die Kanal bereiche
der jeweiligen Elemente oder Einrichtungen eingebracht werden. Durch Steuern der jeweiligen Verunreinigungskonzentrationen
können dann die Schwellenwertspannungen der Elemente genau bestimmt werden. Ferner wird durch die Einbringungjver fahren
zusätzlich die Dotierung der Feldbereiche gesteuert, wodurch die parasitäre Traneistorwirkung zwischen den Elemen ten,
welche durch eine Feldinversion hervorgerufen ist, wesentlich
herabgesetzt ist.
509828/0679
formen unter Bezugnahme auf die Zeichnungen im einzelnen er läutert.
Es zeigen:
Fig.l eine schematische Schnittaniacht des Substrats in seiner ursprünglichen, für eine Veiterverarbeitung vorgesehenen
Beschaffenheit}
Fig.2 eine der Fig.l entsprechende Schnittansicht, wobei je doch
eine Isolierschicht auf der Oberfläche des Sub strats
und eine Photoresist- bzw. -lackschicht auf der Isolierschicht aufgebracht und eine Maske auf der Pho tolackschicht
angeordnet ist;
Fig.3 eine der Fig.2 entsprechende Ansicht, in welcher die
Einrichtung nach Abnehmen der Maske und die Teile der Photolack- und Isolierschicht dargestellt sind, welche
den Quellen- und Senkenbereichen jeder Einrichtung entsprechen;
Einrichtung nach einer Dotierung und Entfernung der verbliebenen Teile der Photolackschicht sowie eines Teils
der restlichen Isolierschicht dargestellt sind;
Fig.? eine der Fig.k entsprechende Ansicht, nachdem eine zusätzliche
Isolierschicht aufgebracht worden ist und eine zweite Photolackschicht sowie eine Maske vorgesehen
sind{
Fig.6 eine der Fig.5 entsprechende Ansicht, in welcher jedoch
von der Einrichtung die Maske sowie die Photolackschicht in allen Bereichen außer denjenigen entfernt ist, wel ehe
bezüglich der Kanalbereiche der zweiten und vierten Elemente ausgerichtet sind}
Fig.7 eine der Fig.6 entsprechende Ansicht, nachdem der erste
Ioneneinführungsschritt beendet ist, die übrigen Teile
- to -
509828/0679
der zweiten Photolackschicht entfernt und die dritte
Isolierschicht aufgebracht ist;
Fig.8 eine der Fig.7 entsprechende Ansicht, in welcher jedoch
bereits die dritte Photolackschicht und eine weitere Maske vorgesehen sind;
Fig. 9 eine der Fig.8 entsprechende Ansicht, nachdem jedoch bei
der Einrichtung die Isolierschichten von den Kanal-jQuellen-
und Senkenbereichen jedes Elements entfernt worden sindi
Fig.10 eine der Fig.9 entsprechende Ansicht, nachdem eine Oxidschicht
in den Kanal-, Quellen- und Senkenbereichen jedes Elements gewachsen ist}
Fig.11 eine der Fig.10 entsprechende Ansicht, wobei jedoch die
vierte Photolackschicht und eine weitere Maske bei der Einrichtung vorgesehen sind|
Fig.12 eine der Fig.11 entsprechende Ansicht, nachdem bei der
Einrichtung die Maske und die Teile der dritten Photolackschicht entfernt sind, welche den Kanalbereichen der
dritten und vierten Elemente entsprechen}
der Einrichtung die zweite Ioneneinführung durchgeführt
und die restlichen Teile der Photolackschicht entfernt
sind}
Fig.l4 eine der Fig.13 entsprechende Ansicht, in welcher bei
der Einrichtung die Quellen- und Senkenkontaktlöcher wieder geöffnet sind| und
Fig.15 eine der Fig.13 entsprechende Ansicht, in welcher die
Quellen-Senken- und Steuerelektroden ausgebildet sind.
- 11 -
509828/0679
Nachstehend wird die Erfindung anhand der Schaffung von vier jeweils
eine verschiedene Schwellenwertspannung aufweisenden MOS-FET1
en auf einen einzigen Halbleitersubstrat beschrieben. Selbstverständlich kann jedoch das nachstehend in Verbindung
mit der Schaffung von. vier MOSFST'en beschriebene Verfahren erforderlichenfalls
auch gleichseitig bei allen MOSPST1Sn einer
integrierten Schaltung angewendet werden, und es können weni ger oder mehr als vier verschiedene Schwellenwertspannungen auf
einem einzigen Substrat durch entsprechende Abwandlungen und Modifikationen der jeweiligen Verfahrensschritte hergestellt
werden.
Bei dem Verfahren gemäß der Erfindung werden eine Anzahl Ver fahrensschritte
angewendet, um Verunreinigungen bzw. Fremdatome verschiedenen Leitfähigkeitstyps*in ausgewählte Bereiche
bzw. Zonen des Substrats in genau gesteuerten Konzentrationen einzubringen, um Einrichtungen bzw. Elemente mit einer Vielzahl
von Schwellenwerten zu schaffen. Bei einer Verunreinigung des einen Leitfähigkeitetyps in einer bestimmten Konzentration werden
Elemente mit einer ersten Schwellenwertspannung geschaffen, während bei einer Verunreinigung des anderen Leitfähigkeitetype
Elemente mit einer zweiten Schwellenwertspannung geschaffen werden, In einigem Bereichen oder Zonen werden Verunreinigun gen
beider Leitfähigkeitstypen eingebracht, und dadurch Ein richtungen
mit einer dritten Schwellenwertspannung geschaffen. In diesen Zonen wird eine Verunreinigung des einen Typs ganz
aufgehoben oder es werden die Wirkungen der Verunreinigung des anderen Leitfähigkeitstyps in Abhängigkeit von dessen jeweiliger
Konzentration teilweise ausgeschaltet. In anderen Zonen werden keine Verunreinigungen eingebracht und dadurch Einrichtungen
mit einer vierten Schwellenwertspannung gebildet. Verschiedene
Änderungen und Kombinationen der jeweiligen Verunreinigungekonzentrationen
ermöglichen bei Anwendung dieses Verfahrens die Herstellung von integrierten Schaltungen für ganz bestimmte,
spezifische Anwendungen.
- 12 -
509828/0678
einer hohen Fremdamtomkonzentration dotiert, um eine Feldinversion
durch Erhöhen der Feld-Inversionsspannung zu verringern. Obwohl verschiedene Masken verwendet werden, sind keine zusätzlichen
Verfahrensschritte zum Aufbringen von Masken (abgesehen von einem einzigen zusätzlichen Einbringungsschritt) erforder ·
lieh außer denen, welche bei einem Verfahren ohnehin angewen det werden, um Elemente mit nur zwei verschiedenen Schwellenwerten
zu schaffen.
In Fig.1 werden die Transistoren auf einem Substrat, Plättchen
oder Wafer 10 vorzugsweise aus monokristallinem Silizium ge bildet. In Abhängigkeit von dem jeweiligen speziellen Anwen dungszweck,
bei welchem die integrierte Schaltung eingesetzt werden soll, kann das Plättchen einen P- oder einen N-Leitfä higkeitstyp
haben. Für viele Anwendungszwecke sollten große integrierte MOS-Schaltungen mit Kanälen des N-Leitfähigkeitstyps
hergestellt werden, da deren Verträglichkeit mit den üblichen integrierten bipolaren Transistor-Transistor-Logikschaltungen
besondere gut iat. Bei Verwendu ηg von Substraten mit einem
hohen spezifischen Widerstand und von MOS-Transistoren des Verarmungstyps als Verbraucher bzw. Belastungen in den logischen
Verknüpfungsgliedern können Schaltungen geschaffen werden, welche mit einer einzigen 5V-Spannungsquelle mit verhältnismäßig
hohen Geschwindigkeiten arbeiten.
Infolgedessen wird die Erfindung anhand eines Substrats des P-Leitfähigkeitstyps
beschrieben, obwohl ein entsprechendes Verfahren auch in Verbindung mit einem Substrat des N-Leitfähig keitstyps
angewendet werden kann . Das Plättchen 10 ist durch herkömmliche Schneid-, Polier- und Reinigungsverfahren entsprechend
aufbereitet. Das Substrat kann in Abhängigkeit von den geforderten Schwellenwert spannungen entweder in (Hl)- oder in
(100)-Ebenen geschnitten sein. In der Wüdergabe ist die (100)-Ebene
gewählt worden. Das Plättchen ist geläppt, gereinigt und entfettet und wird chemisch geätzt, um die Beschädigung beim
Läppen an der Oberfläche zur Vorbereitung der nachfolgenden Verfahrensschritte zu beseitigen. Hierbei wird üblicherweise
- 13 -
509828/0679
ein Substrat mit einem spezifischen Widerstand im Bereich.von
15 bis 20 Si cm verwendet.
Vie in Fig.2 dargestellt ist, wird eine dünne Isolierschicht
12 vorzugsweise aus Siliziumdioxid auf der Oberfläche des Substrates
aufgebracht. Eine derartige Schicht kann beispielsweise durch thermisches Oxidieren des Plättchens bei Temperaturen
zwischen 85O0C und 1 3OO°C in einem Brennofen aufgebracht werden
t wobei trockener Sauerstoff oder Wasserdampf als entsprechendes Oxidierungsmittel vorhanden sind. Vorzugsweise wird
eine 6 000 X dicke Schicht aufgebracht. Die Schicht 12 wird während der Dotierung schließlich als eine Diffusionsmaske verwendet.
Auf der Isolierschicht 12 wird dann eine Photolackschicht Ik
aufgebracht. Beispielsweise kann hierzu "KPR" verwendet wer den, welches ein Warannahmen für ein Produkt der Eastman Ko dak
Company ist. Die Schicht Ik wird getrocknet und erwärmt, um eine harte Emulsion zu bilden. Eine genau hergestellte
Glasemulsionsmaske l6 mit hohem Auflösungsvermögen wird dann
in satte Anlage mit der oberen Fläche der Schicht Ik gebracht.
Die Maske l6 weist acht lichtundurchlässige bzw. opake Teile auf, welche jeweils der geforderten Lage eine der Quellenoder
SenkenbenLche bzw. -zonen jeder der vier herzustellenden
Transistoren entsprechen.
Diese Einheit wird dann mit einem genau eingestellten Strahl
ultravioletten Lichts belichtet, wodurch die belichteten Teile der Photolackschicht Ik polymerisiert werden, Die Maske wird
dann abgenommen und die nichtpolymerisierten Teile der Photolackschicht Ik werden durch ein ent sprechendes Lösungsmittel
wie beispielsweise Xylol, entfernt. Die polymerisierten Teile
bleiben als ein haftendes,gegen Ätzmittel resistentes Muster
zurück.
Um die belichteten Teil der Siliziumdioxids&hicht 12 unten auf
dem Substrat 10 wegzuätzen, wird eine Lösung aus Fluorwasser-
- l4 -
50 98 28/067 9
stoffsäure verwendet. Die Einheit sieht dann so aus, wie in
Fig.3 dargestellt ist. Die polymerisierte Photolackschicht 14
kann dann mittels Schwefelsäure entfernt werden, Mit Hilfe der
übriggebliebenen Teile der Sthicht 12 als Maske wird dann die Einheit mit herkömmlichen Verfahren dotiert, beispielsweise
durch Aufbringen eines Arsen-Siliziumdioxidfilmes durch schnelles Drehen, worauf dann eine Diffusion bei hoher Temperatur
folgt. Durch die Verwendung von Arsen als Diffusionsmittel wird das Verfahren vereinfacht, indem die anschließenden,bei hoher
Temperatur durchgeführten Verfahrensschritte nicht zu einer
merklichen zusätzlichen Diffusion von Arsen führen. Die Verwendung von Arsen für eine Diffusion ermöglicht auch eine genaue
Steuerung der Diffusionstiefen und infolgedessen der Ausbrei tung der Diffusionsbereiche.
Die Arsen-Diffusionsquelle ist als Arsen-Siliziumdioxid-Film gewählt, da dies handelsüblich ist und mit einer üblichen Photolackrichtdüse
aufgebracht werden kann. Die Arsendiffusion wird gesteuert, um eine Widerstandsschicht von 2,63 St /cm his
2,70 ji-/cm (17 bis 18 ohms per square) und eine Ubergangszo nentiefe
von 0,9 Mikron zu erhalten. Nach der Diffusion werden der Arsen-Siliziumdioxid-Film und ein wesentlicher Teil der
übrigen Oxidschicht 12 entfernt und die Einheit erscheint dann so wie in Fig.4 in Schnitt dargestellt ist. Die diffundierten
Zonen 18 und 20 bilden dann die Quelle bzw. Senke eines ersten Transistors, diffundierte Zonnen 22 bzw. 2k die Quellen-bzw.
Senkenzonen eines zweiten Transistors, diffundierte Zonen 26 und 28 die Quellen- bzw. Senkenzonen eines dritten Transistors
und diffundierte Zonen 30 und 32 die Quellen- bzw. Senkenzonen
eines vierten Transistors.
Nachdem die Quellen- und Senkenzonen für jedes Element gebildet sLnd, wird das Plättchen wieder thermisch oxidiert, um eine
zweite Isolierschicht 12* aus Siliziumdioxid auf dessen Ober fläche
aufzubringen. Da die Oxidschicht 12* durchgehend die selbe
Dicke hat, sind Vertiefungen in deren oberen Fläche vorhanden, welche den Quellen- und Senkenzonen jedes der Elemente
- 15 -
509828/0679
entsprechen. Diese Vertiefungen sind auf die übriggebliebenen
Teile der Isolierschicht 12 in din Feldzonen zurückzuführen,
und bewirken, daß die verbundenen Isolierschichten 12 und 12' in den Feldzonen etwas dicker sind als in den Quellen- und
Senkenzonen. Diese Vertiefungen erleichtern auch ein genaues
Ausrichten der anschließend aufzubringenden Masken auf der Oberfläche.
Die Dicke der Oxidschicht in den Feldzonen an dieser Stelle ist besonders kritisch und wichtig, da wenn das Oxid zu dick ist,
ein ungenügender Teil der einzubringenden Atome in dee Silizium verbleibt, Wenn andererseits die Feldoxidschicht zu dünn ist,
werden die Atome zu tief eingebracht und der Hauptnutzeffekt-Koeffizient wird beeinträchtigt. Um daher den niedrigen Hauptnutzeffekt-Koeffizienten
des hohen spezifischen Widerstandes des ursprünglichen Substrate zu bewahren, muß die Dicke der
Feldoxidschicht sorgfältig gesteuert werden. In -einem speziellen
Fall ist beispielsweise eine .Dicke der Feldoxidschicht von
5 000 % +_ 50 % erforderlich. Bei vorteilhaften Verfahren, um
die geforderte Growth-Dickensteuerung zu erreichen, wird ein geteiltes bzw. Spaltfeld und ein Spaltbildmikroskop bzw. ein
Mikroskop mit geteiltem Bild verwendet, in welchem ein Ver gleich zwischen der Interferenzfarbe des im Verfahren verwendeten
Plättchens und der Interferenzfarbe eines Bezugsplättchens mit einer Siliziumdioxidschicht genau bekannter Dicke vorgenommen
wird. Wenn dieser Vergleich durchgeführt ist, muß sowohl das im Verfahren verwendete Plättchen als auch das Bezugsplättchen
mit Licht von derselben Lichtquelle belichtet werden, um Fehler zu vermeiden, die sich aus Farbunterschieden bei zwei
verschiedenen Lichtquellen ergeben. Nachdem die Dicke der Feldoxidschicht vergrößert worden ist, kann das Plättchen mit
einer Maske für die erste Fremdatomeinbringung abgedeckt werden. Hierdurch sind dann eine zweite Photolackschicht 34 und eine
Maske 36 auf dem Plättchen aufgebracht. Wie in Fig.5 dargestellt, weist die Maske 36 durchsichtige Teile 38 auf, welche bezüglich
den Kanalzonen der zweiten und vierten Transistoren ausgetich-
- 16 -
509828/0879
tet sind. Das Plättchen wird dann mit genau ausgerichtetem bzw. gebündeltem ultravioletten Licht belichtet, und die Maske
sowie die nichtpolymerisierte Photolackschicht werden ent fernt. Die verbleibende polymerisierte Photolackschicht 34
stellt eine Ionenimplantationsmaske dar, welche die zweiten und dritten Transietoren bedeckt, wie in Fig.6 dargestellt ist.
Die Einheit wird dann einem Strom energiereicher Ionen eines entsprechenden Elements ausgesetzt, wodurch Zonen des P-Leitfähigkeitstyps
in dem Substrat geschaffen werden. Beispiels weise babeisich hierfür Borionen als wirksam erwiesen. Die
Energie der Ionen wird sorgfäl tig gesteuert, so daß sie in
das Substrat 10 in alle Bereiche bzw. Zonen entlang der Ober fläche der Einheit mit Ausnahme der von der Photolackschicht
34 bedeckten Zonen eindringen. Das Eindringen und die Konzentration
der eingebrachten Ionen kann durch deren Energie und die Belichtungszeit genau gesteuert werden. Vorzugsweuse werden
Ionen mit etwa 150 kEV verwendet, um die geforderte Implan-
12 2 tatxonskonzentration von 3»5 x 10 /cm zu erhalten. Das Ein dringen
der Borionen durch die 5 000 A dicke Siliziumdioxid schicht ergibt bei diesem Energiepegel die geforderte Verunreinigungs
- bzw. Fremdatomverteilung. Mit dieser Verteilung und der anschließenden minimalen Wärmebehandlung des Plättchens
sind nur die Hauptwirkungskoeffizienten vorhanden, die für das Ausgangsmaterial kennzeichnend sind.
Die Boratome sind unter der Oberfläche des Plättchens 10 in den Kanalzonen 19 und 27 des ersten bzw. dritten Transistors vorhanden.
Zusätzlich sind die Boratome auch unter der Plättchenoberfläche in allen Feldzonen 33 vorhanden. Die Boratome enthaltenden
Zonen sind durch schraffierte Linien hervorgehoben, welche sich von der Unterseite der mit Fremdatomen versehenen Zonen
zu deren Oberseite hin mit einer nach links gerichteten Schräge verlaufen.
Die übrigen Teile der Photolackschicht 34 werden dann entfernt.
Ein· zusätzliche Schicht 12" aus einem Pyrolitoxid, welche vor-
- 17 -
509828/0679
zugsweise eine Dicke von etwa 5 OOO % aufweisen, wird dann auf
die Oberfläche des Plättchens aufgebracht. Durch diese Schicht 12" wird dann die Feldoxidschichtdicke auf eine Gesamtdicke von
10 OOO % gebracht, wie in Fig.7 dargestellt ist. Eine vierte
Photolackschicht 42 und eine vierte Maske 44 werden dann auf der Oberseite der Isolierschicht 4o angeordnet. Die Maske 44
weist lichtundurchlässige, opake Bereiche auf, welche bezug lieh
der Kanalzone sowie der Quellen- und Senkenzone jeder der vier Transistoren ausgerichtet sind. Die Einheit wird dann mit
einem Strahl aus genau ausgerichtetem, gebündeltem ultravio letten Licht belichtet und die Maske sowie die nicht polyme risierten
Teile der Photolackschicht 42 werden dann entfernt.
Die Isolierschichten, welche an den KanaIy Quellen- und Senkenzonen
jeder der Transistoren vorhanden sind, werden dann durch Ätzen entfernt, so daß das Substrat in den Kanalzonen jeder der
Transistoren sowie in deren Quellen- und Senkenzonen frei bzw. ungeschützt ist. Die polymerisiert« Teile der Photolackschicht
42 werden dann entfernt, und das Plättchen erscheint dann so,
wie in Fig.9 dargestellt ist.
Als nächstes wird eine Schicht 46 aus Siliziumdioxid in den Siliziumzonen aufgebracht, die aufgrund der vorhergehenden Verfahren
sschritte frei daliegen. Hierzu wird dann die Einheit in einen Diffusionsofen eingebracht, in welchen Sauerstoff oder
Wasserdampf als Oxidationsmittel eingeleitet wird, damit die freien Teile des Siliziums sich zu einer Siliziumdioxidschicht
46 entwickeln. Vorzugsweise beträgt die Dicke der Siliziumdi oxidschicht
46 1000 SL Das Wachsen der Siliziumdioxidschicht 46 findet nur in den Kanal-, Quellen- und Senkensonen der Transistoren
statt, wie in Fig.10 dargestellt ist. Das Silizium in den Kanalzonen 19 und 27 der ersten bzw.· dritten Transistoren
enthält dann einige der eingebrachten Boratome· Da ein gewia ser Teil des Siliziumkristalle während des Oxidationsverfahrens
verbraucht wird, ist die Anzahl der in die Oberfläche des Kristalls
eingedrungenen bzw. der dort vorhandenen Atome aufgrund des Oxidatioinsverfahrens in diesen Kanalbereichen kleiner. Natürlich
sind keine Ionen in die Kanalzonen der zweiten und vier-
- 18 -
509828/0679
ten Tranaistoren eingedrungen. Infolgedessen beeinflußt dieses
Anwachsen nicht die elektrischen Eigenschaften dieser Transistoren. Die elektrischen Eigenschaften der Quellen- und Senkenzonen
bleiben also unbeeinflußt.
Während der gesteuerten Oxidation ist eine Oxidschicht von etwa
1 000 λ in den Kanal-, Quellen- und Senkenzonen gewachsen. In diesem Verfahrensschritt werden etwa 450 A Silizium in den
Kanalzonen verbraucht. Diese ^50 A Silizium enthalten einen beträchtlichen
Bruchteil der gesamten, eingebrehten Bordosis. Infolgedessen
ist die Menge des eingebrachten Bors in den Kanalzonen 19 und 27 des ersten bzw. dritten Transistors unter die
in den umgebenden Feldbereichen bzw. -zonen 33 herabgesetzt.
Durch Steuern der Gate-Oxidationsbedingungen, d.h. der Zeit und der Temperatur, kann eine in gewissem Grade unabhängige Steuerung
der Schwellenwertspannungen entsprechend einer vorgegebenen Feld-InversionsBpannung erhalten werden. Infolgedessen entspricht
dieser Bereich mit einem verminderten Wert an einge brachten Borionen genau der Kanalzone der ersten und dritten
Transistoren. Für diese Art logischer Schaltungen ist daher ein automatisches Ausrichtungeverfahren zwischen dem dotierten
Feld und diesen Transistoren erforderlich. Beispielsweise werden
Einrichtungen des Anreicherungstyps im allgemeinen in dynamischen Schaltungen als Durchgangseinrichtungen verwendet. Wenn
daher zwischen dem dotierten Feld und der Größe des Anreiche rungskanals eine schlechte Ausrichtung gegeben ist, ist eine
kleine parasitäre Einrichtung des Verarmungstyps vorhanden,
welcher parallel zu den Transistoren des Anreicherungstyps angeordnet istt dies wird bei Verwendung eines Transistors des
Anreicherungstyps als Durchgangseinrichtung sehr stark begrenzt, wenn es nicht unmöglich ist.
Da die Einheit dann erwärmt wird, um das Anwachsen herbeizuführen,
wirkt dieser Verfahrensschritt als Vergütungsschritt. Ein derartiger Schritt ist jedoch erforderlich, um die eingebrach ten
Boratome zu aktivieren, um die geforderten Eigenschaften in dem Substrat nachzuweisen.
- 19 -
509828/0679
Wie in Fig.11 dargestellt, wird dann eine Photolackschicht 48
und eine Maske 5O auf der OberfX&che der Einheit aufgebracht.
Die Maske 50 weist Iientundurchlässige bzw. opake Bereiche auf,
welche bezüglich der dritten und vierten Transistoren ausge richtet
sind. Die Einheit wird dann Mit einen Strahl genau ausgerichteten
basw. gebündelten ultravioletten Lichte belichtet, und die nichtpolymerisierten Teile der Photolackechicht 48 und
der Maske 50werden entfernt. Wie in Fig.12 dargestellt, bilden
dann die übriggebliebenen, polymerisierten Teile der Schicht 48
eine lonenimplantations-Maake, welche die Oberfläche der Ein heit
abgesehen von den Kanalzonen des dritten und vierten Transistors bedeckt.
Die Einheit wird dann einem Strahl energiereicher Ionen eines entsprechenden Elements ausgesetzt, wodurch Zonen des H-Leitfähigkeitstyps
in dem Substrat geschaffen werden. Beispiels weise werden hierzu wirksam Phosphorionen verwendet. Die Energie
der Ionen ist wiederum so gesteuert, daß sie in das Sub strat 10 nur in den Kanalzonen der Transistoren drei und vier
eindringen. Die Dicke der Oxidschichten 12, 12* und 12" sowie
der Photolackechicht 48 verhindert, daß die Phosphorionen alle anderen Teile des Substrats erreichen. Nach dem Eindringen der
Phosphorionen und dem Entfernen der übrigen Teile der Photo lackschicht
48 sieht die Einrichtung im Querschnitt so aus, wie in Fig.13 dargestellt ist. Es können Phosphorionen mit l60 keV
verwendet werden, um die geforderte Konzentration von 4,5 χ 10ll/cm2 zu erhalten.
Die Phosphorionen sind in den Kanalzonen 27 und 31 des dritten bzw. vierten Transistors vorhanden, und sind in den Zeichnun gen
durch eine Schraffur dargestellt, welche an der Unterseite dieser Zonen beginnt und sich nach rechts bis zu deren Oberseite
erstreckt. Der Bereich, welcher sowohl Bor- als auch Phos phorionen
enthält (die Kanalzone des dritten Transistors) ist in beiden Richtungen schraffiert.
- 20 -
509828/0679
trationen in dem Halbleitersubstrat vorhanden. In der Kanal zone
19 des ersten Transistors ist eine verminderte Konzentration
von Borverunreinigungen bzw. -fremdetomen vorhanden, während
in der Kanalzone 23 des zweiten Transistors keine Fremdatome bzw. Verunreinigungen vorhanden sind. In der Kanalzone
27 des dritten Transistors ist eine Kombination aus Phosphoratomen und einer verminderten Konzentration von Boratomen vorhanden,
während in der Kanalzone 31 des vierten Transistors nur Phosphoratome vorhanden sind. In allen Feldbereichen bzw.
-zonen ist eine Konzentration von Boratomen vorhanden, welche etwa gleich der ursprünglich eingebrachten Konzentration ist.
Diese Konzentration und der Verunreinigungs- bzw. Fremdatometyp, die in der Kanalzone jedes Transistors vorhanden sind,
bestimmen dessen Schwellenwertspannung.
(Q ) geladene Fläche zu verringern, und um die Phosphoreins
s
bringung zu aktivieren. Es wird dann noch ein weiteres (nicht dargestelltes) Photoätzverfahren durchgeführt, welches genau
dem vorbeschriebenen entspricht, um wieder Kontaktlöcher in der Isolierschicht zu öffnen , welche bezüglich der Quellen- und
Senkenbereiche jedes der Transistoren ausgerichtet sind. Eine Schicht aus leitendem Material, wie beispielsweise Aluminium,
wird dann auf der Oberfläche der Einheit angebracht, und es wird dann eine letzte Photoätzung durchgeführt, um Quellen-,
Senken- und Steuerelektroden für jeden der Transistoren in herkömmlicher Weise zu schaffen, was in Fig. 15 durch starke Linien
dargestd.lt ist. Das Aluminium wird dann vergütet, und das Plättchen
bzw. der Wafer sieht dann so aus, wie in Fig.15 dargestellt ist. Danach wird, wenn es gefordert wird, eine darüberliegende
Schutzoxidschicht auf das Plättchen aufgebracht.
Bei dem ursprünglichen Substrat wurde ein Substrat des N-Leitfähigkeitstyps
gewählt, welches in der (100)-Ebene zerschnitten wurde. Der erste Transistor (der nur Borverunreinigungen
bzw, -fremdatome in der Kanalzone aufweist) ist eine Einrichtung des Anreicherungstyps mit einer Schwellenwertspannung von
- 21 -
609828/0679
+ 1V.. Der zweite Transistor (ohne eine Verunreinigung bzw.. ohne Fremdatome in der Kanalzone) ist eine Einrichtung des
Verarmung* typs mit einer Schweilenwertspannung von OV. Der dritte Transistor (der sowohl Bor- als auch Phosphorverun reinigungen
bzw. -fremdatome in der Kanalzone aufweist) ist eine Einrichtung des Verarmungstyps mit einer Schwellenwertspannung
von -2V. Diese Schweilenwertspannung ergibt sich aufgrund der Summenwirkung der beiden Verunreinigungskonzentrationen.
Die Wirkungen des Phosphors sind stärker als die des Bors, wodurch eine negative Schweilenwertspannung er reicht
wird, jedoch mindert das Bor die Größe der negativen
Schweilenwertspannung, die erreicht werden würde, wenn nur Phosphor eingebracht wird. Der vierte Tränsietor (der nur
Phosphorverunreinigungen bzw. -fremdatome in der Kanalzone
aufweist), -ist ein Transistor des Verarmungstyps mit einer
Schweilenwertspannung von -3V,
Wenn ursprünglich ein entlang der (ill)-Ebene geschnittenes
Substrat gewählt worden ist, würde der zweite Transistor (ohne eine Implantation in der Kanalzone) eine Einrichtung
des Verarmungstyps mit einer Schwellenwertspannung von -IV sein, was auf den Eigenschaften eines entlang dieser Ebene
durchschnittenen Substrats beruht. Die übrigen Transistoren würden, wenn es gefordert wird, dieselbe Schwellenwertspan nung
wie die vorbeschriebenen Transistoren haben, wenn die Implantationspegel entsprechend eingestellt werden. Der Verstärkungsfaktor
der Transistoren, welche auf Substraten, die an der (100)-Ebene zerschnittensind, ist besser als bei den
Substraten, die an der (ill)-Ebene zerschnitten sind, und infolgedessen sollte die (100)-Ebene verwendet werden.
Zusätzlich zu der Herstellung von Schaltungen mit hohem Integrationsgrad
werden auch zahlreiche einzelne Tränsietoren sowohl des Anreicherungs- als auch des Verarmungstyps durch Andern
der Quellen-Senkenabstände hergestellt. Bei einer Gate-Oxidschichtdicke von 1 000 St und einem verhältnismäßig großen
(2,5 · 10 ^cm bzw. 1 mil.) Quellen-Senkenabstand.um die Wir -
5098287 W
kungen von Ungenauigkeiten der Kanallänge auf ein Minimum
herabzusetzen, sind Einrichtungen des Anreicherungstyps mit Schwellenwertspannungen von +0,85V +0,3V und Einrichtungen
des Verarmungstyps mit Schwellenwertspannungen von -2,5V
+0,3Verhalten worden. Diese Schaltungen weisen eine Feld-Inversionsspannung
zwischen 15 und 17V und eine Übergangszonen-Durchbruchsspannung
von 35V auf. Zusätzlich zu diesen Werten sind der Haupteffekt-Koeffizient (Änderung der Schwellenwert
spannung bezüglich der Quellenelektrode bei einer Vorspannung an dem Substrat) und dem Gegenwirkleitwert der
Transistoren gemessen worden. Die Werte für den Haupteffekt-Koeffizienten
liegen in Abhängigkeit von dem tatsächlichen spezifischen Widerstand des Substrats im Bereich von 0,4 bis
0,6. Diese Werte zeigen, daß die Ionen im allgemeinen weniger tief eingedrungen sind als der Oberflächen-Verarmungsbereich
dick ist.
Die festgestellten Werte des Verstärkungsfaktors unterscheiden
sich bei den Einrichtungen des Anreicherungs- und Verarmungstyps kaum. Die gemessenen Werte für Einrichtungen des Anreicherungstyps
liegen bei 22 hh 2,uA/V und bei Einrichtungen
des Verarmungstyp· bei 30 +_ 2/uA/V . Die Unterschiede der Verstärkungsfaktoren
bei dem Anreicherungs- und dem Verarmungstyp sind konstant bei allen Verfahrensuntersuchungen bei einer
N-Kanal-Ionenimplantation, die sowohl bei (100)- als auch bei
(111)-Material durchgeführt worden sind. Möglicherweise be ruht dieser Unterschied auf der Form des Potentials an der
Oberfläche des Siliziums bei den Transistoren des Anreiche rungs- und Verarmungstyps. Diese Berechnungen zeigen jedoch,
daß bei Transistoren des Verarmungstyps bei einer Ionenimplantation
das maximale Potential in dem Silizium etwas unter der Oberfläche auftritt, während das maximale Potential in dem Silizium
bei Transistoren des Anreicherungstyps an der Oberfläche des Halbleiters auftritt. Für unter der Oberfläche ausgebildete
Kanäle können dann Ladungsträgerbeweglichkeiten erwartet werden, die infolge der Herabsetzung des Oberflächen-Streubeitrage
bezüglich«der Volumenbeweglichkeit als der Oberflächen-
•der Beweglichkeit näher bei - 23 -
509828/0679
25Q0047
beweglichkeit liegen. Dies kann aus dem unterschied in den
Gegenwirkleitwert erklärt werden.
Die vorliegende Erfindung ist vorstehend anhand der Ausbildung von vier Einrichtungen mit jeweils einer unterschiedlichen
Schwellenwertspannung beschrieben worden. Das Verfahren kann jedoch auch angewendet werden, um integrierte Schaltungen zu
erzeugen, die Einrichtungen mit entweder drei Schwellenwertspannungen oder solche mit zwei Schwellenwertspannungen aufweisen,
wenn es gefordert wird. Bei einer Schaltung mit Einrichtungen «drei Schwellenwertspannungen sind vier Kombinationen
möglich: eine Einrichtung mit keiner und mit jeweils einer Implantation eines P- und eines N-Leitfähigkeimtyps; eine Einrichtung
mit jeweils einer Einrichtung mit nur N-Verunreinigungen und einer Einrichtung ohne Verunreinigung! und eine
Einrichtung mit zwei Implantationen mit nur P-Verunreinigungen und mit einer Implantation ohne Verunreinigung. In einer
Schaltung mit Einrichtungen mit.zwei Schwellenwertspannungen
gibt es drei Möglichkeiten, nämlich eine Einrichtung mit nur N-Verunreinigungen und eine mit beiden} eine Einrichtung mit
nur P-Verunreinigungen und eine mit beiden, und eine Einrichtung mit beiden Verunreinigungstypen und eine ohne Verunrei nigungen.
*mit
Da die Konzentrationen der beiden Verunreinigungen genau gesteuert
werden können, kann eine große Vielzahl von Schaltungen mit Einrichtungen mit mehreren verschiedenen Schwellen wertspannungen
entsprechend den geforderten Betriebsdaten der Schaltung hergestellt werden, indem die Konzentrationen und
die Stellen der Dotierungen geändert werden. Infolgedessen kann bei Anwendung der Erfindung eine große Vielfalt bei ber
Herstellung von integrierten Schaltungen erhalten werden, welche bisher nicht möglich war.
Das Verfahren gemäß der Erfindung hat ferner den Vorteil, daß eine integrierte Schaltung mit Transistoren sowohl des
Anreicherung»- als auch des Verarmungstyps mit verschiede -
- 2k -
509828/0679
- 2k -
nen Schwellenwertspannungea hergestellt werden kann. Bei diesem
Verfahren werden zwei Ioneniinplantationsschritte verwendet, wodurch Einrichtungen mit einer Vielzahl von Schwellenwerten
sowie einem dotierten Feld erhalten sind, wobei die Schwierigkeiten aufgrund einer Feldinversion beseitigt sind.
Ferner kann das Verfahren mit herkömmlichen Einrichtungen durchgeführt werden und es sind nur bekannte Verfahrenstechniken
angewendet.
- 25 -
50S828/0679
Claims (1)
- Patentans ρ r ü c h βVerfahren zur Herstellung von Metalloxid-Halbleitereinrichtungen mit einer Anzahl Schwellenwertspannungen auf einem einzigen Halbleitersubstrat, bei welchem ausgewählte Teile des ungeschützten Substrats mit einem Dotierstoff des einen Leitfähigkeitstyps dotiert werden, welcher dem Leitfähigkeitstyp des Substrats entgegengesetzt ist, um Quellen- und Senkenbereiche für eine Anzahl Halbleitereinrichtungen zu schaffen, dadurch gekennzeichnet, daß eine Verunreinigung des ersten Leitfähigkeitstyps in das Substrat (10) an dessen Oberfläche in Zonen (33« 191 27), welche ersten ausgewählten Einrichtungen entsprechen , und nicht in Zonen (23* 31) eingebracht wird, welche zweiten ausgewählten Einrichtung« entsprechen, und daß eine Verunreinigung des zweiten Leitfähigkeitstyps in das Substrat (10) an dessen Oberfläche in Zonen (27, 31) eingebracht sind, welche den zweiten ausgewählten Einrichtungen entsprechen, wodurch für jede Einrichtung Quellen*; Senkenrund Steuerelektroden gebildet sind.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Verunreinigung des zweiten Leitfähigkeitstyps in das Substrat (10) an dessen Oberflächen in Zonen (27) eingebracht wird, welche zumindest einigen der ersten ausgewählten Einrichtungen entsprechen.3* Verfahren nach einem der Ansprüche 1 oder 2, -gekennzeichnet, durch dritte ausgewählte Einrichtungen, in welche keine Leitfähigkeitsverunreinigungen einge bracht werden.,k. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Leitfähigkeitsverunreinigung eingebracht wird, indem das Substrat (10) mit einer entsprechend ausgebildeten Ionen-Implantationsmaske (39t 3^)- 26 -509828/0679abgedeckt ist, und daß die Oberfläche der Einheit dann einem Strahl von die Leitfähigkeit bestimmenden Ionen ausgesetzt wird.5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verunreinigung des ersten Leitfähigkeitstyps ein P-Dotierstoff ist.6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der P-Dotierstoff Borionen aufweist.7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Verunreinigung des zweiten Leitfähigkeitstyps ein N-Dotierstoff ist.8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der N-Dotierstoff Phosphorionen aufweist.9. Verfahren nach einem der Ansprüche 6, 7 oder 8 dadurch gekennzeichnet, daß die Verunreinigung des er sten Leitfähigkeitetyps ein P-Dotierstoff ist.10. Verfahren nach Anspruch 9 ι dadurch gekennzeichnet, daß der P-Dotierstoff Borionan aufweist.11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß erste, zweite und dritte Einrichtungen mit drei verschiedenen Schwellenwertspannungen hergestellt werden, und daß die ersten ausgewählten Einrichtungen die erste Einrichtung und die zweiten ausgewählten Einrichtungen die zweite Einrichtung aufweisen.12. Verfahren nach einem der Ansprüche 1 bis 10, dadurchg e k enn ζ ei c hn e t, daß erste und zweite Einrichtungen mit zwei verschiedenen Schwellenwertspannungen gebildet werden,- 27 -509828/0679^500047und daß die ersten ausgewählte* Einrichtung« «*»e erste Einrichtung ,und daß die anreiten ausgewählten Einrichtungen die erste und die zweite Einrichtung aufweisen.13. Verfahren zur Herstellung von Metalloxid-Halbleiterein richtungen, wobei jede der Einrichtungen eine verschiedene Schwellenwertspannung aufweist, insbesondere nach Anspruch 1, dadurch g e k enn ζ e i c h η et, daß eine erste Isolierschicht (12) auf die Oberfläche des Substrats aufgebracht wird, daß Teile der ersten Isolirschicht (12) entfernt werden, um darin ein Paar im Abstand voneinander angeordneter Öffnungen für jede herzustellende Einrichtung auszubilden, daß das ungeschützte Substrat zur Ausbildung Von Quellen- und Senken-. zonen (l8, 20, 22, 24, 26, 28, 30, 32) für jede Einrichtung dotiert wird, daß eine zweite Isolierschicht (12) auf die Einheit aufgebracht wird, daß die Kanalzonen der dritten und vierten Einrichtungen mit einer Implantationsmaske (34) abgedeckt werden, daß dann die Einheit einem Strahl von P-Ionen ausgesetzt wird, hierauf die Maske und dann die Isolierschichten in den Kanalzonen jeder derEinrichtungen entfernt wird, daß eine Oxidschicht in der Kanalzone jeder Einrichtung wächst, daß die zweiten und vierten Einrichtungen mit einer Ionenim plantationsmaske (46) abgedeckt werden, daß die Einheit einem Strahl von N-Ionen ausgesetzt wird, und daß die Quellen-, Senken- und Steuerelektroden für jede Einrichtung gebildet werden, so daß dann jede der Einrichtungen eine unterschiedliche Schwellenwertspannung aufweist.50982870679
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US430025A US3868274A (en) | 1974-01-02 | 1974-01-02 | Method for fabricating MOS devices with a multiplicity of thresholds on a semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2500047A1 true DE2500047A1 (de) | 1975-07-10 |
Family
ID=23705767
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752500047 Pending DE2500047A1 (de) | 1974-01-02 | 1975-01-02 | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3868274A (de) |
JP (1) | JPS5524704B2 (de) |
CA (1) | CA1011005A (de) |
DE (1) | DE2500047A1 (de) |
GB (1) | GB1489390A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2729171A1 (de) * | 1976-06-28 | 1977-12-29 | Motorola Inc | Verfahren zur herstellung von integrierten schaltungen |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3912545A (en) * | 1974-05-13 | 1975-10-14 | Motorola Inc | Process and product for making a single supply N-channel silicon gate device |
US4115796A (en) * | 1974-07-05 | 1978-09-19 | Sharp Kabushiki Kaisha | Complementary-MOS integrated semiconductor device |
US3975648A (en) * | 1975-06-16 | 1976-08-17 | Hewlett-Packard Company | Flat-band voltage reference |
JPS5226177A (en) * | 1975-08-25 | 1977-02-26 | Toshiba Corp | Semi-conductor unit |
US4052229A (en) * | 1976-06-25 | 1977-10-04 | Intel Corporation | Process for preparing a substrate for mos devices of different thresholds |
US5434438A (en) * | 1976-09-13 | 1995-07-18 | Texas Instruments Inc. | Random access memory cell with a capacitor |
US5168075A (en) * | 1976-09-13 | 1992-12-01 | Texas Instruments Incorporated | Random access memory cell with implanted capacitor region |
JPS544086A (en) * | 1977-06-10 | 1979-01-12 | Fujitsu Ltd | Memory circuit unit |
JPS5413779A (en) * | 1977-07-04 | 1979-02-01 | Toshiba Corp | Semiconductor integrated circuit device |
US4135102A (en) * | 1977-07-18 | 1979-01-16 | Mostek Corporation | High performance inverter circuits |
US4472871A (en) * | 1978-09-21 | 1984-09-25 | Mostek Corporation | Method of making a plurality of MOSFETs having different threshold voltages |
US4212684A (en) * | 1978-11-20 | 1980-07-15 | Ncr Corporation | CISFET Processing including simultaneous doping of silicon components and FET channels |
US4244752A (en) * | 1979-03-06 | 1981-01-13 | Burroughs Corporation | Single mask method of fabricating complementary integrated circuits |
US4218267A (en) * | 1979-04-23 | 1980-08-19 | Rockwell International Corporation | Microelectronic fabrication method minimizing threshold voltage variation |
CA1151295A (en) * | 1979-07-31 | 1983-08-02 | Alan Aitken | Dual resistivity mos devices and method of fabrication |
NL8303441A (nl) * | 1983-10-07 | 1985-05-01 | Philips Nv | Geintegreerde schakeling met komplementaire veldeffekttransistors. |
US4618815A (en) * | 1985-02-11 | 1986-10-21 | At&T Bell Laboratories | Mixed threshold current mirror |
JPH0766946B2 (ja) * | 1989-03-31 | 1995-07-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5675165A (en) * | 1994-08-02 | 1997-10-07 | Lien; Chuen-Der | Stable SRAM cell using low backgate biased threshold voltage select transistors |
JP3185862B2 (ja) * | 1997-09-10 | 2001-07-11 | 日本電気株式会社 | マスク型半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2787564A (en) * | 1954-10-28 | 1957-04-02 | Bell Telephone Labor Inc | Forming semiconductive devices by ionic bombardment |
US3575745A (en) * | 1969-04-02 | 1971-04-20 | Bryan H Hill | Integrated circuit fabrication |
US3793093A (en) * | 1973-01-12 | 1974-02-19 | Handotai Kenkyu Shinkokai | Method for producing a semiconductor device having a very small deviation in lattice constant |
US3873372A (en) * | 1973-07-09 | 1975-03-25 | Ibm | Method for producing improved transistor devices |
-
1974
- 1974-01-02 US US430025A patent/US3868274A/en not_active Expired - Lifetime
- 1974-12-23 CA CA216,738A patent/CA1011005A/en not_active Expired
- 1974-12-23 GB GB55630/74A patent/GB1489390A/en not_active Expired
- 1974-12-27 JP JP14908574A patent/JPS5524704B2/ja not_active Expired
-
1975
- 1975-01-02 DE DE19752500047 patent/DE2500047A1/de active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2729171A1 (de) * | 1976-06-28 | 1977-12-29 | Motorola Inc | Verfahren zur herstellung von integrierten schaltungen |
Also Published As
Publication number | Publication date |
---|---|
US3868274A (en) | 1975-02-25 |
JPS50102273A (de) | 1975-08-13 |
CA1011005A (en) | 1977-05-24 |
GB1489390A (en) | 1977-10-19 |
US3868274B1 (de) | 1988-07-26 |
JPS5524704B2 (de) | 1980-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2500047A1 (de) | Verfahren zur herstellung von metalloxid-halbleitereinrichtungen | |
DE69728259T2 (de) | Siliciumkarbid-cmos und herstellungsverfahren | |
DE69209678T2 (de) | Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung | |
DE3881004T2 (de) | Verfahren zum herstellen von integrierten cmos-anordnungen mit verringerten gate-laengen. | |
DE19701189B4 (de) | Halbleiterbauteil | |
DE102008038552B4 (de) | Vertikaldiode unter Verwendung von Silizium, ausgebildet durch selektives epitaxiales Aufwachsen | |
DE19919955A1 (de) | Halbleitervorrichtung mit hoher Spannungsfestigkeit | |
DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
DE2728167A1 (de) | Verfahren zur vorbereitung eines siliziumsubstrats fuer die herstellung von mos-bauelementen | |
EP0033003B1 (de) | Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE19642538A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE2716691A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE69010034T2 (de) | Halbleiteranordnung mit einer Schutzschaltung. | |
DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2605830A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE2160427B2 (de) | Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes | |
DE2902368A1 (de) | Komplementaer-mos-inverter | |
DE3312720A1 (de) | Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen | |
DE4101130C2 (de) | MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung | |
DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
DE4130555A1 (de) | Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHW | Rejection |