DE2729171A1 - Verfahren zur herstellung von integrierten schaltungen - Google Patents

Verfahren zur herstellung von integrierten schaltungen

Info

Publication number
DE2729171A1
DE2729171A1 DE19772729171 DE2729171A DE2729171A1 DE 2729171 A1 DE2729171 A1 DE 2729171A1 DE 19772729171 DE19772729171 DE 19772729171 DE 2729171 A DE2729171 A DE 2729171A DE 2729171 A1 DE2729171 A1 DE 2729171A1
Authority
DE
Germany
Prior art keywords
layer
openings
masking
areas
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772729171
Other languages
English (en)
Other versions
DE2729171C2 (de
Inventor
Merrill Roe Hunt
Christopher Anglos Ladas
Sal Thomas Mastroianni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2729171A1 publication Critical patent/DE2729171A1/de
Application granted granted Critical
Publication of DE2729171C2 publication Critical patent/DE2729171C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/047—Emitter dip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

272917]
Dipl.-Phys. O.E. Weber
D-β München 71
HofbrunnstraBe 47
Telefon: (089)7915050
Telegramm: monopolweber münctien
M 558
MOTOROLA. IKC. 1303 East Algonquin ßoad Schaumburg, 111, 60196
USA
Verfahren zur Herstellung von integrierten Schaltungen
709852/1225
Die Erfindung betrifft allgemein die Herstellung von Halbleitereinrichtungen und bezieht sich insbesondere auf ein selbstausrichtendes Verfahren zur Herstellung von integrierten Schaltungen hoher Dichte.
Es ist bekannt, zur Herstellung von Transistoren mehrfache dielektrische Schichten und selektive Ätzvorgänge zu verwenden, und zwar in Verbindung mit einer einzelnen Hauptmaske oder Muttermaske, um Kollektorkontakt-, Basiskontakt- und Emitterbereiche zu bilden, die in bezug aufeinander selbstausrichtend angeordnet sind. Diese Methoden erfordern vorausgehende Maskierungsschritte, um die gewünschte Deckungsgleichheit oder Ausrichtung von Isolation und verdeckt angeordneten Bereichen, Basis- und Isolationsbereichen und gegebenenfalls auch die Deckungsgleichheit eines tiefen Kollektorkontaktes innerhalb des Isolationsbereiches zu gewährleisten. Mit der Entwicklung von integrierten Schaltungen höherer Dichte und insbesondere bei großem Speicher und integrierten Schaltungen für einen Mikroprozessor, der eine große Anzahl von dicht nebeneinander angeordneten Einrichtungen aufweist, wird die Ausrichtung oder die Deckungsgleichheit bzw. eine entsprechend fluchtende Anordnung von Basis- und Isolationsbereichen äußerst kritisch. Die Ausbeute bei dieser Art von integrierten Schaltungen, welche nach herkömmlichen Methoden hergestellt wurden, ist verhältnismäßig ungünstig, weil dieses Problem der Ausrichtung bzw. Deckungsgleichheit noch nicht befriedigend gelöst wurde. Die Ausbeute von großen integrierten Schaltungen mit hoher Dichte, welche nach bekannten Verfahren hergestellt werden, wird auch durch die Tatsache nachteilig beeinträchtigt, daß der bei einem selbstausrichtenden Verfahren gegebene Nadelöffnungsschutz bei den vorläufigen Maskierungsschritten und durch die Tatsache nicht gewährleistet werden kann, daß die Folge einer selektiven Diffusion und einer erneuten Oxidation,
709852/1225
wie sie bei einer einzelnen Hauptmaske oder Muttermaske erforderlich sind, zusätzliche dielektrische Schichtübergänge oder "Stufen" über die Oberflächen der integrierten Schaltung erzeugen. Der Verlust einer ebenen oder planen Anordnung aufgrund dieser "Stufen" läßt es außerordentlich schwierig werden, verhältnismäßig zuverlässige Metallancchlußmuster zu erreichen, insbesondere in systemen mit Metallanschlüssen in mehreren Ebenen.
Zusätzlich zu den fundamentalen Vorteilen, welche bei einem selbstausrichtenden Verfahren im Hinblick auf die gewünschte Deckungsgleichheit der einzelnen Bereiche erreicht werden, führt die Verwendung von dielektrischen Mehrfachschichten bei selektivem Ätzen zwangsläufig zu einem Schutz gegen Fehler oder Fehlstellen, welche durch Fehler in der Maske oder durch Nadelöffnungen auftreten können. Dieser Schutz gegen Nadelöffnungen leitet sich aus der Tatsache ab, daß irgendwelche Nadelöffnungen in der oberen dielektrischen Schicht, welche durch Fehlstellen in der Hauptmaske hervorgerufen werden können, mit Fotowiderständen abgedeckt werden, und zwar in denjenigen Verfahrensschritten, welche dazu verwendet werden, in selektiver Weise ausgewählte Gruppen von Hauptmaskenöffnungen in nachfolgenden Verarbeitungsschritten zu "aktivieren".
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltung der oben näher erläuterten Art zu schaffen, mit welchem besonders große Halbleiterschaltungen auf besonders engem Raum in besonders kurzer Zeit und mit verhältnismäßig geringem Aufwand hergestellt werden können.
Zur Lösung dieser Aufgabe dienen insbesondere die in Patent begehren niedergelegten Merkmale.
709852/1225
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß die Anzahl der kritischen Ausrichtungen stark vermindert wird. Lies wild dadurch ermöglicht, daß eine erste Haupttnaske verwendet wird, um selbstausrichtende Basis- und Isolationsbereiche zu bilden, und eine zweite hauptraaske dazu verwendet wird, selbstausrichtende Kollektorkontakt-, Basiskontakt und Emitterbereiche zu bilden.
Weiterhin ist der Vorteil erreichbar, daß die Bildung von Basis- und Isolationsbereichen durch die Verwendung von selektiv ätzbaren dielektrischen Mehrfachschichten die Ausbeute verbessert, indem durch die Maske hervorgerufene Fehlstellen in diesen Bereichen vermieden werden.
Gemäß einer besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird eine Ionenimplantation anschließend an eine erste Hauptmaskierung verwendet, um flache Bereiche zu erzeugen, welche die selbstausrichtenden Bereiche umgeben, welche durch die erste Hauptmaskierung festgelegt sind.
Wenn gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens vorgesehen wird, daß die selektiv ätzbaren dielektrischen Mehrfachschichten entfernt werden, welche dazu dienen, Isolations- und Basisbereiche zu erzeugen, und zwar nach der Ausbildung der übrigen Bereiche, so läßt sich dadurch der Vorteil erreichen, daß eine außerordentlich gut ebene Oberfläche der fertiggestellten integrierten Schaltung gewährleistet ist.
Weiterhin wird gemäß der Erfindung durch die Verwendung einer maskenlosen Ätzung zur gleichzeitigen Festlegung von Isolations-, Basis- und Widerstandskontaktbereichen das Verfahren wesentlich vereinfacht.
709852/1225
Gemäß der Erfindung wird ein Verfahren zur Herstellung von integrierten Halbleiterschaltungen geschaffen, bei welchem in vorteilhafter Weise die Diffusion von Verunreinigungen durch ein vorgegebenes Muster von öffnungen in einer ersten selektiv ätzbaren Maskierungsschicht eine erste Gruppe von selbstausrichtenden Bereichen ausbildet, wobei weiterhin eine Ionenimplantation unabhängig von dem vorgegebenen Muster von Öffnungen zusätzliche Bereiche bildet und wobei eine weitere Diffusion von Verunreinigungen durch ein vorgegebenes Muster von öffnungen in einer zweiten selektiv ätzbaren Maskierungsschicht, die anschließend an das Entfernen der ersten selektiv ätzbaren Maskierungsschicht gebildet wird, eine zweite Gruppe von selbstausrichtenden Bereichen erzeugt.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 bis 9 Jeweils einen Querschnitt durch ein Halbleitersubstrat, wobei die einzelnen Figuren jeweils verschiedene Stufen während des erfindungsgemäßen Herstellungsvorganges veranschaulichen.
Das selbstausrichtende Verfahren zur Herstellung von integrierten Schaltungen gemäß der Erfindung wird nachfolgend anhand der einzelnen Fabrikationsschritte erläutert, welche dazu dienen, eine bevorzugte Ausführungsform einer integrierten Schaltung herzustellen, wobei die einzelnen Figuren jeweils einen Zwischenstand der integrierten Schaltung darstellen, wie er während des Verfahrens jeweils erreicht wird. Zur Vereinfachung der Diskussion werden herkömmliche Verfahrensschritte nur kurz gestreift, während diejenigen Schritte, welche sich auf die erfindungsgemäße vorgehensweise beziehen, in größeren Einzelheiten erläutert werden.
7Ö9852/122S
Zunächst werden nach herkömmlichen Verfahren gemäß Fig. 1 die zuweilen auch al? beerdigte Schichten bezeichneten
vergrabenen Schichten 10 und 12 vom Typ N+ in einem P-HaIb- "\
leiterkörper 14 ausgebildet, indem eine arsenhaltige Verunreinigung in den Halbleiterkörper 12 eindiffundiert, und anschließend wächst eine dünne N-Epitaxial-Siliziumschicht 16 (üblicherweise mit einem spezifischen Widerstand von 0,3 Ohmzentimeter und einer Dicke von 3 u), um das Substrat 18 herzustellen. Die Oberfläche des Substrats 18 wird dann mit
einer Schicht von 25OO A thermisch gewachsenen Siliziumdioxids überzogen, um eine Schicht 20 zu bilden, und dann wird eine Siliziumnitridschicht 22 mit einer Dicke von etwa 1500 A auf die Oberfläche der Schicht 20 aufgebracht. Dieses Verfahren liefert selektiv ätzbare Schichten auf der Oberfläche des Substrats 16, welche bei den nachfolgenden Verfahrensschritten verwendet werden.
Bei den Schritten der Fig. 2 werden eine einzelne Fotomaske und ein herkömmlicher Fotowiderstand sowie entsprechende Ätzmethoden dazu verwendet, in einem einzelnen Schritt ein vorgegebenes Muster von Öffnungen zu erzeugen, welche anschließend dazu verwendet werden, entsprechende Bereiche herzustellen. Die öffnung 24 legt einen Basisbereich fest, die öffnungen 26 und 28 bilden Widerstandskontaktbereiche, und die öffnungen 30, 32 und 34 legen Isolationsbereiche fest. Die öffnungen 30 und 3? sind zwei Abschnitte desselben ringförmigen Isolationsbereiches, welcher den Kollektor eines Transistors festlegt. Da die Öffnungen in der Schicht 22 erzeugt wurden, indem eine einzelne Fotomaske verwendet wurde und da die Öffnungen in einem einzigen Schritt hergestellt wurden, bildet die Schicht 22 eine erste Hauptmaske oder Muttermaske, welche die Herstellung von Bereichen ermöglicht, die zueinander selbstfluchtend gebildet werden, wie es nachfolgend im einzelnen näher erläutert wird.
709852/1225
Bei den Schritten gemäß Fig. J werden herkömmliche Fotowiderstandsmethoden und eine "übergrößen"-Fotomaske verwendet, welche eine nicht-kritische Ausrichtung hat, so daß die Oberfläche der Siliziumdioxidschicht 20 in Isolationsöffnungen 30, 32 und 34 freigelegt ist, während die übrigen öffnungen in der Schicht 22 von dem Fotowiderstand abgedeckt bleiben. Diese Methode ermöglicht die selektive Ätzung des Siliziumdioxids, so daß die Siliziumoberfläche des Substrats 18 nur an den Stellen freigelegt ist, an welchen eine Isolationsdiffusion ausgeführt werden soll. Unter Anwendung einer herkömmlichen Technik läßt man nunmehr eine Verunreinigung vom P-Typ durch die öffnungen 30, 32 und 34 diffundieren, um Isolationsbereiche 36, 38 und 40 herzustellen, welche sich nach unten erstrecken, um einen Kontakt mit dem P-Halbleiterkörper 14 zu bilden. Gleichzeitig zu dem Diffusionszyklus, welcher zur Bildung der Isolationsbereiche 36, 38 und 40 verwendet wird, werden durch einen Reoxidationszyklus Siliziumdioxidbereiche 42, 44 und 46 hergestellt, wodurch die Siliziumdioxidschicht über der Oberfläche der Siliziumepitaxialschicht 16 wieder hergestellt wird. Die Bereiche 42, 44 und 46 verhindern ein Unterschneiden der Siliziumdioxidschicht 20 während des nachfolgenden "Basis-Auswaschens", einem Ätzschritt, der nachfolgend erläutert wird. Der Reoxidationszyklus führt auch zu einem Wachstum einer geringen Menge einer zusätzlichen Siliziumdioxidschicht auf der Oberfläche der Siliziumdioxidschicht 20 in der Basisöffnung 24 und des Widerstandes in den öffnungen 26 und 28, wie es durch die Bereiche 43, 45 und 47 in der Fig. 3 veranschaulicht ist.
Bei den Verfahrensschritten gemäß Fig. 4 wird eine maskenlose Ätzung verwendet, so daß die Siliziumdioxidbereiche unter den öffnungen 24, 26, 28, 30, 32 und 34 der Siliziumnitridschicht 22 alle entfernt werden, um die Oberfläche der Epitaxialschicht 16 freizulegen. Eine Basisvorablagerung wird dann in
709852/1225
allen Öffnungen angebracht, indem ein mit Bor dotiertes Oxid verwendet wird, welches in einem Ofen abgelagert wird, der eine Röhre aufweist, die auf 900 0C gehalten wird, so daß das Dotiertnittel in die Oberfläche der Siliziumepitaxialschicht 16 eindringt, und zwar bis zu einer Tiefe von etwa
ο
1000 A, so daß Bereiche 4-8, 50, 52, 54, 56 und 58 geschaffen werden. Dieser Verfahrensschritt, bei welchem der Basisbereich durch einen Vorgang geschaffen wird, der als "Basiß-Auswaschen" zu bezeichnen ist, erfordert keinen Schritt, bei welchem ein Fotowiderstand oder eine Maskierung verwendet werden müßten, und darin liegt ein besonderer Vorteil des erfindungsgemäßen Verfahrens.
Bei den Schritten gemäß Fig. 5 werden die beim Schritt 4- abgelagerte, mit Bor dotierte Oxidschicht, die Siliziumnitridschicht 22 und die Siliziumdioxidschicht 20 vollständig von der Oberfläche des Substrats 18 entfernt. Das Entfernen der Siliziumnitridschicht 22 und der Siliziumdioxidschicht 20 führt somit dazu, daß die erste Hauptmaskenschicht oder Muttermaskenschicht entfernt wird, welche dazu diente, die entsprechenden Bereiche der Anordnung in den vorhergehenden Verfahrensschritten festzulegen. Das Substrat 18 wird dann in einen Basisdiffusionsofen gebracht und auf eine Temperatur von 900 bis 1050 0C erhitzt, wodurch die mit Bor dotierten Oberflächenbereiche 48, 50, 52, 54, 56 und 58 (siehe Fig. 4) dazu gebracht werden, daß sie nach unten in die Siliziumepitaxialschicht 16 eindiffundieren. Der zuvor durchgeführte Zyklus einer Basis-Vorabablagerung und der Basisdiffusionszyklus dienen dazu, einen Basisbereich 60 zu erzeugen, der eine Dicke von etwa 1 η aufweist und den erforderlichen spezifischen Widerstand hat, wobei gleichzeitig die Siliziutndioxidschicht 62 mit einer Dicke von etwa 2000 A wächst. Die
Siliziumdioxidschicht 62 und die nachfolgend abgelagerte oder
ο aufgebrachte Siliziumnitridschicht 64 (etwa 2000 A dick) bilden
709852/1225
die zusammengesetzten Schichten, welche für die zweiten Hauptmaskierungsschritte des übrigen Herstellungsverfahrens erforderlich sind. Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß es besonders einfach ist, was wiederum dazu führt, daß der Basisdiffusionszyklus in der Weise ausgeführt werden kann, daß die Bildung des Basisbereichs 60 in der Weise abläuft, daß die erforderliche Dicke und der erforderliche spezifische Widerstand gleichzeitig mit der Ausbildung der Siliziumdioxidschicht 62 erreicht werden können. Durch die "Basis-Auswasch"-Verfahrensschritte, wie sie oben anhand der Fig. 4 diskutiert wurden, führt der Basisdiffusionszyklus zur Bildung von diffundierten Widerstandskontaktbereichen 66 und 68 sowie zur Bildung von diffundierten Überlappungsbereichen 70, 72 und 74. Widerstandskontaktbereiche 66 und 68 bilden Bereiche von hoher Konzentration des Dotierungsmittels, welche erforderlich sind, um einen guten ohm1sehen Kontakt mit dem Widerstand zu bilden, welcher nachfolgend dazwischen hergestellt wird. Die diffundierten Überlappungsbereiche 70, 72 und 74, welche jeweils den zuvor hergestellten Isolationsbereichen 36, 38 bzw. 40 zugeordnet sind, sind nicht erforderlich, sind jedoch eine absolut unschädliche und nicht-nachteilige
sich
Begleiterscheinung, die/aus der Anwendung der wesentlich einfacheren "Basis-Auswasch"-Verfahrensschritte ergibt, die oben anhand der Fig. 4 erwähnt wurden.
Die Verfahrensschritte gemäß Fig. 6 veranschaulichen die Bildung eines Widerstandes mit einem hohen Widerstandswert, indem eine Ionenimplantation angewandt wird. Eine Fotowiderstandsschicht 76 wird auf der Oberfläche des Substrats 18 angebracht, weiterhin wird eine Widerstandsfotomaske aufgebracht und belichtet, und die Fotowiderstandsschicht, welche entwickelt wird, um die öffnung 78 zu bilden, welche einen Bereich festlegt, der die zuvor diffundierten Widerstandskontaktbereiche 66 und 68 verbindet, wird hergestellt. Dann wird eine Quelle für hochenergetische Ionen verwendet. Die Fotowiderstandsschicht 76
709852/1225
verhindert den Durchgang dieser Ionen, außer durch die öffnungen 78, wo die Ionen durch die Siliziumnitridschicht 64- und die Siliziumdioxidschicht 62 hindurchgehen, um eine dünne, mit Bor dotierte Schicht an der Oberfläche der Siliziumepitaxialschicht 16 zu bilden. Ein sehr wesentliches Merkmal dieses Verfahrensschrittes liegt in der Tatsache, daß, obwohl ein Fotowiderstandsschritt erforderlich ist, die Ionenimplantation durch die aus Oxid und Nitrid zusammengesetzte Schicht erfolgt und somit kein Ätzschritt benötigt wird, um die Siliziumoberfläche zu dotieren, um den Widerstand auszubilden. Weiterhin ist von Bedeutung, daß der hohe Widerstand des durch Ionen implantierten Widerstandsbereichs 80 in einer Schicht mit außerordentlich geringer Dicke vorhanden ist, wobei die Dicke
ο in diesem Verfahrensschritt unter 1000 A liegt. Die endgültige Tiefe des Widerstandsbereichs entsteht in einem späteren Emitter-Diffusionsschritt, der unten erläutert wird.
Bei dem Verfahrensschritt gemäß Fig. 7i bei welchem ein herkömmlicher Fotowiderstand und eine herkömmliche Nitridätztechnik verwendet werden, dient eine Fotomaske dazu, einen zweiten Satz von Hauptmaskenöffnungen oder Muttermaskenöffnungen zu erzeugen. Dazu gehören die Kollektorkontaktöffnung 82, die Basiskontaktöffnung 84, die Emitteröffnung 86 sowie die Widerstandskontaktöffnurgen 88 und 90. Anschließend werden die Oberseiten bzw. oberen Oberflächen nochmals mit einem Fotowiderstand versehen, und es wird eine Fotomaske mit Übergröße verwendet, so daß nur die Kollektorkontaktöffnung 82 und die Emitterkontaktöffnung 86 freigelegt sind, und es kann eine Oxidätzung verwendet werden, um selektiv nur diejenigen Abschnitte der Siliziumdioxidschicht 62 zu entfernen, welche unter diesen öffnungen liegen. Die Fotowiderstandsschicht wird entfernt, und das Substrat 18 wird in den Diffusionsofen gebracht, in welchem ein Emitterdiffusionszyklus abläuft, um den Emitterbereich 92 zu bilden, der etwa 0,7 η tief ist, wobei gleichzeitig der Kollektorkontaktbereich 94 ausgebildet wird. Während des Emitterdiffusionszyklus
709852/122S
wird der dünne, mit Bor dotierte Widerstandsbereich 80, der zuvor durch eine Ionenimplantation erzeugt wurde, "angelassen" bzw. "geglüht", so daß das Bordotiermaterial nach unten diffundiert, um einen Widerstandsbereich 96 zu bilden, der etwa 5000 A dick ist. Der Emitterdiffusionszyklus dieses Verfahrensschrittes schließt eine anfängliche Reoxidation ein, wodurch verhältnismäßig dünne Siliziumdioxidschichten 98 und 100 gebildet werden (etwa 200 A dick), welche über die Oberseite des Emitterbereichs 92 und des Kollektorkontaktbereichs 94 wachsen, und zwar gleichzeitig mit der Diffusion. Diese Oxidschichten werden anschließend bei dem "Auswasch"-Emitterverfahrensschritt weggeätzt, wenn der Emitterkontakt vor der Metallisierung gebildet wird, wie es unten näher erläutert wird.
Bei dem Verfahrensschritt gemäß Fig. 8 werden ein Fotowiderstand und eine Übergrößen-Fotomaske verwendet, um die Basiskontaktöffnung 84 und die Widerstandskontaktöffnungen 88 und 90 freizulegen, und eine Oxidätzung dient dazu, die Abschnitte der Siliziumdioxidschicht 62 selektiv wegzuätzen, welche unter diesen öffnungen liegen. Nachdem der Fotowiderstand entfernt ist, wird ein Emitter-!A.uswa sch"-Verfahren dazu verwendet, die dünnen Siliziumdioxidschichten 98 und 100 wegzuätzen. Der Kollektor, die Basis, der Emitter und die Widerstandskontaktbereiche sind somit alle von Oxid befreit und dazu vorbereitet, mit einem Metallkontakt versehen zu werden, wie er in den nachfolgenden Metallisierungsschritten hergestellt wird.
Die Fig. 9 veranschaulicht ein spezielles Metallisierungssystem, welches in Verbindung mit dem erfindungsgemäßen Verfahren vorteilhaft angewandt werden kann. Um dieses Metallisierungssystem anzuwenden, wird eine Platinschicht über die Oberfläche des Substrats 18 gelegt und in die Siliziumkontaktöffnungen hinein, welche durch die Siliziumdioxidschicht 62 und die Siliziumnitridschicht 64 nach den oben beschriebenen Arbeitsgängen
709852/1225
2729Ί71
hindurchgeschnitten wurden. Nach dem Aufbringen der Platinschicht folgt eine Wärmebehandlung zwischen 400 und 650 0C, wobei das Silizium dazu gebracht wird, in die darüber angeordnete Ilatinschicht einzuwandern, um einen Platinsilizidbereich 102 zu bilden, und zwar in jeder der Kontaktöffnungen. Die Flatinschicht wird dann entfernt, und das Substrat wird wiederum einem Metallablagerungssystem unterworfen, wobei eine bchicht aus hitzebeständigem oder feuerfestem Metall 104 aufgebracht wird. Das Metall kann Wolfram, Titan, Molybdän oder auch eine Legierung aus diesen Metallen sein, und es wird anschließend eine zusätzliche Schicht aus Aluminium aufgebracht, welche mit 106 bezeichnet ist. Unter Verwendung einer herkömmlichen Fotowiderstands- und Metallätztechnik wird eine Metallfotomaske dazu verwendet, ein Metallanschlußmuster festzulegen.
Das Metallisierungssystem gemäß Fig. 9 ist deshalb besonders vorteilhaft, weil die Platinsilizidbereiche in allen Kontaktöffnungen in Verbindung mit einem Sperrmetallbereich aus hitzebeständigem Metall die Substratoberfläche gegen die Einflüsse einer weiteren Behandlung abdichtet. Wenn ein Verarbeitungsproblem von diesem Punkt an auftritt, kann die Oberfläche des Substrats vollständig zurückgestreift werden, so daß die Wolfram- oder Titan- und Siliziumnitridoberflächen unbeeinträchtigt bleiben. Dies ist möglich, weil die für die nachfolgenden Fotowiderstands-Behandlungen verwendeten Ätzmittel solche Ätzmittel sind, welche auf der Basis von Phosphorsäure und Fluorwasserstoffsäure aufgebaut sind und kaum einen Einfluß auf die hitzebe6tändige Metallsperre oder auf daß Siliziumnitrid haben. Diese Möglichkeit der Nacharbeitung ißt insbesondere bei besonders komplizierten integrierten Schaltungen von Vorteil. Von besonderem Vorteil ist diese Möglichkeit bei integrierten Schaltungen, welche von der Möglichkeit Gebrauch machen, Metallanschlüsse in mehreren Ebenen anzuordnen.
709852/1225
Die Folge von Verfahrensschritten, wie sie oben anhand der Fig. 1 bis 9 erläutert wurden, veranschaulichen eine bestimmte Ausführungsfortn der Erfindung, bei welcher die Selbstausrichtung und der Nadelöffnungsschutz bei einer ersten und einer zweiten Hauptmaske oder Muttermaske miteinander vereinigt werden, wobei zugleich die Vereinfachung der "Basis-Auswaschung" sowie der Dotierpegelsteuerung der Ionenimplantation zum Tragen kommen. Das erfindungsgemäße Verfahren ermöglicht somit die Herstellung von besonders komplizierten integrierten Schaltungen, welche große Widerstände oder Widerstände mit hohen Widerstandswerten enthalten, und zwar mit engen Toleranzen. Das erfindungsgemäße Verfahren ermöglicht die Herstellung von Lastwiderständen mit spezifischen Widerständen, die außerordentlich hoch sind und in der Größenordnung von einigen Tausend Ohmzentimeter liegen, und zwar bei Toleranzen von nur + 5 %. In integrierten Speicherschaltungen sind Widerstände mit engen Toleranzen zur Herstellung von Speicherzellen von großer Bedeutung, welche eine außerordentlich geringe Fläche auf dem Halbleiterchip benötigen. Diejenigen Vorteile, welche sich aus dem einfachen Herstellungsverfahren gemäß der Erfindung ergeben, in Verbindung mit der Möglichkeit, Widerstände mit sehr hohem Widerstandswert herzustellen, führen insgesamt zu dem wesentlichen Vorteil, daß größere Speicher gebaut werden können, welche eine geringere Fläche auf einem Halbleiterchip benötigen und somit außerordentlich preiswert sein können.
Nach dem erfindungsgemäßen Verfahren lassen sich jedoch auch Widerstände mit sehr geringem Widerstandswert herstellen. Bei einer bevorzugten Ausführungsform können Widerstände mit einem spezifischen Widerstand im Bereich von 300 Ohm χ cm bis 700 Ohm χ cm hergestellt werden, wobei das erfindungsgemäße Verfahren in der Weise abgewandelt wird, daß Widerstandsbereiche während des "Basis-Auswaschens" geöffnet werden. Diffundierte Widerstandsbereiche mit dem gewünschten spezifischen Widerstand
709852/1225
werden dann gleichzeitig mit der Diffusion der tieferen Basisbereiche gebildet. Bei einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird eine flachere Basisanreicherungsdiffusion über der tieferen Basisdiffusion ausgeführt, um den spezifischen Widerstand weiter zu senken. Ein wesentliches Merkmal der Erfindung liegt in der Tatsache, daß deshalb, weil die Widerstandsverbindungen unter Verwendung einer Basisdiffusion hergestellt werden, eine feinere Struktur erreicht wird, so daß eine verminderte Kapazität vorhanden ist.
Eine Übersicht über die Vorteile, welche sich gemäß der Erfindung erreichen lassen, ist aus der Tabelle I ersichtlich, welche die Maskenausrichtungsschritte eines herkömmlichen Verfahrens mit den entsprechenden Schritten vergleicht, wie sie beim erfindungsgemäßen Verfahren angewandt werden, bei welchem eine erste Hauptmaske (1.HiI) und eine zweite Hauptmaske (2. HM) verwendet werden. Wie aus der Tabelle I hervorgeht, wurde die Gesamtanzahl von kritischen Ausrichtungen, die während des gesamten Herstellungsverfahrens erforderlich sind, um 50 % vermindert, und eine Ausrichtung entfällt überhaupt, und zwar durch die Verwendung des "Basis-Auswasch"-Verfahrensschrittes.
Tabelle I . Ausrichtungsschritten nk mit Selbstausrichtunp; k
Vergleich von k Ausrichtung nk
herkömmlich k
k
k
9852/1 		1. HM zu verdeckte
Schicht
Ausrichtung verdeckte Isolationsschicht k Isolationsübergröße
zu 1. HM		 k
k
nk
Isolationsübergröße zu
Isolation		 Basisauswaschung er
übrigt Basisübergröße
zu 1. HM
Basis zu Isolation Widerstand zu 1. HM
2. HM zu 1. HM
Emitterübergröße zu
2. HM
225
Widerstand zu Basis
Emitter zu Basis
Widerstand zu Basis
70
Tabelle I (Fortsetzung)
herkömmlich mit Selbstausrichtung
Ausrichtung Ausrichtung
Übergrößenwiderstand zu Widerstandsübergröße
Widerstand nk zu 2. HM nk
Metall zu Widerstands- Metall zu 2. PiM k
emitter k
insgesamt 6 kritische insgesamt 4 kritische Aus-Ausrichtungen und richtungen und 3 nicht 2 nicht-kritische Aus- kritische Ausrichtungen richtungen
k * kritisch
nk « nicht kritisch
709852/1225

Claims (16)

P to'i tη. Π cΌ Γ' IC Iif?
1./Selbstausrichtendes Verfahren zur Herstellung von integrierten Schaltungen, dadurch gekennzeichnet, daß eine verdeckte (beerdigte) Schicht (10, 12) gebildet wird, daß weiterhin eine obere Schicht (16) über eine.n halbleitersubstrat (14) gebildet wird, daß die obere Schicht und die verdeckte Schicht (10, 1?) einen ersten Leitfähigkeitetyp haben und dar Substrat (izi) einen zweiten .Leitfähigkeitstyp aufweist, welcher zu dem ersten Leitfähigkeitstyp entgegengesetzt ist, daß weiterhin eine erste Maskierungseinrichtung (20, 22) über der oberen Oberfleiche der oberen Schicht (16) gebildet wird, daß die erste Maskierungsschicht ein vorgegebenes Muster von Öffnungen (24, 26, 28, JO, 32, 34) aufweist, daß ein erster Satz von lialbleiterbereicnen (36, 3ö, 40, 48, ^O, 32, 54, 5>6) gebildet wird, indem in selektiver Weise Verunreinigungen durch das vorgegebene Muster an Öffnungen der ersten Haskierungseinrichtung eingeführt werden, daß die erste Haskierungseinrichtung von der oberen Oberfläche der oberen Schicht entfernt wird, daß eine zweite Mn Skierungseinrichtung (62, 64) über der Oberseite der oberen Schicht gebildet wird, ca I; die zweite Maskierungseinrichtung ein vorgegebenes Muster an öffnungen (82, 84, 86, 80, 90) aufweist und daß ein zweiter Satz von halbleiterbereichen (wie 92, 94, 96) gebildet wird, indem in selektiver weise Vf?runreinigungen durch das vorgegebene Muster von Öffnungen der zweiten Maskierungseinrichtung eingeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein zusätzlicher Satz an Halbleiterbereichen (80) erzeugt wird, indem Verunreinigungen durch Abschnitte der ersten Maskierungseinrichtung eingeführt, welche nicht durch das vorgegeben Muster von öffnungen gebildet sind.
7Ö9852/122S
COPY
5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die erste Maskierungseinrichtung wenigstens zwei Schichten (20, 22) aufweist, welche selektiv in bezug aufeinander ätzbar sind.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens eine aer Schichten aus Siliziumdioxid gebildet wird.
^. Verfahren nach Anspruch 3, cadurch gekennzeichnet, daß wenigstens eine der selektiv ätzbaren Schichten Siliziumnitrid ist.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Maskierungseinrichtung wenigstens zwei Schichten (62, 64) aufweist, welche selektiv in bezug aufeinander ätzbar sind.
7- Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens eine der Schichten aus Siliziumdioxid besteht.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens eine der selektiv ätzbaren Schichten Siliziumnitrid ist.
9· Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die obere Schicht (16) eine durch Epitaxialwachstum aufgebrachte Siliziuinschicht ist.
10.Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat Silizium ist.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Satz von Bereichen den Basisbereich (50) und den Isolationsbereicn (36, 38, 40) einer Halbleitereinrichtung aufweist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der erste Satz von Halbleiterbereichen Widerstandskontaktbereiche
^-Db, — , , τ ή η ο r <■% ' * J *) C
13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Satz von Kalbleiteröffnungen den Kollektorkontakt-Basiskontakt (9*0 und die Emitterbereiche (92) der HaIbleitereinrichtung aufweist.
14. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Schritt der Einbringung von Verunreinigungen durch Abschnitte der ersten Maskierungseinrichtung , welcher nicht durch das vorgegebene Muster von öffnungen gebildet wird, mit Hilfe einer Ionenimplantation erfolgt.
15· Selbstausrichtendes Verfahren zur Herstellung von integrierten Schaltungen, dadurch gekennzeichnet, daß eine verdeckte (beerdigte) Schicht (10, 12) gebildet wird, daß weiterhin eine obere Schicht (16) über einem Halbleitersubstrat (14-) gebildet wird, daß die obere Schicht und die verdeckte Schicht (10, 12) einen ersten Leitfähigkeitstyp haben und das Substrat (14) einen zweiten Leitfähigkeitstyp aufweist, welcher zu dem ersten Leitfähigkeitstyp entgegengesetzt ist, daß eine erste Maskierungsschicht (20) auf der Oberseite der oberen Schicht (16) angeordnet wird, daß eine zweite Maskierungsschicht (22) auf der Oberseite der ersten Maskierungsschicht angeordnet wird, daß ein vorgegebenes Muster von öffnungen (24, 26, 28, 30, 32, 34) in der zweiten Schicht ausgebildet wird, daß das vorgegebene Muster eine erste und eine zweite Gruppe von öffnungen aufweist, daß eine erste Gruppe von Halbleiterbereichen (36, 38, 40) gebildet wird, indem Verunreinigungen durch die öffnungen eingeführt werden, welche durch die erste Maskierungsschicht geätzt wurden, indem die erste Gruppe von öffnungen (30, 32, 3*0 als Ätzmaske Verwendung findet, daß eine zweite Gruppe von Halbleiterbereichen (50, 54, 56) hergestellt wird, indem Verunreinigungen durch Öffnungen eingeführt werden, welche durch die erste Maskierungsschicht geätzt wurden, indem die
709852/1225
zweite Gruppe von öffnungen als Ätzmaske Verwendung findet, daß die erste und die zweite Maskierungsschicht entfernt werden, daß eine dritte Maskierungsschicht (62) auf der Oberseite der oberen Schicht angeordnet wird, daß eine vierte Maskierungsschicht (64) auf der Oberseite der dritten Maskierungεschicht angeordnet wird, daß flache Bereiche (80) gebildet werden, daß die flachen Bereiche über der Oberseite der ersten und zweiten Gruppe von Bereichen angeordnet werden und daß die flachen Bereiche unabhängig von dem vorgegebenen Muster von öffnungen gebildet werden, daß ein vorgegebenes Muster von öffnungen (82, 84, 86, 88, 90) in der vierten Schicht ausgebildet wird, daß das vorgegebene Muster eine dritte und eine vierte Gruppe von Öffnungen aufweist, daß eine dritte Gruppe von Halbleiterbereichen (92, 94, 96) gebildet wird, indem Verunreinigungen durch öffnungen eingeführt werden, welche durch die dritte Maskierungsschicht geätzt wurden, indem die dritte Gruppe von öffnungen (82, 86) als Ätzmaske Verwendung findet, und daß eine Gruppe von Kontaktöffnungen durch die dritte Maskierungsschicht gebildet wird, indem die vierte Gruppe von öffnungen (84, 88, 90) als Ätzmaske verwendet wird.
16. Verfahren nach Anspruch 15» dadurch gekennzeichnet, daß der Schritt der Bildung einer zweiten Gruppe von Halbleiterbereichen das erneute öffnen der ersten Gruppe von öffnungen gleichzeitig mit dem Ätzen der öffnungen umfaßt, indem die zweite Gruppe von öffnungen als Ätzmaske jeweils Verwendung findet.
709852/1225
DE2729171A 1976-06-28 1977-06-28 Verfahren zur Herstellung einer integrierten Schaltung Expired DE2729171C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/700,432 US4021270A (en) 1976-06-28 1976-06-28 Double master mask process for integrated circuit manufacture

Publications (2)

Publication Number Publication Date
DE2729171A1 true DE2729171A1 (de) 1977-12-29
DE2729171C2 DE2729171C2 (de) 1983-03-03

Family

ID=24813479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2729171A Expired DE2729171C2 (de) 1976-06-28 1977-06-28 Verfahren zur Herstellung einer integrierten Schaltung

Country Status (6)

Country Link
US (1) US4021270A (de)
JP (1) JPS532091A (de)
DE (1) DE2729171C2 (de)
FR (1) FR2357063A1 (de)
GB (1) GB1535493A (de)
HK (1) HK981A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3142121A1 (de) * 1980-10-23 1982-06-09 Canon K.K., Tokyo "fluidstrahl-aufzeichnungseinrichtung"

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151019A (en) * 1974-12-27 1979-04-24 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing integrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4153487A (en) * 1974-12-27 1979-05-08 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing intergrated injection logic semiconductor devices utilizing self-aligned double-diffusion techniques
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
US4113512A (en) * 1976-10-28 1978-09-12 International Business Machines Corporation Technique for preventing forward biased epi-isolation degradation
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
US4110126A (en) * 1977-08-31 1978-08-29 International Business Machines Corporation NPN/PNP Fabrication process with improved alignment
US4159915A (en) * 1977-10-25 1979-07-03 International Business Machines Corporation Method for fabrication vertical NPN and PNP structures utilizing ion-implantation
US4155778A (en) * 1977-12-30 1979-05-22 International Business Machines Corporation Forming semiconductor devices having ion implanted and diffused regions
US4118250A (en) * 1977-12-30 1978-10-03 International Business Machines Corporation Process for producing integrated circuit devices by ion implantation
US4228451A (en) * 1978-07-21 1980-10-14 Monolithic Memories, Inc. High resistivity semiconductor resistor device
JPS55138267A (en) * 1979-04-12 1980-10-28 Matsushita Electric Ind Co Ltd Manufacture of semiconductor integrated circuit containing resistance element
US4267012A (en) * 1979-04-30 1981-05-12 Fairchild Camera & Instrument Corp. Process for patterning metal connections on a semiconductor structure by using a tungsten-titanium etch resistant layer
US4257826A (en) * 1979-10-11 1981-03-24 Texas Instruments Incorporated Photoresist masking in manufacture of semiconductor device
JPS5685848A (en) * 1979-12-15 1981-07-13 Toshiba Corp Manufacture of bipolar integrated circuit
US4416055A (en) * 1981-12-04 1983-11-22 Gte Laboratories Incorporated Method of fabricating a monolithic integrated circuit structure
US4648909A (en) * 1984-11-28 1987-03-10 Fairchild Semiconductor Corporation Fabrication process employing special masks for the manufacture of high speed bipolar analog integrated circuits
IT1188465B (it) * 1986-03-27 1988-01-14 Sgs Microelettronica Spa Rpocedimento per la fabbricazione di circuiti integrati a semiconduttore includenti dispositiv cmos e dispositivi elettronici ad alta tensione
DE3788470T2 (de) * 1986-08-08 1994-06-09 Philips Nv Verfahren zur Herstellung eines Feldeffekttransistors mit isoliertem Gate.
US4898837A (en) * 1987-11-19 1990-02-06 Sanyo Electric Co., Ltd. Method of fabricating a semiconductor integrated circuit
US5141881A (en) * 1989-04-20 1992-08-25 Sanyo Electric Co., Ltd. Method for manufacturing a semiconductor integrated circuit
JPH06101540B2 (ja) * 1989-05-19 1994-12-12 三洋電機株式会社 半導体集積回路の製造方法
GB2237445B (en) * 1989-10-04 1994-01-12 Seagate Microelectron Ltd A semiconductor device fabrication process
US5179030A (en) * 1991-04-26 1993-01-12 Unitrode Corporation Method of fabricating a buried zener diode simultaneously with other semiconductor devices
FR2687843A1 (fr) * 1992-02-24 1993-08-27 Motorola Semiconducteurs Transistor bipolaire lateral pnp et procede de fabrication.
EP0818055A4 (de) * 1995-03-27 1998-05-06 Micrel Inc Selbstausrichtende technik für halbleiteranordnungen
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
FR2785089B1 (fr) * 1998-10-23 2002-03-01 St Microelectronics Sa Realisation de mur d'isolement
EP1296374B1 (de) * 2001-09-14 2012-09-05 STMicroelectronics Srl Verfahren, um in mehreren unterschiedlichen Substraten integrierte Mikrosysteme zu bonden und elektrisch zu verbinden

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
DE2014155A1 (de) * 1969-04-03 1971-04-15 Motorola Inc Verfahren zur Herstellung einer Halb leiterstruktur sowie nach diesem Verfahren hergestellte Halbleiterstruktur
DE1764358B1 (de) * 1967-05-26 1971-09-30 Tokyo Shibaura Electric Co Verfahren zum herstellen eines halbleiterbauelementes
DE2500047A1 (de) * 1974-01-02 1975-07-10 Gen Instrument Corp Verfahren zur herstellung von metalloxid-halbleitereinrichtungen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673679A (en) * 1970-12-01 1972-07-04 Texas Instruments Inc Complementary insulated gate field effect devices
JPS4873085A (de) * 1971-12-29 1973-10-02
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479237A (en) * 1966-04-08 1969-11-18 Bell Telephone Labor Inc Etch masks on semiconductor surfaces
DE1764358B1 (de) * 1967-05-26 1971-09-30 Tokyo Shibaura Electric Co Verfahren zum herstellen eines halbleiterbauelementes
DE2014155A1 (de) * 1969-04-03 1971-04-15 Motorola Inc Verfahren zur Herstellung einer Halb leiterstruktur sowie nach diesem Verfahren hergestellte Halbleiterstruktur
DE2500047A1 (de) * 1974-01-02 1975-07-10 Gen Instrument Corp Verfahren zur herstellung von metalloxid-halbleitereinrichtungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Elektronikpraxis Nr. 10 (28.Okt. 1970), S. 9,10,12,14,16 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3142121A1 (de) * 1980-10-23 1982-06-09 Canon K.K., Tokyo "fluidstrahl-aufzeichnungseinrichtung"

Also Published As

Publication number Publication date
JPS532091A (en) 1978-01-10
US4021270A (en) 1977-05-03
FR2357063A1 (fr) 1978-01-27
DE2729171C2 (de) 1983-03-03
GB1535493A (en) 1978-12-13
HK981A (en) 1981-01-23
FR2357063B1 (de) 1982-02-19

Similar Documents

Publication Publication Date Title
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit &#39;local interconnects&#39;
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2928923C2 (de)
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2450881A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2752698A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE19540124C2 (de) Verfahren zum Herstellen von Mikrokontakten eines Halbleiterbauelements
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2124764B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2534132C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3133548C2 (de)
DE69629974T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Bipolartransistoren
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition