DE4130555A1 - Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren - Google Patents

Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren

Info

Publication number
DE4130555A1
DE4130555A1 DE4130555A DE4130555A DE4130555A1 DE 4130555 A1 DE4130555 A1 DE 4130555A1 DE 4130555 A DE4130555 A DE 4130555A DE 4130555 A DE4130555 A DE 4130555A DE 4130555 A1 DE4130555 A1 DE 4130555A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
semiconductor
conductivity type
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4130555A
Other languages
English (en)
Other versions
DE4130555C2 (de
Inventor
Tomohide Tereshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4130555A1 publication Critical patent/DE4130555A1/de
Application granted granted Critical
Publication of DE4130555C2 publication Critical patent/DE4130555C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/927—Different doping levels in different parts of PN junction to produce shaped depletion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung, die eine hohe Durchbruchsspannung aufrechterhält, wenn sie ausgeschaltet ist, und einen geringen Widerstand aufweist, wenn sie eingeschaltet ist, sowie auf ein Verfahren zur Her­ stellung der Vorrichtung.
Fig. 8 zeigt eine Schnittansicht einer Diode mit einem PN- Übergang. Eine epitaktische N⁻-Schicht 2 ist auf einem N⁺- Substrat 1 gebildet. Eine P⁺-Schicht 3 ist auf der epitakti­ schen N⁻-Schicht 2 beispielsweise durch Ionenimplantation von Bor gebildet. Das N⁺-Substrat 1 und die P⁺-Schicht 3 sind jeweils mit Elektroden 8 und 7 versehen.
Wenn eine Spannung an die Diode mit einer derartigen Struk­ tur in Vorwärtsrichtung angelegt wird, d. h. wenn ein hohes Potential an die P⁺-Schicht 3 über die Elektrode 7 und ein geringes Potential an das N⁺-Substrat 1 über die Elektrode 8 angelegt wird, wird der durch die P⁺-Schicht 3 und die N⁻- Schicht 2 gebildete PN-Übergang in Vorwärtsrichtung vorge­ spannt und leitet.
Wenn ein geringes Potential an die P⁺-Schicht 3 und ein hohes Potential an das N⁺-Substrat 1 angelegt wird, wird der PN-Übergang in Rückwärtsrichtung vorgespannt und es entsteht eine Verarmungsschicht. Diese Verarmungsschicht hält die angelegte Spannung aufrecht. Die Verarmungsschicht erstreckt sich kaum bis zur P⁺-Schicht 3, jedoch bis zur N⁻-Schicht 2, wegen der Differenz in der Verunreinigungskonzentration zwi­ schen der P⁺-Schicht 3 und der N⁻-Schicht 2. Die Spannung, die durch die Verarmungsschicht getragen werden kann, stellt eine Durchbruchsspannung dar, wenn eine Vorwärtsspannung angelegt ist. In vielen Fällen wird die Diode in dem Zustand verwendet, bei dem die N⁻-Schicht 2 vollständig verarmt ist, wobei dieser Zustand eine maximale Durchbruchsspannung wie­ dergibt. Der Grund dafür liegt darin, daß die nicht verarmte N⁻-Schicht 2 lediglich als Widerstand wirkt, wenn sie in Vorwärtsrichtung vorgespannt ist, und verursacht eine An­ stieg im Widerstand. Mit dem Niedrigerwerden des Anstiegs der Verunreinigungskonzentration bzw. dem Größerwerden des Anstiegs der Dicke der N⁻-Schicht 2 wird die Durchbruchs­ spannung vergrößert.
Aus diesem Grunde wird ein Anstieg in der Dicke der N⁻- Schicht 2 und ein Abfall in der Verunreinigungskonzentration der N⁻-Schicht 2 benötigt, um die Durchbruchsspannung zu verbessern. Jedoch führt dies zu dem Problem, daß dement­ sprechend der Widerstand vergrößert wird, wenn die Spannung in Vorwärtsrichtung angelegt ist (im folgenden als "EIN- Widerstand" bezeichnet).
Dieses Problem weisen nicht nur Dioden, sondern ebenfalls auch Transistoren auf.
Fig. 9 zeigt eine geschnittene Ansicht eines VDMOS-Tran­ sistors. Eine epitaktische N⁻-Schicht 2 ist auf einem N⁺- Substrat 1 gebildet. P-Wannenbereiche 3 sind durch Ionenim­ plantation von Bor und dergleichen gebildet. N⁺-Sourceberei­ che 4 sind durch Ionenimplantation von Arsen und dergleichen gebildet. Auf der N⁻-Schicht 2 sind Gateoxidfilme 12, Passi­ vierungsfilme 5, Gateelektroden 6 und eine Sourceelektrode 7 in dieser Reihenfolge angeordnet. Eine Drainelektrode 8 ist auf der bodenseitigen Oberfläche des N⁺-Substrates 1 gebil­ det.
Der VDMOS mit einer derartigen Struktur stellt einen N- Kanal-Typ dar. Wenn ein geringes Potential an die Source­ elektrode 7 und die Gateelektrode 6, und ein hohes Potential an die Drainelektrode 8 angelegt ist, tritt keine N-Inver­ sion in den Oberflächen der Wannenbereiche 3 geradewegs un­ terhalb der Gateelektroden 6 auf. Ähnlich wie bei der Diode erstreckt sich die Verarmungsschicht von einem durch die Wannenbereiche 3 und die N⁻-Schicht 3 gebildeten PN-Übergang zur Innenseite der N⁻-Schicht 2. Normalerweise wird die Durchbruchsspannung aufrechterhalten, wobei sich die Verar­ mungsschicht über das N⁺-Substrat 1 (bei einem AUS-Zustand) erstreckt. Die Verarmungsschicht ist praktisch innerhalb der N⁻-Schicht 2 ausgebildet, wegen einer Differenz in der Ver­ unreinigungskonzentration zwischen den Wannenbereichen 3 und der N⁻-Schicht 2.
Wenn bei diesem Zustand ein hohes Potential an die Gateelek­ troden 6 angelegt wird, tritt N-Inversion in den Oberflächen der Wannenbereiche 3 geradewegs unterhalb der Gateelektroden 6 auf. Elektronen fließen über die N-invertierten Abschnitte der Wannenbereiche 3 zum N⁺-Substrat 1, so daß der VDMOS- Transistor eingeschalten wird.
Die maximale Durchbruchsspannung hängt von den Verunreini­ gungskonzentrationen und den Dicken des N⁺-Substrates 1, der N⁻-Schicht 2 und der Wannenbereiche 3 ab. Mit dem Dickerwer­ den der N⁻-Schicht 2, in der die erstreckende Verarmungs­ schicht die Durchbruchsspannung aufrechterhält, und dem Geringerwerden der Verunreinigungskonzentration wird die Durchbruchsspannung angehoben. Der EIN-Widerstand hängt hauptsächlich von dem Widerstand der N-invertierten Abschnitte der Wannenbereiche 3 (im folgenden als "Kanalwi­ derstand" bezeichnet), einem JFET-Widerstand zwischen den benachbarten Wannenbereichen 3 und dem Widerstand der N-- Schicht 2 ab. Der Kanalwiderstand und der JFET-Widerstand können durch Prozeßtechniken verbessert werden, beispiels­ weise durch die Ausbildung der dünnen Wannenbereiche 3. Je höher die Verunreinigungskonzentration der N⁻-Schicht 2 ist, desto kleiner ist der Widerstand. Je dicker die N⁻-Schicht 2 ist, je größer ist deren Widerstand. Im allgemeinen ist der Widerstand der N⁻-Schicht 2 für die Hälfte des Gesamtwider­ standes oder mehr verantwortlich. Die Durchbruchsspannung und der EIN-Widerstand befinden sich in enger Beziehung zueinander.
Somit ergibt sich das Problem, daß eine Verbesserung in der Durchbruchsspannung inkompatibel ist mit einer Reduktion des EIN-Widerstandes.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiter­ vorrichtung zur Verfügung zu stellen, die ein verbessertes Zusammenwirken zwischen der Durchbruchsspannung und dem EIN- Widerstand ermöglicht, um hierbei eine hohe Durchbruchsspan­ nung aufrechtzuerhalten, wenn die Vorrichtung ausgeschal­ tet ist, und die einen geringen Widerstand aufweist, wenn sie eingeschaltet ist, sowie ein Herstellungsverfahren der Vorrichtung zur Verfügung zu stellen.
Die Aufgabe wird gelöst durch eine Halbleitervorrichtung mit den Merkmalen der Ansprüche 1, 3, 13, sowie ein Herstel­ lungsverfahren gemäß der Ansprüche 15, 16, 17.
Die vorliegende Erfindung bezieht sich auf eine Halbleiter­ vorrichtung mit einer hohen Durchbruchsspannung und mit einem geringen Widerstand. Entsprechend der vorliegenden Erfindung weist die Halbleitervorrichtung auf: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps mit ersten und zweiten Hauptoberflächen; eine auf der ersten Hauptober­ fläche der ersten Halbleiterschicht gebildete zweite Halb­ leiterschicht vom ersten Leitfähigkeitstyp, wobei die Verun­ reinigungskonzentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht; und eine auf der zweiten Hauptoberfläche der ersten Halbleiterschicht gebildete dritte Halbleiterschicht eines zweiten Leitfähig­ keitstyps, wobei die Verunreinigungskonzentrationen und Dicken der ersten und dritten Halbleiterschichten derart ausgewählt sind, daß das elektrische Feld in einer Verar­ mungsschicht, welche sich von einem aufgrund der ersten und dritten Halbleiterschichten gebildeten PN-Überganges bei einem Durchbruchsspannungs-Haltezustand erstreckt, im wesentlichen innerhalb der ersten Halbleiterschicht vorhan­ den ist und derart, daß sich die Verarmungsschicht hierdurch bis zur zweiten Halbleiterschicht erstreckt, und wobei die gesamte Querschnittsfläche der ersten Halbleiterschicht in Richtung von dem PN-Übergang zur zweiten Halbleiterschicht verringert ist, wobei der Querschnitt der ersten Halbleiter­ schicht senkrecht zu dieser Richtung ist.
Bei einer weiteren Ausführung der vorliegenden Erfindung weist die Halbleitervorrichtung mit hoher Durchbruchsspan­ nung und geringem Widerstand auf: eine erste Halbleiter­ schicht eines ersten Leitfähigkeitstyps mit ersten und zwei­ ten Hauptoberflächen; eine auf der ersten Hauptoberfläche der ersten Halbleiterschicht gebildete zweite Halbleiter­ schicht vom ersten Leitfähigkeitstyp, wobei die Verunreini­ gungskonzentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht; und eine auf der zweiten Hauptoberfläche der ersten Halbleiterschicht gebil­ deten Metallschicht, wobei die Verunreinigungskonzentration und Dicke der ersten Halbleiterschicht derart ausgewählt sind, daß das elektrische Feld in einer Verarmungsschicht, welche sich von einem Schottky-Kontakt zwischen der ersten Halbleiterschicht und der Metallschicht bei einem Durch­ bruchsspannungs-Haltezustand erstreckt, im wesentlichen innerhalb der ersten Halbleiterschicht vorhanden ist, und derart, daß sich die Verarmungsschicht hindurch bis zur zweiten Halbleiterschicht erstreckt, und wobei die gesamte Querschnittsfläche der ersten Halbleiterschicht in einer Richtung von dem Schottky-Kontakt bis zur zweiten Halblei­ terschicht verringert ist, wobei der Querschnitt der ersten Halbleiterschicht senkrecht ist zu dieser Richtung.
Die vorliegende Erfindung bezieht sich ebenfalls auf ein Herstellungsverfahren einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und geringem Widerstand. Entspre­ chend der vorliegenden Erfindung weist das Verfahren die Schritte auf: (a) Bilden einer ersten epitaktischen Schicht auf einem Halbleitersubstrat eines ersten Leitfähigkeits­ typs, wobei die Verunreinigungskonzentration des Halbleiter­ substrats größer ist als diejenige der ersten epitaktischen Schicht; (b) selektives Entfernen der ersten epitaktischen Schicht zum Definieren der Konfiguration der ersten epitak­ tischen Schicht derart, daß die gesamte Querschnittsfläche der ersten epitaktischen Schicht in einer Richtung weg vom Halbleitersubstrat verringert wird, wobei der Querschnitt der ersten epitaktischen Schicht senkrecht ist zu einer Dickenrichtung der ersten epitaktischen Schicht; (c) Füllen eines konkaven Abschnittes, welche durch die erste epitakti­ sche Schicht und das Halbleitersubstrat gebildet ist, mit einer zweiten epitaktischen Schicht vom ersten Leitfähig­ keitstyp, wobei die Verunreinigungskonzentration der zweiten epitaktischen Schicht größer ist als diejenige der ersten epitaktischen Schicht und geringer ist als diejenige des Halbleitersubstrates; (d) Vorsehen einer ersten Diffusions­ schicht vom zweiten Leitfähigkeitstyp auf der ersten epitak­ tischen Schicht; (e) Bilden eines isolierenden Films auf der zweiten epitaktischen Schicht; (f) Bilden einer ersten Elek­ trode oberhalb der zweiten epitaktischen Schicht auf dem isolierenden Film; (g) Erstrecken der ersten Diffusions­ schicht an eine Position unterhalb der ersten Elektrode auf der zweiten epitaktischen Schicht; (h) selektives Bilden einer zweiten Diffusionsschicht vom ersten Leitfähigkeitstyp in der Oberfläche der ersten Diffusionsschicht derart, daß die erste Diffusionsschicht unterhalb der ersten Elektrode angeordnet verbleibt; und (i) jeweils Bilden einer zweiten Elektrode im elektrischen Kontakt mit den ersten und zweiten Diffusionsschichten und einer dritten Elektrode im elektri­ schen Kontakt mit dem Halbleitersubstrat.
In einer weiteren Ausführung der vorliegenden Erfindung weist das Herstellungsverfahren einer Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand die Schritte auf: (a) selektives Entfernen einer ersten Halblei­ terschicht eines ersten Leitfähigkeitstyps mit ersten und zweiten Hauptoberflächen auf der ersten Hauptoberfläche zur Bildung eines konkaven Abschnittes der ersten Halbleiter­ schicht derart, daß die gesamte Querschnittsfläche der ersten Halbleiterschicht in einer Richtung von der zweiten Hauptoberfläche zur ersten Hauptoberfläche verringert wird, wobei der Querschnitt der ersten Halbleiterschicht senkrecht ist zu einer Dickenrichtung der ersten Halbleiterschicht; (b) Bonden einer zweiten Halbleiterschicht vom ersten Leit­ fähigkeitstyp an die ersten Halbleiterschicht auf der ersten Hauptoberfläche, wobei die Verunreinigungskonzentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht; (c) Bilden einer dritten Halblei­ terschicht eines zweiten Leitfähigkeitstyps in der Nachbar­ schaft des oberen Teiles des konkaven Abschnittes; (d) Bil­ den einer ersten Elektrode oberhalb der zweiten Hauptober­ fläche der ersten Halbleiterschicht über eine isolierende Schicht; (e) Erstrecken der dritten Halbleiterschicht an eine Position unterhalb der ersten Elektrode auf der ersten Halbleiterschicht; (f) selektives Bilden einer vierten Halb­ leiterschicht vom ersten Leitfähigkeitstyp in der Oberfläche der dritten Halbleiterschicht derart, daß die dritte Halb­ leiterschicht unterhalb der ersten Elektrode angeordnet ver­ bleibt; und (g) jeweils Bilden einer zweiten Elektrode in elektrischem Kontakt mit den dritten und vierten Halbleiter­ schichten und einer dritten Elektrode in elektrischem Kontakt mit der zweiten Halbleiterschicht.
Bei der vorliegenden Erfindung ist das elektrische Feld in der Verarmungsschicht, welche durch den PN-Übergang gebildet wird, der sich aus der ersten Halbleiterschicht vom ersten Leitfähigkeitstyp und der dritten Halbleiterschicht vom zweiten Leitfähigkeitstyp oder aus dem Schottky-Kontakt zwi­ schen der ersten Halbleiterschicht vom ersten Leitfähig­ keitstyp und der Metallschicht zusammensetzt, im wesentli­ chen innerhalb der ersten Halbleiterschicht vorhanden. Die Verarmungsschicht erstreckt sich durch bis zur zweiten Halb­ leiterschicht. Die Querschnittsfläche der ersten Halbleiter­ schicht verringert sich in Richtung weg von dem PN-Übergang oder dem Schottky-Kontakt. Im Vergleich mit der eingangs beschriebenen Halbleitervorrichtung, bei der die Quer­ schnittsfläche der ersten Halbleiterschicht nicht verringert ist, ist die Fluktuation des elektrischen Feldes klein, so daß die Durchbruchsspannung vergrößert wird.
Daher ist die für eine vorbestimmte Durchbruchsspannung benötigte Dicke der ersten Halbleiterschicht klein, und der EIN-Widerstand wird verringert. Das Zusammenwirken zwischen der Durchbruchsspannung und dem EIN-Widerstand kann verbes­ sert werden.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung unter Bezugnahme auf die Zeichnung. Es zeigt:
Fig. 1a bis 1c Schnittansichten von PN-Übergangsdioden entsprechend der vorliegenden Erfindung;
Fig. 2a und 2b schematische Darstellungen des elektri­ schen Feldes in einer Verarmungsschicht;
Fig. 2c eine Kurve zur Darstellung der Beziehung zwischen R2/R1 und ND′/ND;
Fig. 3a bis 3c Schnittansichten von Schottky-Dioden entsprechend der vorliegenden Erfindung;
Fig. 4a bis 4g und 5a bis 5g Schnittansichten von VDMOS-Dioden in verschiedenen Stufen der Herstellung entsprechend der vorliegen­ den Erfindung;
Fig. 6 eine Schnittansicht eines IGBT entsprechend der vor­ liegenden Erfindung;
Fig. 7 eine Schnittansicht eines VVMOS-Transistors entspre­ chend der vorliegenden Erfindung;
Fig. 8 eine Schnittansicht einer PN-Übergangsdiode; und
Fig. 9 eine Schnittansicht eines VDMOS-Transistors.
Fig. 1a bis 1c zeigen in Schnittansichten Dioden gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Er­ findung. Die Diode gemäß Fig. 1a weist einen PN-Übergang auf, der ähnlich ist wie der bei der Diode nach Fig. 8. Jedoch ist bei einer N⁻-Schicht 21 die Querschnittsfläche in Richtung vom PN-Übergang zum N⁺-Substrat 1 hin verringert. Die aufgrund der Reduzierung in der Querschnittsfläche der N⁻-Schicht 21 gebildeten freien Räume werden mit N--- Schichten 22 gefüllt.
Wenn bei der Diode mit einer derartigen Struktur ein gerin­ ges Potential an eine Elektrode 7 und ein hohes Potential an die Elektrode 8 angelegt wird, erstreckt sich eine Verar­ mungsschicht von dem durch die P⁺-Schicht 3 und die N⁻- Schicht 21 gebildeten PN-Übergang über die N⁻-Schicht 21 entsprechend mit dem Anstieg in der angelegten Spannung zum dem N⁺-Substrat 1 hin. Die N---Schichten 22 sind wegen ihrer hierbei im wesentlichen geringen Verunreinigungskonzentra­ tion vollständig verarmt. Es wird angenommen, daß ein klei­ nes elektrischen Feld in der N---Schicht 22 vorhanden ist. Die Konfiguration des elektrischen Feldes in der Verarmungs­ schicht wächst ähnlich mit der Konfiguration der N⁻-Schicht 21. Da die P⁺-Schicht 3 eine hohe Verunreinigungskonzentra­ tion aufweist, erstreckt sich die Verarmungsschicht kaum bis zur P⁺-Schicht 3.
Im folgenden wird im Detail im Vergleich zur Diode gemäß Fig. 8 die gegenseitige Beziehung zwischen der Durchbruchs­ spannung und dem EIN-Widerstand bei der erfindungsgemäßen Diode beschrieben.
Fig. 2a und 2b zeigen jeweils die elektrischen Felder bei dem Fall, bei dem eine in Rückwärtsrichtung vorgespannte Spannung an die Dioden gemäß Fig. 8 und den Fig. 1a bis 1c angelegt ist. Die Richtung von der P⁺-Schicht 3 zum N⁺- Substrat 1 wird als positiv in der positiven x-Koordinate angenommen. Die Position des PN-Übergangs entspricht dem Ur­ sprung.
Bei der Diode gemäß Fig. 8 hängt die Querschnittsfläche S(x) der N⁻-Schicht 2 nicht von x ab, und ist konstant S(x) ≡ S(0). Aus der Poisson-Gleichung ergibt sich die folgende Glei­ chung:
d²V/dx² = -C (1)
wobei V eine Spannung ist und
C ≡ qND/ε (2)
q: Ladung der Elektronen
ND: Verunreinigungskonzentration der N⁻-Schicht 2
ε: Dielektrizitätskonstante der N⁻-Schicht 2
Aufgrund des höheren Potentiales, d. h. des Potentiales des N⁺-Substrates 1, wird die x-Koordinate bei dieser Position bzw. die Dicke der N⁻-Schicht 2 als a genommen. Dementspre­ chend gelten die folgenden Grenzbedingungen:
(-dV/dx)x=a = 0 (3)
V(a) = 0 (4)
Die Gleichung (1) wird unter Verwendung der Grenzbedingungen (3) und (4) gelöst, und dadurch ist die Spannung des N⁺- Substrates 1 mit dem höheren Potential, d. h. der Durch­ bruchsspannung, wo sich die Verarmungsschicht über die N⁻- Schicht 2 erstreckt, wie folgt:
| V(0) | = a²C/2 (5)
Die Feldintensität in dem PN-Übergang (bzw. die maximale elektrische Feldstärke, aufgrund der ein Avalanche-breakdown nicht auftritt) ist wie folgt:
F = | (-dV/dx)x=0 | = Ca (6)
Der EIN-Widerstand wird wie folgt ausgedrückt:
R1 = Ka/S(0) (7)
wobei K eine für das Material der N⁻-Schicht 2 inhärente Proportionalitätskonstante darstellt.
Die Diode gemäß Fig. 1a entsprechend der vorliegenden Er­ findung wird nachfolgend betrachtet, bei welcher die Quer­ schnittsfläche der N⁻-Schicht 21 exponentiell mit dem Anstieg von x, wie es in Fig. 2b gezeigt ist, verringert ist. Die Querschnittsfläche wird durch den folgenden Aus­ druck angenommen:
S(X) = S(0) exp(-x/a) (8)
Das elektrische Feld wird auf dieselbe Weise wie bei der Diode gemäß Fig. 8 gefunden. Unter Verwendung des folgenden Ausdruckes:
dS(x)/dx = -S(x)/a (9)
und unter Beachtung der Grenzbedingung:
(-dV/dx)x=0 = -F (10)
d. h. die Feldintensität des PN-Überganges ist gleich derje­ nigen der Diode gemäß Fig. 8, ist das elektrische Feld wie folgt:
(-dV/dx) = -F (konstant) (11)
Es ergibt sich, daß das elektrische Feld in der Verarmungs­ schicht konstant ist, unabhängig von der Position x. Obwohl das elektrische Feld lediglich in einem kleinen Bereich (zwischen a und a′ in Fig. 2b) in dem N⁺-Substrat 1 ver­ ringert ist, kann angenommen werden, daß a′ gleich ist zu a, da die Verunreinigungskonzentration in dem N⁺-Substrat 1 hoch ist.
Die Durchbruchsspannung beträgt:
| V(0) | = Fa (12)
was gleich ist mit a2C aus dem Ausdruck (6). Die Durch­ bruchsspannung gemäß der vorliegenden Erfindung ist doppelt so hoch wie die gemäß der eingangs beschriebenen Vorrich­ tung, welche durch den Ausdruck (5) dargestellt ist. Da das elektrische Feld in der N⁻-Schicht 21 bei der vorliegenden Erfindung konstant ist, kann dieselbe Durchbruchsspannung wie vorher vorgesehen werden mit der halben Dicke der N⁻- Schicht 2 der Diode gemäß Fig. 8.
Mit derselben Durchbruchsspannung, d. h. mit der halben Dicke (a/2) der N⁻-Schicht 21 bei diesem bevorzugten Ausfüh­ rungsbeispiel (ohne Änderung der Funktionsform von S(x)) ergibt sich der Widerstand wie folgt:
Im Vergleich zu dem Ausdruck (7) wird der Widerstand um etwa den Faktor 0,6 verringert. Als Ergebnis ergibt sich somit, daß die gegenseitige Beziehung zwischen der Durchbruchsspan­ nung und dem EIN-Widerstand verbessert werden kann.
Im folgenden wird die exponentielle Verringerung in der Querschnittsfläche der N⁻-Schicht 21 zum N⁺-Substrat 1 hin erläutert. Soweit die Querschnittsfläche der N⁻-Schicht 21 auch auf eine andere Weise als exponentiell verringert wird, können ähnliche Effekte hervorgerufen werden. Beispielsweise kann die N⁻-Schicht 21 pyramidal, halbkugelförmig oder halbzylindrisch sein.
Die in Gleichung (7) angegebene Proportionalitätskonstante K ist ungefähr entgegengesetzt proportional zur Verunreini­ gungskonzentrationen ND. Unter der Annahme, daß die Verun­ reinigungskonzentration der eingangs beschriebenen Vorrich­ tung und der vorliegenden Erfindung unterschiedlich sind, werden die folgenden Ausdrücke erhalten:
R₂/R₁ ≒ (C²/C′²) [exp(C′/2C) - 1] (14)
C′ ≒ qN′D/ε (15)
ND′: Verunreinigungskonzentration der N⁻-Schicht 21, wobei die Dielektrizitätskonstante der N⁻-Schicht 21 gemäß der vorliegenden Erfindung gleich ist mit derjenigen der N⁻- Schicht 2 der eingangs beschriebenen Vorrichtung.
Fig. 2c zeigt die Beziehung zwischen R2/R1 und ND′/ND. Wie sich aus Fig. 2c erkennen läßt, wird R2/R1 optimal verbes­ sert, d. h. R₂/R₁≒0,4 bei ND′/ND≒3, wenn die Dicke der N⁻-Schicht 21 die Hälfte der Dicke der N⁻-Schicht 2 beträgt. Der Widerstand kann bei derselben Durchbruchsspannung auf die Hälfte reduziert werden.
Die komplementär zur N⁻-Schicht 21 zwischen der P⁺-Schicht 3 und dem N⁺-Substrat 1 angeordneten N---Schichten 22 können durch P---Schichten 23 ersetzt sein, wie es in Fig. 1b gezeigt ist. Wenn die Abschnitte, wo die N---Schichten 22 vorhanden sind, nicht mit Halbleitermaterial gefüllt werden, ergeben sich ähnliche Effekte.
Eine Diode, bei der sich die Metallelektrode 7 und die N⁻- Schicht 21 in Schottky-Kontakt miteinander befinden, ohne die P⁺-Schicht 3, kann ähnliche Effekte hervorrufen. Wie es in den Fig. 3a bis 3c gezeigt ist, können Dioden, bei denen die Querschnittsfläche der N⁻-Schicht 21 zum N⁺-Sub­ strat 1 hin verringert ist, dieselben Effekte hervorrufen. Fig. 3a zeigt eine Diode, bei der die Abschnitte außerhalb der N⁻-Schicht 21 zwischen der Metallelektrode 7 und dem N⁺- Substrat 1 mit den N---Schichten 22 gefüllt sind. Fig. 3b zeigt eine Diode, bei der die Abschnitte mit den P---Schich­ ten 23 gefüllt sind. Fig. 3c zeigt eine Diode, bei der die Abschnitte nicht mit Halbleitermaterial gefüllt sind.
Bei dem folgenden bevorzugten Ausführungsbeispiel wird ein Verfahren zur Herstellung einer Halbleitervorrichtung genauer beschrieben, bei der die Querschnittsfläche der N⁻- Schicht 21 zum N⁺-Substrat 1 hin verringert wird.
Die Fig. 4a bis 4g stellen Schnittansichten eines VDMOS-Transistors in verschiedenen Stufen der Herstellung entsprechend der vorliegenden Erfindung dar. Die Beschrei­ bung des Verfahrens folgt der Beschreibung der einzelnen Herstellungsschritte.
Unter Bezugnahme auf Fig. 4a wird die epitaktische N--- Schicht 22 auf dem N⁺-Substrat 1 aus Silizium gebildet. Mas­ kiert mit strukturierten Nitritfilmen 10, die auf der N--- Schicht 22 abgeschieden sind, wird die N---Schicht 22 naß geätzt. Die Ätzkonfiguration variiert in Abhängigkeit der Bestandteile des Ätzmittels. Bei dem bevorzugten Ausfüh­ rungsbeispiel gemäß Fig. 4a bis 4g wird ein anisotropes Ätzmittel unter Verwendung eines Ätzmittels, welches KOH oder NaOH enthält, beschrieben.
Unter Bezugnahme auf Fig. 4b werden die Nitridfilme 10 entfernt, und es werden die epitaktischen N⁻-Schichten 21 in den weggeätzten Abschnitten vorgesehen.
Ein thermischer Oxidfilm 11 wird gebildet und unter Verwen­ dung eines nicht näher dargestellten Fotolackes struktu­ riert. Die Oxidation vor der Ionenimplantation und, darauf­ folgend, die Ionenimplantation von Bor wird durchgeführt. Nachdem der Fotolack entfernt worden ist, wird die Diffusion durchgeführt durch Ausheilen zur Bildung der P-Schichten 31, wie es in Fig. 4c gezeigt ist.
Der Oxidfilm 11 wird vollständig entfernt, und es wird ein Gateoxidfilm 12 gebildet. Polysilizium 6, welches als Gate­ elektroden dient, wird auf dem Gateoxidfilm 12 gebildet und aufeinanderfolgend strukturiert. Wiederum wird eine Ionenim­ plantation von Bor durchgeführt. Diffusion wird durchgeführt durch Ausheilen zur Bildung der P-Schichten 32. Die P- Schichten 31 und 32 bilden die P-Schichten 3, wie es in Fig. 4d gezeigt ist. Die bei dem Ausheilen auf den P-Schichten 3 gebildeten Oxidfilme werden entfernt. Unter Verwendung von strukturierten Fotolacken 13 und dem Polysilizium 6 als Maske wird eine Ionenimplantation von Arsen durchgeführt, wie es in Fig. 4e gezeigt ist. Nachdem die Fotolacke 13 entfernt worden sind, werden N⁺-Schichten 4 durch Ausheilen gebildet. Ein PSG 5 wird beispielsweise als ein Passivie­ rungsfilm gebildet, wie es in Fig. 4f gezeigt ist. Zum Freilegen von Teilen der P-Schichten 3 und Teilen der N⁺- Schichten 4 wird der PSG 5 durch Strukturierung rechts ober­ halb dieser Teile geöffnet. Eine Sourceelektrode aus Al-Si 7 wird durch Sputtern gebildet. Die als Drainelektrode die­ nende Rückelektrode 8 wird auf der bodenseitigen Oberfläche des N⁺-Substrates 1 durch Verdampfung gebildet, wie es in Fig. 4g gezeigt ist.
Bei dem auf diese Weise hergestellten VDMOS-Transistor wird die Querschnittsfläche der N⁻-Schichten 21 in einer Richtung von den P-Schichten 3 zum N⁺-Substrat 1 hin verringert. Wenn ein geringes Potential an die Sourceelektrode 7 und die Gateelektroden 6 angelegt wird und ein hohes Potential an die Drainelektrode 8 angelegt wird, d. h. wenn der VDMOS- Transistor ausgeschalten ist, kann dieselbe Durchbruchsspan­ nung wie bei dem VDMOS-Transistor gemäß Fig. 9 durch die N⁻- Schichten 21, die dünner sind als die N⁻-Schicht 2, auf­ rechterhalten werden, ähnlich wie bei dem bevorzugten Aus­ führungsbeispiel der Diode gemäß Fig. 1a. Der Widerstand kann verringert werden, wenn ein hohes Potential an die Gateelektroden 6 angelegt wird, d. h. wenn der VDMOS-Tran­ sistor eingeschalten ist. Daher kann die gegenseitige Bezie­ hung zwischen der Durchbruchsspannung und dem EIN-Widerstand verbessert werden.
Die N⁻-Schicht 21 muß nicht durch epitaktisches Wachsen aus­ gebildet sein. Die N⁻-Schicht 21 als ein Substrat kann auch an das N⁺-Substrat 1 gebondet sein. Dieses Verfahren wird wie folgt erläutert. Die Fig. 5a bis 5g stellen Schnittansichten eines VDMOS-Transistors in verschiedenen Stufen eines weiteren Herstellungsverfahrens gemäß der vor­ liegenden Erfindung dar.
Unter Bezugnahme auf Fig. 5a wird ein N⁻-Substrat 21 aus Silizium geätzt, welches mit den strukturierten Nitridfilmen 10 maskiert ist, die auf der rückseitigen Oberfläche des N⁻- Substrates 21 vorgesehen sind. Wie unter Bezugnahme auf die Fig. 4a bis 4g beschrieben wurde, variiert die Ätzkonfi­ guration in Abhängigkeit der Bestandteile des Ätzmittels, und ist beliebig wie beispielsweise eine Halbkugel und eine Pyramide. Eine Ätzung in der Form einer gekrümmten Oberflä­ che ist in den Fig. 5a bis 5g gezeigt.
Wie es in Fig. 5b gezeigt ist, sind die geätzten Oberflä­ chen des N⁻-Substrates 1 spiegelpoliert. Das N⁻-Substrat 21 ist an das N⁺-Substrat 1 gebondet, welches eine spiegelpo­ lierte Oberfläche aufweist, in einer Spiegelpolierten-Ober­ flächen-zu-spiegelpolierten-Oberflächen-Beziehung durch ein Waferbondverfahren. Die andere Oberfläche des N⁻-Substrates 21 ist derart gelappt, daß das N⁻-Substrat 21 in einer geeigneten Dicke gebildet wird.
Die Fig. 5c bis 5g entsprechen jeweils den Fig. 4c bis 4g. Der VDMOS-Transistor wird auf eine im wesentlichen ähnliche Weise erhalten.
Bei dem VDMOS-Transistor gemäß den Fig. 5a bis 5g wird auf ähnliche Weise wie bei dem VDMOS-Transistor gemäß den Fig. 4a bis 4g die gegenseitige Beziehung zwi­ schen der Durchbruchsspannung und dem EIN-Widerstand verbes­ sert.
Die vorliegende Erfindung ist ebenso auf weitere Vorrichtun­ gen anwendbar, bei denen es auf eine hohe Durchbruchsspan­ nung, wenn sie ausgeschaltet sind, und auf einen niedrigen Widerstand, wenn sie eingeschaltet sind, ankommt, zusätzlich zu den VDMOS-Transistoren.
Fig. 6 zeigt eine Schnittansicht eines Bipolartransistors mit isoliertem Gate (im folgenden als "IGBT" bezeichnet) entsprechend der vorliegenden Erfindung. Eine N⁺-Schicht 42 ist auf einem P⁺-Substrat 41 gebildet. Die N⁻-Schicht 21 ist auf der N⁺-Schicht 42 gebildet. Die P-Wannenbereiche 3 sind in der Oberfläche der N⁻-Schicht 21 gebildet. Die N⁺-Emit­ terbereiche 4 sind in den Oberflächen der Wannenbereiche 3 gebildet. Die Gateelektroden 6 sind oberhalb der N⁻-Schicht 21 über den Gateoxidfilmen 12 gebildet und durch die Passi­ vierungsfilme 5 von der Emitterelektrode 7 isoliert. Die Emitterelektrode 7 befindet sich in Kontakt mit den Wannen­ bereichen 3 und den Emitterbereichen 4. Die Kollektorelek­ trode 8 befindet sich in Kontakt mit dem P⁺-Substrat 41. Die Abschnitte, bei denen die N⁻-Schicht 21 auf der N⁺-Schicht 42 nicht vorhanden ist, werden mit Halbleitermaterial mit extrem geringer Verunreinigungskonzentration gefüllt, bei­ spielsweise den N---Schichten 22.
Wenn bei dem IGBT mit einer derartigen Struktur ein geringes Potential an die Gateelektroden 6 und die Emitterelektrode 7 durch Kurzschließen und ein hohes Potential an die Kollek­ torelektrode 8 angelegt wird, erstreckt sich die Verarmungs­ schicht von dem durch die Wannenbereiche 3 und die N⁻- Schicht 21 gebildeten PN-Übergang. Die Durchbruchsspannung wird gehalten, wobei sich die Verarmungsschicht hindurch bis zur N⁺-Schicht 42 erstreckt. Auch bei diesem bevorzugten Ausführungsbeispiel kann die Durchbruchsspannung verbessert werden, wobei die Dicke der N⁻-Schicht 21 gleich ist mit derjenigen der eingangs beschriebenen N⁻-Schicht 2.
Wenn ein hohes Potential an die Gateelektroden 6 angelegt wird, tritt N-Inversion in den Oberflächen der Wannenberei­ che 3 geradewegs unterhalb der Gateelektroden 6 auf. Die Elektronen fließen von den Emitterbereichen 4 zur N⁻-Schicht 21. Löcher werden von der Kollektorelektrode 8 zur N⁻- Schicht 21 geführt, so daß der IGBT eingeschaltet wird. Bei derselben Durchbruchsspannung kann der EIN-Widerstand ver­ ringert werden, im Vergleich mit dem IGBT, bei dem die Quer­ schnittsfläche der N⁻-Schicht 21 nicht zur N⁺-Schicht 42 hin verringert ist. Die gegenseitige Beziehung zwischen der Durchbruchsspannung und dem EIN-Widerstand kann verbessert werden.
Fig. 7 zeigt eine Schnittansicht eines VVMOS-Transistors entsprechend der vorliegenden Erfindung. Die N⁻-Schicht 21 ist auf dem N⁺-Substrat 1 gebildet. Ein P-Bereich 34 ist auf der N⁻-Schicht 21 gebildet, und ein N⁺-Sourcebereich 4 ist auf dem P-Bereich 34 gebildet. P⁺-Diffusionsbereiche 33 sind in Kontakt mit dem P-Bereich 34 und dem Sourcebereich 4 gebildet. Die V-förmige Gateelektrode 6 und der Gateoxidfilm 12 sind durch den Passivierungsfilm 5 von der Sourceelek­ trode 7 isoliert. Die Sourceelektrode 7 befindet sich in Kontakt mit den Bereichen 33 und dem Sourcebereich 4. Die Drainelektrode 8 befindet sich in Kontakt mit dem N⁺-Sub­ strat 1. Diejenigen Abschnitte, bei denen die N⁻-Schicht 1 auf dem N⁺-Substrat 1 nicht vorhanden ist, werden mit Halb­ leitermaterial gefüllt, das eine extrem niedrige Verunreini­ gungskonzentration aufweist, beispielsweise mit den N--- Schichten 22.
Wenn bei dem VVMOS-Transistor mit einer derartigen Struktur ein niedriges Potential an die Gateelektrode 6 und die Sourceelektrode 7 durch Kurzschließen dieser angelegt wird, und ein hohes Potential an die Drainelektrode 8 angelegt wird, erstreckt sich die Verarmungsschicht von dem durch den P-Bereich 34 und die N⁻-Schicht 21 gebildeten PN-Übergang. Die Durchbruchsspannung wird gehalten, wobei sich die Verar­ mungsschicht hinüber bis zum N⁺-Substrat 1 erstreckt.
Wenn ein hohes Potential an die Gateelektrode 6 angelegt wird, tritt die N-Inversion in der Oberfläche des P-Berei­ ches 34 rechts unterhalb der Gateelektrode 6 auf. Elektronen fließen von dem Sourcebereich 4 zur N⁻-Schicht 21, so daß der VVMOS-Transistor eingeschaltet wird. Auch bei diesem bevorzugten Ausführungsbeispiel kann die gegenseitige Bezie­ hung ("Trade-off") zwischen der Durchbruchsspannung und dem EIN-Widerstand verbessert werden.

Claims (21)

1. Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, welche aufweist:
eine erste Halbleiterschicht eines ersten Leitfähig­ keitstyps mit einer ersten und einer zweiten Hauptober­ fläche;
eine auf der ersten Hauptoberfläche der ersten Halblei­ terschicht gebildete zweite Halbleiterschicht vom ersten Leitfähigkeitstyp, wobei die Verunreinigungskon­ zentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht; und
eine auf der zweiten Hauptoberfläche der ersten Halb­ leiterschicht gebildete dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps,
wobei die Verunreinigungskonzentrationen und Dicken der ersten und dritten Halbleiterschichten derart ausge­ wählt sind, daß das elektrische Feld in einer Verar­ mungsschicht, welche sich von einem aufgrund der ersten und dritten Halbleiterschichten gebildeten PN-Übergan­ ges bei einem Durchbruchsspannungs-Haltezustand er­ streckt, im wesentlichen innerhalb der ersten Halblei­ terschicht vorhanden ist und derart, daß sich die Ver­ armungsschicht weiter bis zur zweiten Halbleiterschicht erstreckt,
und die gesamte Querschnittsfläche der ersten Halblei­ terschicht in Richtung von dem PN-Übergang zur zweiten Halbleiterschicht verringert ist, wobei der Querschnitt der ersten Halbleiterschicht senkrecht zu dieser Rich­ tung ist.
2. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß die gesamte Querschnitts­ fläche der ersten Halbleiterschicht exponentiell in der genannten Richtung verringert ist.
3. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand, welche aufweist:
eine erste Halbleiterschicht eines ersten Leitfähig­ keitstyps mit einer ersten und einer zweiten Hauptober­ fläche;
eine auf der ersten Hauptoberfläche der ersten Halblei­ terschicht gebildete zweite Halbleiterschicht vom ersten Leitfähigkeitstyp, wobei die Verunreinigungskon­ zentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht; und
eine auf der zweiten Hauptoberfläche der ersten Halb­ leiterschicht gebildete Metallschicht,
wobei die Verunreinigungskonzentration und Dicke der ersten Halbleiterschicht derart ausgewählt ist, daß das sich von einem Schottky-Kontakt zwischen der ersten Halbleiterschicht und der Metallschicht bei einem Durchbruchsspannungs-Haltezustand erstreckt, im wesent­ lichen innerhalb der ersten Halbleiterschicht vorhanden ist, und derart, daß sich die Verarmungsschicht weiter bis zur zweiten Halbleiterschicht erstreckt, und
die gesamte Querschnittsfläche der ersten Halbleiter­ schicht in einer Richtung von dem Schottky-Kontakt bis zur zweiten Halbleiterschicht verringert ist, wobei der Querschnitt der ersten Halbleiterschicht senkrecht ist zu dieser Richtung.
4. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 3, dadurch gekennzeichnet, daß die gesamte Querschnitts­ fläche der ersten Halbleiterschicht exponentiell in der genannten Richtung verringert ist.
5. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß ein durch die erste Halb­ leiterschicht gebildeter freier Raum mit einer vierten Halbleiterschicht vom ersten Leitfähigkeitstyp aufge­ füllt ist, wobei die Verunreinigungskonzentration der vierten Halbleiterschicht geringer ist als diejenige der ersten Halbleiterschicht.
6. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß ein durch die erste Halb­ leiterschicht gebildeter freier Raum mit einer vierten Halbleiterschicht vom zweiten Leitfähigkeitstyp aufge­ füllt ist, wobei die Verunreinigungskonzentration der vierten Halbleiterschicht geringer ist als diejenige der ersten Halbleiterschicht.
7. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 3, dadurch gekennzeichnet, daß ein durch die erste Halbleiterschicht gebildeter freier Raum mit einer dritten Halbleiterschicht vom ersten Leitfähig­ keitstyp aufgefüllt ist, wobei die Verunreinigungskon­ zentration der dritten Halbleiterschicht geringer ist als diejenige der ersten Halbleiterschicht.
8. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 3, da­ durch gekennzeichnet, daß ein durch die erste Halblei­ terschicht gebildeter freier Raum mit einer dritten Halbleiterschicht vom zweiten Leitfähigkeitstyp aufge­ füllt ist, wobei die Verunreinigungskonzentration der dritten Halbleiterschicht geringer ist als diejenige der ersten Halbleiterschicht.
9. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Halbleiter­ schicht selektiv auf der zweiten Hauptoberfläche gebil­ det ist.
10. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 9, ge­ kennzeichnet durch:
eine selektiv in der Oberfläche der dritten Halbleiter­ schicht gebildete vierte Halbleiterschicht vom ersten Leitfähigkeitstyp;
einen auf einem Abschnitt der dritten Halbleiterschicht zwischen der ersten Halbleiterschicht und der vierten Halbleiterschicht gebildeten isolierenden Film; und
einen auf dem isolierenden Film gebildeten leitenden Film.
11. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 10, dadurch gekennzeichnet, daß der leitende Film V-förmig ausgebildet ist.
12. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 10, gekennzeichnet durch:
eine auf der zweiten Halbleiterschicht entgegengesetzt zur ersten Halbleiterschicht gebildete fünfte Halblei­ terschicht vom zweiten Leitfähigkeitstyp.
13. Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, welche aufweist:
eine erste Halbleiterschicht eines ersten Leitfähig­ keitstyps mit einer ersten und einer zweiten Hauptober­ fläche;
eine auf der ersten Hauptoberfläche der ersten Halblei­ terschicht gebildete zweite Halbleiterschicht vom ersten Leitfähigkeitstyp, wobei die Verunreinigungskon­ zentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht;
eine auf der zweiten Hauptoberfläche der ersten Halb­ leiterschicht gebildete dritte Halbleiterschicht eines zweiten Leitfähigkeitstyps;
eine auf der dritten Halbleiterschicht gebildete vierte Halbleiterschicht vom ersten Leitfähigkeitstyp;
eine selektiv in der vierten Halbleiterschicht in Kontakt mit der dritten Halbleiterschicht gebildete fünfte Halbleiterschicht vom zweiten Leitfähigkeitstyp;
wobei die Verunreinigungskonzentrationen und Dicken der ersten und dritten Halbleiterschichten derart ausge­ wählt sind, daß das elektrische Feld in einer Verar­ mungsschicht, welche sich von einem aufgrund der ersten und dritten Halbleiterschichten gebildeten PN-Übergan­ ges bei einem Durchbruchsspannungs-Haltezustand erstreckt, im wesentlichen innerhalb der ersten Halb­ leiterschicht vorhanden ist und derart, daß sich die Verarmungsschicht weiter bis zur zweiten Halbleiter­ schicht erstreckt,
wobei die ersten, dritten und vierten Halbleiterschich­ ten selektiv entfernt sind zur Bildung eines V-förmigen Abschnittes mit einer Öffnung in der vierten Halblei­ terschicht und einer Ecke in der ersten Halbleiter­ schicht,
zumindest die ersten und dritten Halbleiterschichten selektiv entfernt sind zur Bildung eines konkaven Ab­ schnittes mit einer Öffnung bei der ersten Hauptober­ fläche und eines oberen Teiles bei einer Position ent­ sprechend der fünften Halbleiterschicht, und
die gesamte Querschnittsfläche der ersten Halbleiter­ schicht in einer Richtung von dem PN-Übergang zu der zweiten Halbleiterschicht verringert ist, wobei der Querschnitt der ersten Halbleiterschicht senkrecht ist zur genannten Richtung.
14. Halbleitervorrichtung mit einer hohen Durchbruchsspan­ nung und einem geringen Widerstand nach Anspruch 13, gekennzeichnet durch:
einen auf der Innenseite des V-förmigen Abschnittes ge­ bildeten isolierenden Film; und
einen auf dem isolierenden Film gebildeten leitenden Film.
15. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand, wobei das Verfahren Schritte aufweist:
  • a) Bilden einer ersten epitaktischen Schicht auf einem Halbleitersubstrat eines ersten Leitfähig­ keitstyps, wobei die Verunreinigungskonzentra­ tion des Halbleitersubstrats größer ist als die­ jenige der ersten epitaktischen Schicht;
  • b) selektives Entfernen der ersten epitaktischen Schicht zum Definieren der Konfiguration der er­ sten epitaktischen Schicht derart, daß die ge­ samte Querschnittsfläche der ersten epitakti­ schen Schicht in einer Richtung weg vom Halblei­ tersubstrat verringert wird, wobei der Quer­ schnitt der ersten epitaktischen Schicht senk­ recht ist zu einer Dickenrichtung der ersten epitaktischen Schicht;
  • c) Füllen eines konkaven Abschnittes, welcher durch die erste epitaktische Schicht und das Halblei­ tersubstrat gebildet ist, mit einer zweiten epi­ taktischen Schicht vom ersten Leitfähigkeitstyp, wobei die Verunreinigungskonzentration der zwei­ ten epitaktischen Schicht größer ist als dieje­ nige der ersten epitaktischen Schicht und gerin­ ger ist als diejenige des Halbleitersubstrates;
  • d) Vorsehen einer ersten Diffusionsschicht vom zweiten Leitfähigkeitstyp auf der ersten epitak­ tischen Schicht;
  • e) Bilden eines isolierenden Films auf der zweiten epitaktischen Schicht;
  • f) Bilden einer ersten Elektrode oberhalb der zwei­ ten epitaktischen Schicht auf dem isolierenden Film;
  • g) Erstrecken der ersten Diffusionsschicht an eine Position unterhalb der ersten Elektrode auf der zweiten epitaktischen Schicht;
  • h) selektives Bilden einer zweiten Diffusions­ schicht vom ersten Leitfähigkeitstyp in der Oberfläche der ersten Diffusionsschicht derart, daß die erste Diffusionsschicht unterhalb der ersten Elektrode angeordnet verbleibt; und
  • i) jeweils Bilden einer zweiten Elektrode im elek­ trischen Kontakt mit den ersten und zweiten Diffusionsschichten und einer dritten Elektrode im elektrischen Kontakt mit dem Halbleitersub­ strat.
16. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand, mit den Schritten:
  • a) selektives Entfernen einer ersten Halbleiter­ schicht eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche auf der ersten Hauptoberfläche zur Bildung eines konkaven Abschnittes der ersten Halbleiter­ schicht derart, daß die gesamte Querschnittsflä­ che der ersten Halbleiterschicht in einer Rich­ tung von der zweiten Hauptoberfläche zur ersten Hauptoberfläche verringert wird, wobei der Quer­ schnitt der ersten Halbleiterschicht senkrecht ist zu einer Dickenrichtung der ersten Halblei­ terschicht;
  • b) Bonden einer zweiten Halbleiterschicht vom ersten Leitfähigkeitstyp an die ersten Halblei­ terschicht auf der ersten Hauptoberfläche, wobei die Verunreinigungskonzentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht;
  • c) Bilden einer dritten Halbleiterschicht eines zweiten Leitfähigkeitstyps in der Nachbarschaft des oberen Teiles des konkaven Abschnittes;
  • d) Bilden einer ersten Elektrode oberhalb der zwei­ ten Hauptoberfläche der ersten Halbleiterschicht über eine isolierende Schicht;
  • e) Erstrecken der dritten Halbleiterschicht an eine Position unterhalb der ersten Elektrode auf der ersten Halbleiterschicht;
  • f) selektives Bilden einer vierten Halbleiter­ schicht vom ersten Leitfähigkeitstyp in der Oberfläche der dritten Halbleiterschicht derart, daß die dritte Halbleiterschicht unterhalb der ersten Elektrode angeordnet verbleibt; und
  • g) jeweils Bilden einer zweiten Elektrode in elek­ trischem Kontakt mit den dritten und vierten Halbleiterschichten und einer dritten Elektrode in elektrischem Kontakt mit der zweiten Halblei­ terschicht.
17. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand, mit den Schritten:
  • a) Bilden einer ersten Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten und einer zweiten Hauptoberfläche auf einer zweiten Halbleiterschicht vom ersten Leitfähigkeitstyp, wobei die Grenze der ersten Halbleiterschicht von der zweiten Halbleiterschicht die erste Hauptoberfläche darstellt, und die gesamte Quer­ schnittsfläche der ersten Halbleiterschicht senkrecht zu einer Richtung weg von der zweiten Halbleiterschicht in dieser Richtung vergrößert ist, wobei die Verunreinigungskonzentration der zweiten Halbleiterschicht größer ist als dieje­ nige der ersten Halbleiterschicht; und
  • b) Bilden einer dritten Halbleiterschicht eines zweiten Leitfähigkeitstyps auf der zweiten Hauptoberfläche der ersten Halbleiterschicht, wobei die Verunreinigungskonzentrationen und Dicken der ersten und dritten Halbleiterschich­ ten derart ausgewählt werden, daß das elektri­ sche Feld in einer Verarmungsschicht, welche sich von einem durch die ersten und dritten Halbleiterschichten gebildeten PN-Überganges bei einem Durchbruchsspannungs-Haltezustand erstreckt, im wesentlichen innerhalb der ersten Halbleiterschicht vorhanden ist, und derart, daß sich die Verarmungsschicht hierüber bis zur zweiten Halbleiterschicht erstreckt.
18. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand nach Anspruch 17, dadurch gekennzeichnet, daß die dritte Halbleiterschicht selektiv auf der ersten Oberfläche der ersten Halbleiterschicht gebildet wird.
19. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand nach Anspruch 18, gekennzeichnet durch die Schritte:
  • d) Selektives Bilden einer vierten Halbleiter­ schicht vom ersten Leitfähigkeitstyp in der Oberfläche der dritten Halbleiterschicht;
  • e) Bilden eines isolierenden Filmes auf einem Ab­ schnitt der dritten Halbleiterschicht zwischen der ersten Halbleiterschicht und der vierten Halbleiterschicht; und
  • f) Bilden eines leitenden Filmes auf dem isolieren­ den Film.
20. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt (a) die Schritte aufweist:
  • a-1) Bilden einer fünften Halbleiterschicht vom ersten Leitfähigkeitstyp auf der zweiten Halbleiter­ schicht, wobei die Verunreinigungskonzentration der fünften Halbleiterschicht geringer ist als diejenige der zweiten Halbleiterschicht;
  • a-2) selektives Entfernen der fünften Halbleiter­ schicht zum Definieren der Konfiguration der fünften Halbleiterschicht derart, daß die gesamte Querschnitts­ fläche der fünften Halbleiterschicht in der genannten Richtung zur Ausbildung eines konkaven Abschnittes mit den ersten und fünften Halbleiterschichten verringert wird; und
  • a-3) Füllen des konkaven Abschnittes mit dem ersten leitenden Halbleitermaterial zur Ausbildung der ersten Halbleiterschicht, wobei die Verunreinigungskon­ zentration des Materials gleich ist derjenigen der ersten Halbleiterschicht.
21. Verfahren zur Herstellung einer Halbleitervorrichtung mit einer hohen Durchbruchsspannung und einem geringen Widerstand nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt (a) die Schritte aufweist:
  • a-1) selektives Entfernen eines Halbleitersub­ strates vom ersten Leitfähigkeitstyp zur Bildung der ersten Halbleiterschicht mit einem konkaven Abschnitt auf der ersten Hauptoberfläche, wobei die gesamte Quer­ schnittsfläche des ersten Halbleiters in der genannten Richtung verringert wird; und
  • a-2) Bonden einer zweiten Halbleiterschicht vom ersten Leitfähigkeitstyp mit der ersten Halbleiter­ schicht auf der ersten Hauptoberfläche, wobei die Ver­ unreinigungskonzentration der zweiten Halbleiterschicht größer ist als diejenige der ersten Halbleiterschicht.
DE4130555A 1990-09-18 1991-09-13 Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren Expired - Fee Related DE4130555C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2250482A JP2573736B2 (ja) 1990-09-18 1990-09-18 高耐圧低抵抗半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE4130555A1 true DE4130555A1 (de) 1992-03-19
DE4130555C2 DE4130555C2 (de) 1996-10-02

Family

ID=17208515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4130555A Expired - Fee Related DE4130555C2 (de) 1990-09-18 1991-09-13 Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren

Country Status (4)

Country Link
US (1) US5164804A (de)
JP (1) JP2573736B2 (de)
DE (1) DE4130555C2 (de)
FR (1) FR2666932B1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739018B2 (ja) * 1992-10-21 1998-04-08 三菱電機株式会社 誘電体分離半導体装置及びその製造方法
JP3395473B2 (ja) * 1994-10-25 2003-04-14 富士電機株式会社 横型トレンチｍｉｓｆｅｔおよびその製造方法
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
EP0768714B1 (de) * 1995-10-09 2003-09-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Herstellungsverfahren für Leistungsanordnung mit Schutzring
DE69533134T2 (de) 1995-10-30 2005-07-07 Stmicroelectronics S.R.L., Agrate Brianza Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
EP0772244B1 (de) * 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
DE69518653T2 (de) * 1995-12-28 2001-04-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung in integrierter Struktur
DE69839439D1 (de) 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US6033489A (en) * 1998-05-29 2000-03-07 Fairchild Semiconductor Corp. Semiconductor substrate and method of making same
GB0003186D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device
JP4126872B2 (ja) * 2000-12-12 2008-07-30 サンケン電気株式会社 定電圧ダイオード
JP4016595B2 (ja) * 2000-12-12 2007-12-05 サンケン電気株式会社 半導体装置及びその製造方法
EP1420457B1 (de) * 2002-11-14 2012-01-11 STMicroelectronics Srl Herstellungsverfahren eines Leistungs-Halbleiterbauelements mit isoliertem Gate und mit Schottky-Diode
JP4957050B2 (ja) * 2005-04-07 2012-06-20 富士電機株式会社 半導体装置およびその製造方法
JP5326217B2 (ja) * 2007-03-15 2013-10-30 富士電機株式会社 半導体装置およびその製造方法
EP2058862B1 (de) * 2007-11-09 2018-09-19 ams AG Feldeffekttransistor und Verfahren zur Herstellung eines Feldeffekttransistors
JP5682097B2 (ja) 2008-05-15 2015-03-11 富士電機株式会社 半導体装置
JP5439763B2 (ja) * 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589783A1 (de) * 1966-04-15 1970-04-02 Fuji Electric Co Ltd Halbleiterbauelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104072A (en) * 1976-02-27 1977-09-01 Hitachi Ltd High voltage semiconductor device
JPS6084878A (ja) * 1983-10-17 1985-05-14 Hitachi Ltd 負性抵抗特性をもつ半導体装置およびその製造方法
EP0308612B1 (de) * 1987-09-24 1994-10-12 Mitsubishi Denki Kabushiki Kaisha Feldeffekttransistor und dessen Herstellungsmethode
JP2598654B2 (ja) * 1987-10-31 1997-04-09 能美防災株式会社 消火用散水ヘッド
JPH0783118B2 (ja) * 1988-06-08 1995-09-06 三菱電機株式会社 半導体装置およびその製造方法
US4910563A (en) * 1988-08-15 1990-03-20 General Electric Company Complementary circuit and structure with common substrate
JP2667477B2 (ja) * 1988-12-02 1997-10-27 株式会社東芝 ショットキーバリアダイオード

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589783A1 (de) * 1966-04-15 1970-04-02 Fuji Electric Co Ltd Halbleiterbauelement

Also Published As

Publication number Publication date
JPH04127480A (ja) 1992-04-28
JP2573736B2 (ja) 1997-01-22
DE4130555C2 (de) 1996-10-02
FR2666932B1 (fr) 1995-04-28
FR2666932A1 (fr) 1992-03-20
US5164804A (en) 1992-11-17

Similar Documents

Publication Publication Date Title
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2745857C2 (de)
DE2214935C2 (de) Integrierte MOS-Schaltung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2502235C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE3930016A1 (de) Halbleitereinrichtung mit feldabschirmtrennung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2023936A1 (de) Halbleitereinrichtung und Verfahren zu seiner Herstellung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE3934903A1 (de) Eingangsschutzschaltkreis und ausgangstreiberschaltkreis mit einer mis-halbleitereinrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee