DE2509315A1 - Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung - Google Patents
Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellungInfo
- Publication number
- DE2509315A1 DE2509315A1 DE19752509315 DE2509315A DE2509315A1 DE 2509315 A1 DE2509315 A1 DE 2509315A1 DE 19752509315 DE19752509315 DE 19752509315 DE 2509315 A DE2509315 A DE 2509315A DE 2509315 A1 DE2509315 A1 DE 2509315A1
- Authority
- DE
- Germany
- Prior art keywords
- zones
- semiconductor
- silicon
- diffusion
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 16
- 230000005669 field effect Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000001465 metallisation Methods 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 239000002019 doping agent Substances 0.000 claims description 16
- 229910052698 phosphorus Inorganic materials 0.000 claims description 16
- 239000011574 phosphorus Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000012421 spiking Methods 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- XUFQPHANEAPEMJ-UHFFFAOYSA-N famotidine Chemical compound NC(N)=NC1=NC(CSCCC(N)=NS(N)(=O)=O)=CS1 XUFQPHANEAPEMJ-UHFFFAOYSA-N 0.000 description 1
- 238000007496 glass forming Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 239000000575 pesticide Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/04—Dopants, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/133—Reflow oxides and glasses
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/167—Two diffusions in one hole
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53909—Means comprising hand manipulatable tool
- Y10T29/53913—Aligner or center
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
3065 Bowers Avenue, Santa Clara, Kalifornien
Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein Feldeffekt-Halbleiterbauelement mit einer p-leitenden Halbleiterzone
und zwei mit gegenseitigem Abstand in die pleitende Halbleiterzone eindiffundierten nleitenden
Zonen. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung des Feldeffekt-Halbleiterbauelements,
bei dem mit gegenseitigem Abstand Source- und Drainzonen in einen Halbleiterkörper
eingebaut werden.
MOSFET-Bauelemente (Metalloxid-Halbleiter-Feldeffekttransistoren)
sind beispielsweise aus einem Buch mit der Bezeichnung "MOS Integrated Circuits",
1972 von William M. Pennsy und Lillian Lou bekannt.
Z/be
5 098 3 9/06 67
Nach dem Stande der Technik kann ein MOSFET-Bauelement
eine monokristalline Halbleiterzone (z.B. ein Substratscheibchen) mit zwei in gegenseitigem
Abstand angeordneten, dünnen Oberflächenzonen aufweisen, wobei die als Source- und Drain-Zonen
bezeichneten beiden dünnen Zonen gegenüber dem Substrat einen entgegengesetzten Leitungstyp
haben. Eine aus einem geeigneten Material, z.B. einem Metall oder einem Halbleitermaterial, bestehende
Gate—Elektrode ist durch eine Schicht aus Isoliermaterial, z.B. aus Siliziumoxid oder -nitrid
oder einer Kombination aus beiden, von dem Substratscheibchen auf Abstand gehalten und überdeckt den
Bereich zwischen den Source— und Drain—Zonen. Zur
Herstellung der Elemente und Zonen des Bauelements und zu deren Kontaktierung werden nach dem Stande
der Technik verschiedene Maskier—, Oxidations— und Metallisierungsschritte verwendet. Die zwischen den
Source- und Drain-Zonen vorhandene Impedanz wird durch das an die Gate-Elektrode angelegte Potential
gesteuert.
Die bekannten Verfahren und Bauelemente dieser Art weisen verschiedene Mängel auf, die erfindungsgemäß
beseitigt werden sollen. Ein bisher nicht geeignet beherrschbarer Mangel bekannter Bauelemente ist als
"junction spiking" (Übergangsspitzen bzw. -nadeln) bekannt. Für diesen Mangel ist die Ätz-
Vorzugsrichtung ursächlich, die entlang der Ebene (ICO)
in einer monokristallinen Siliziumscheibe (im folgenden als "Ebene (100) Silizium" genannt) auftritt.
Das Ebene (100) Silizium wird oft in n-Kanal-MOS-Bauelementen
verwendet, obwohl auch Silizium mit einer Kristallorientierung in der Ebene (111) benutzt werden
kann. Bei Ebene (111) Silizium tritt die bevorzugte Ätzrichtung in der Regel in einer Querebene auf.
50 983 9/0667
Der Vorzugsätzdef^ekt entsteht aufgrund der üblicherweise
nach der Metallisierung z.B. mit Aluminium verwendeten Arbeitstemperaturen, die bewirken, daß
Material von der Kontaktzone des Substrats (z.B. Silizium) in die Metallisierung eindiffundiert und
das Metallisierungsmaterial in umgekehrter Richtung fließt und die Leerstellen im Substrat (z.B. die
Kontaktzonen des Substrats) ausfüllt. Auf diese Weise geht das Substratmaterial in der Metallisierung
in Lösung. Außerdem
geht die Metallisierung bzw. das Kontaktmetall (z.B. Aluminium) im Substratmaterial (z.B. Silizium) in
einer Vorzugsrichtung in Lösung, die das Eindringen des Metalls in das Substrat viel stärker fördert
als bei isotroper (in allen Richtungen gleicher) Auflösung des Substrats mit nachfolgendem Eindringen
des Kontaktmetalls. Wenn die Metallisierung den Übergang durchdringt, ergibt sich ein Übergangskurzschluß. Dieses Phänomen ist in der Industrie
als "junction spiking" bekannt. Bei dem erfindungs— gemäßen Bauelement ergibt sich in der Regel keine
Vorzugsätzung und außerdem können die Übergänge in der Nähe der Kontakte vertieft werden. Auf diese
Weise ist das erfindungsgemäße Bauelement dem Effekt
des junction spiking (der Übergangsnadeln bzw. -spitzen) viel weniger ausgesetzt.
Ein wesentlicher Anwendungsfall für MOS—Bauelemente
ist derjenige bei dynamischen Speichern. Bei dieser Anwendung kann Information in der zelle für eine
kurze Zeitspanne aufgrund des Effekts der Minoritätsträgerlebensdauer in den Source- und Drain-Zonen
und der zugehörigen effektiven Kapazität gespeichert werden. Bei bekannten Bauelementen ist die verfügbare
Speicherzeit sehr kurz und stark vom Vorhanden-
Halbleitersein gewisser Dotierstoffe bzw. Fremdatome immaterial
abhängig. Durch die Erfindung wird die Minoritäts-
5Q9839/0667
250931
trägerlebensdauer einer Zelle wesentlich erhöht,
wodurch die Ausbeute an Elementen mit befriedigender Speicherzeit beträchtlich gesteigert werden kann.
derzeit erzielbare
Alternativ ist es mit der Erfindung möglich, die /Ausbeute
beizubehalten und Teile mit wesentlich längerem Regenerationszyklus herzustellen. Bei Verwendung
von Schaltungen mit den erfindungsgemäßen Halbleiterbauelementen ist es möglich, daß ein wesentlich
kleinerer Teil der Systemzeit zur Regeneration und zum Erhalt der gespeicherten Information gebraucht
wird. Eine mit den erfindungsgemäß aufgebauten Halbleiterbauelementen
versehene dynamische Zelle kann ohne baulichen Mehraufwand oder zusätzliche Komponenten
funktionell einer statischen Zelle angenähert werden, welche regelmäßig wesentlich mehr Komponenten benötigt.
Für dieses günstige Ergebnis sind eine Reihe von mit der Erfindung erzielten Vorteilen ursächlich.
So ist es beispielsweise möglich, in einem n-Kanal-MOS-Bauelement
die Übergänge in der Nähe der Source- und Drain-Kontakte tiefer zu legen, ohne dabei die
Source- und Drain-Zonen in Bereichen nahe der Gate-Elektrode gleich tief zu machen. Auf diese Weise läßt
sich eine niedrige Gate-Drain-Kapazität erzielen, verbunden mit hohen Schaltgeschwindigkeiten und einfacher
Metallisierung. Überdies werden die mit Metallbrüchen im Halbleiterbauteil verbundenen Probleme
berücksichtigt und größere Toleranzen in der Metallisierung ermöglicht.
Ausgehend von einem Feldeffekt-Halbleiterbauelement
der eingangs angegebenen Art, schlägt die Erfindung zur Lösung der oben angegebenen Aufgabe vor, daß
zwei η-leitende Diffusionszonen aus einem Dotierstoff der aus Phosphor und Arsen bestehenden Gruppe in
den beiden η-leitenden Zonen eingebaut sind.
509839/0667
Bei der Herstellung des Halbleiterbauelements werden zunächst in herkömmlicher Weise die Source- ,
Drain- und Gate-Elemente bzw. -Zonen gebildet und nach der Vorbereitung der Metallisierung, einschließlich
der Maskierung usw., jedoch vor der Metallisierung selbst wird die Oberfläche des
Scheibchens mit Phosphor oder Arsen oder einem anderen Material stark dotiert, wodurch eine stark
dotierte η -Zone in den Source- und Drain-Elektroden
entsteht. Nach diesem Schritt wird das Bauelement in ein Ätzmittel eingetaucht, um Oxide an denjenigen
Stellen der Oberfläche zu entfernen, an denen die elektrischen Kontakte ausgebildet werden sollen.
Danach erfolgt die Metallisierung in bekannter Weise.
Im folgenden wird die Erfindung anhand eines MOSFET's
mit Silizium-Gate als Ausführungsbeispiel beschrieben. Die Erfindung ist jedoch bei verschiedenen Ausführungsformen von Feldeffektbauelementen, z.B. bei MOS-Bauelementen
mit Metall-Gate, MOS-Bauelementen mit Silizium-Gate, FAMOS-Bauelementen, MNOS-Bauelementen,
ladungsgekoppelten Bauelemente^ "bucket brigade"-Bauelementen,
Silizium-auf-Saphir oder auf einem anderen Isolator und Siliziumoxid-Silizium-Bauelementen
anwendbar. Alle Bauelemente dieser Art und ähnliche Bauelemente werden im folgenden unter dem Begriff
"Feldeffektbauelemente" zusammengefaßt.
In der Zeichnung zeigen:
Fig. 1 eine Querschnittsansicht auf ein Substrat, auf welchem das neue MOS-Bauelement
aufgebaut werden soll}
Fig. 2 das Substrat gemäß Fig. 1 mit einer auf
ihm niedergeschlagenen Siliziumdioxidschichtj
Fig. 3 eine Querschnittansicht nach der Entfernung 509839/0667
der Oxidschicht von einem Bereich des Substrats und der Züchtung einer
dünneren Oxidschicht in diesem· Bereich;
Fig. 4 eine Querschnittsansicht gemäß Fig. 3
nach dem Niederschlagen einer Siliziumschicht j
Fig. 5 eine Querschnittsansicht des Bauelements nach der Ausbildung der Silizium-Gate-Elektrode
j
Fig. 5a eine perspektivische Ansicht auf einen
Teil des Bauelements in der Herstellungsstufe gemäß Fig. 5;
Fig. 6 eine QuerSchnittsansicht des Bauelements
nach der Ausbildung der Source- und Drain-Zonen j
Fig. 7 das Bauelement gemäß Fig. 6 nach dem Niederschlagen einer Schicht aus Siliziumoxid;
Fig. 8 eine Querschnittsansicht auf das Bauelement nach der Entfernung eines Teils der Siliziumoxidschicht
über den Source- und Drain-Zonen;
Fig. 9 eine Querschnittsansicht des Bauelements gemäß Fig. 8 nach dem Eindiffundieren von
Phosphor; und
Fig. 10 eine Querschnittsansicht eines fertigen MOSFET's gemäß der Erfindung.
Bei dem beschriebenen Ausfuhrungsbeispiel wird ein Substrat oder eine Zone aus p-leitendem monokristallinem
Silizium (z.B. mit Orientierung in der Ebene (100) zur Bildung eines n-Kanal-MOS-Feldeffekttransistors verwendet.
Das Substrat kann eine dicke, massive Scheibe
509839/0667
sein oder als dünne Schicht aus p-leitendem Silizium
ausgebildet sein, die auf irgendeiner geeigneten Unterlage niedergeschlagen ist. Als Substrat eignet
sich gut eine sogenannte Silizium-auf-Saphir-Konfiguration,
welche aus einer auf einem Saphirscheibchen niedergeschlagenen dünnen Siliziumschicht
besteht. Das mechanisch unabhängige oder als Schicht einer anderen Unterlage ausgebildete Substrat ist
in Fig. 1 mit dem Bezugszeichen 10 bezeichnet. Obwohl bei dem dargestellten Ausführungsbeispiel nur ein Bauelement
auf dem Substrat gezeigt ist, entspricht es üblicher Praxis, ein einziges Substratscheibchen für
eine große Anzahl von Bauelementen (z.B. 100 oder mehr Chips mit jeweils 1000 oder mehr MOSFET's) zu verwenden.
Als nicht beschränkendes Beispiel wird die Erfindung im folgenden unter Bezugnahme auf einen weitgehend
üblichen n-Kanal-Si-Gate-Prozeß beschrieben. Als erster Schritt bei diesem Verfahren wird eine dicke Siliziumoxidschicht
11 (z.B. SiOp) auf der Oberseite des Substrats 10 gemäß Fig. 2 aufgewachsen. Die Schicht
ist in typischer Ausführung etwa ein Mikrometer dick. In alternativer Ausführung kann diese Schicht chemisch
niedergeschlagen werden. Als nächstes wird die Stelle, an der das MOS-Bauelement aufgebaut werden soll, unter
Verwendung herkömmlicher Photofabrikationsmethoden geätzt, um einen Teil der Oxidschicht 11 herauszuarbeiten,
oder die Stelle des Bauelements kann -während des AufWachsens der dicken Oxidschicht durch eine geeignete Oxidationsvbarriere
(Siliziumnitrid) im wesentlichen oxidfreigelassen werden, (vgl. z.B. Electronics,
21. Dezember 1971, Seiten 43-48.) Sodann wird eine dünne Schicht 12 aus Siliziumoxid von beispielsweise
1000 R Dicke in der geätzten Zone gezüchtet oder niedergeschlagen.
In dieser Herstellungsstufe ist das Bauelement
509839/0667
in Pig. 3 gezeigt,
Eine Schicht 13 aus polykristallinen* Silizium wird
sodann über der Gesamtoberfläche des Scheibchens gemäß Fig. 4 niedergeschlagen. Teile der Schicht 13
und der Schicht 12 werden sodann wiederum mit Hilfe herkömmlicher Methoden entfernt, wobei nur polykristalline
Siliziumstreifen, die als Gate-Elektrode (Schicht 13) des Bauelements oder als Verbindungen dienen sollen,
stehen gelassen werden. Es ist zu sehen, daß die Schicht 13 durch eine dünne Isolierschicht 12 aus Siliziumdioxid
vom Substrat 10 getrennt bzw. isoliert ist. (ggf. kann eine Öffnung in· der dünnen Oxidschicht vor der Bildung
der Schicht 13 ausgebildet werden, wodurch die Schicht 13 auch als Kontaktierungsschicht und zu Verbindungszwecken
entsprechend der US—PS 3 699 646 verwendet werden kann.)
Als nächstes werden die Source-Zone 14 und die Drain-Zone 15 gebildet, und die Gate-Elektrode wird mit einem
η-leitenden Dotierstoff (z.B. Phosphor, Arsen, Antimon
usw.) entsprechend dem Stande der Technik dotiert. Als Diffusion kommt eine Dampf-, Peststoff- oder in situ-Diffusion
in Frage. Danach wird die gesamte Scheibenoberfläche mit einem Siliziumdioxidüberzug 16 durch Niederschlagen
aus der Dampfphase versehen. (Diese Ver. fahrensschritte sind in den Fig. 6 und 7 dargestellt.)
Sodann werden Öffnungen durch den Oxidüberzug 16 geätzt, um einen Bereich der Source-Zone 14 und der Drain-Zone
15 freizulegen. Es ist zu beachten, daß trotz der häufigen Bezugnahme auf Diffusionsmethoden auch die
Methode der Ionenimplantation in Kombination mit der Diffusion oder auch allein zur Einstellung des gewünschten
Dotierstoffprofils verwendet werden kann. Dies gilt grundsätzlich für die Erfindung, soweit auf Diffusionsvorgänge Bezug genommen wird.
B09839/0667
Das Verfahren bis zu diesem Punkt ist herkömmlicher Art, so daß sich die vorstehende Beschreibung auf
das wesentlichste und ohne Details beschränken konnte. Es gibt zahlreiche Alternativen, um zu der in Fig. 8
dargestellten teilfertigen Ausführung zu gelangen, wobei verschiedene Schritte wiederholt und/oder andere
Schritte oder Materialien hinzugefügt oder fortgelassen werden können.
Als nächster Schritt folgt normalerweise die Bildung einer Metallisierungsschicht. Bei der Erfindung wird
jedoch vor der Metallisierung und nach der Bildung der Source- und Drain-Zonen (oder anderer Zonen) die Oberfläche
einer starken Diffusion mit einem n-leitenden Dotierstoff ausgesetzt, wodurch Zonen 17 und 18 aus η leitendem
Silizium im Substrat (z.B. mit einer Feststofflöslichkeit bei über 1000° C) gebildet werden.
Vorzugsweise wird Phosphor als Dotierstoff verwendet. Die Phosphordiffusion wird vorzugsweise genügend stark
gemacht und bei einer Temperabur durchgeführt, daß die
Kanten der Siliziumoxidschicht 16 abgerundet werden. Die Abrundung der Kanten ermöglicht Metallverbindungen,
die schmaler als üblich sind, so daß Raum eingespart wird, Zur Förderung oder Verstärkung der Abrundung der Kanten
kann auch ein Glasbildungsschritt verwendet werden. Dieses Verfahren ist in der GB-PS 1 326 947 beschrieben.
Bei einem Beispiel der Erfindung wird die zusätzliche Diffusion oder Dotierstoffzugabe mit einer vorhergehenden
Diffusion oder Dotierstoffzugabe verwendet, wobei in
beiden Fällen Phosphor als Dotierstoff dient. Es ist möglich und bei einigen Bauelementen erwünscht, Arsen
oder· Antimon als Dotier stoff in Verbindung mit der ersten
Diffusion oder Dotierstoffzugabe und Phosphor in Verbindung mit der zweiten Dotierstoffzugabe zu den Source-
und Drain-Zonen zu verwenden. Da Arsen und Antimon viel langsamere Diffusionsstoffe als Phosphor sind, ergeben
sie einen flacheren Übergang in der der Gate-Elektrode unmittelbar benachbarten Zone und einen
509839/0667
- ίο -
wesentlich tieferen Übergang in dem Bereich der Source- und Drain-Zonen, der von der Gate-Elektrode
weiter entfernt ist, also in der Nähe der Kontaktmetallisierung liegt. Auf diese Weise wird die
Kapazität zwischen der Gate-Elektrode und der Drain-Zone auf einem relativ niedrigen Wert gehalten,
wodurch sich eine hohe Arbeitsgeschwindigkeit bei Erhaltung aller erfindungsgemäßen Vorteile ergibt.
Nach dem zusätzlichen Diffusionsschritt wird die Scheibe in ein Ätzmittel getaucht, welches die Schicht
16 etwas dünner macht und während der Phosphordiffusion gebildete Oxidrückstände entfernt. Nach dem Ätzmittel—
Tauchschritt wird das Bauelement durch Bildung der Kontakte 19 und 20 auf der Scheibenoberfläche fertiggestellt,
über die das Bauelement mit einer externen Schaltung, mit anderen Bauelementen auf dem gleichen
Substrat oder mit einer anderen Verbindungschicht verbunden
werden kann.
Die extrem hohe Oberflächenkonzentration von Phosphor führt zu einzigartigen und überraschenden Ergebnissen.
Das Silizium wird aufgrund der Diffusion soweit gespannt, daß keine Vorzugsätzung mehr in der "100"
Richtung auftritt und demzufolge eine Nadelbildung (spiking) der Source- und Drain-Übergänge beträchtlich
vermindert wird. Außerdem werden dieSource- und Drain-Zonen tiefer gelegt, so daß sich etwa noch bildende
Nadeln nicht mehr bis zu den Übergängen vordrängen können. Geändert wird außerdem die Art bzw. Eigenschaft
der Source- und Drain-Zonen, wodurch ein Legierungsvorgang weniger kritischer Art und/oder die Verwendung
von Reinaluminium anstelle einer Aluminium-Silizium-Legierung für die Metallisierung möglich gemacht
wird.
509839/0667
Ein weiterer wichtiger Vorteil des beschriebenen Bauelements besteht darin, daß dessen Minoritäts—
trägerlebensdauer (bulk lifetime of minority carriers) beträchtlich erhöht ist, so daß sich die Regenerierungs—
folge bei Verwendung des Bauelements als Teileines dynamischen Speichers wesentlich reduzieren läßt.
Im experimentellen Rahmen wurde festgestellt, daß die erforderliche Regenerierungsfolge bzw. -periode
bei Bauelementen herkömmlicher Art zwischen zehn Mikro—
Sekunden und einer Millisekunde lag, während bei dem beschriebenen Element eine Regenerierungsfolge bzw.
-periode von 0,5 bis 2 Sekunden festgestellt wurde. Dieses unerwartet günstige Ergebnis wird offensihtlich
bei der Erfindung dadurch erzielt, daß ein Gettermaterial (stark n++phosphordotiertes Material) mit
dem Substrat in Kontakt und in enge Nachbarschaft zum Übergang des Bauelements gebracht wird. Zu beachten
ist, daß alle Vorteile der Erfindung ohne zusätzliche Maskierungsschritte erreicht werden. Dies
ist besonders wichtig, da zusätzliche Maskierungs— schritte die Ausbeuten und die erzielbaren Dichten gewöhnlich
herabsetzen.
Die Erfindung wurde vorstehend anhand eines herkömmlichen η-Kanal—MOS—Bauelements beschrieben} für den Fachmann
ist jedoch klar, daß die gleichen Prinzipien auch auf andere Bauelemente mit ähnlichen Vorteilen anwendbar
sind. So können beispielsweise ladungsgekoppelte Bauelemente
oder stufenlose MOS-Bauelemente entsprechend der Erfindung aufgebaut werden. Obwohl die Erfindung
vorzugsweise eine η Diffusion von Phosphor vorsieht, wurde gefunden, daß bei einigen Bauelementen mit ähnlichen
Vorteilen auch Arsen verwendet werden kann.
509839/0667
Claims (9)
- Ansprüchel.J Feldeffekt-Halbleiterbauelement mit einer p-Tfeitenden Halbleiterzone und zwei mit gegenseitigem Abstand in die p-leitende Halbleiterzone eindiffundierten η-leitenden Zonen, dadurch gekennzeichnet, daß zwei η-leitende Diffusionszonen (17, 18) aus einem Dotierstoff der aus Phosphor und Arsen bestehenden Gruppe in den beiden η-leitenden Zonen (14, 15) eingebaut sind.
- 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß wenigstens eine Gate-Elektrode (13) ohne wesentliche Überlappung mit den in gegenseitigem Abstand angeordneten beiden n-leitenden Zonen (14, 15) isoliert auf der p.-leitenden Halbleiterzone (10) angeordnet ist und daß die beiden Diffusionszonen (17, 18) aus dem Isolierstoff der aus Phosphor und Arsen bestehenden Gruppe einen η Leitungstyp haben.
- 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die p-ldtende Halbleiterzone (10) eine Kristallorientierung in der Ebene (100) hat.
- 4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß die Halbleiterzone (10) aus monokristallinem Silizium besteht, die Gate—Elektrode durch eine auf der p-leitenden Halbleiterzone niedergeschlagene Siliziumoxidschicht (12) von der Halbleiterzone isoliert ist und eine Schicht (19, 20, 21) aus Aluminiumkontaktierungsmaterial in ohmschem Kontakt mit den n++ Zonen angeordnet ist.509839/0667
- 5. Verfahren zur Herstellung eines Feldeffekt-Halbleiterbauelements, bei dem mit gegenseitigem Abstand Source- und Drain-Zonen in einem Halbleiterkörper eingebaut werden,dadurch gekennzeichnet, daß in die zuvor eingebauten Source- und Drain-Zonen ein Dotierstoff aus der aus Phosphor und Arsen bestehenden Gruppe eindiffundiert wird.
- 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Halbleiterbauelement in einem monakristallinem Silizium mit einer Kristallorientierung in der Ebene (100) gebildet wird.
- 7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Diffusion genügend stark und die Temperatur so eingestellt werden, daß die freiliegenden Ränder einer die Source- und Drainzonen umgebenden Oxidschicht abgerundet werden.
- 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß Phosphor als Dotierstoff verwendet wird.
- 9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, daß unmittelbar nach dem Eindiffundieren des Dotierstoffs in die Source- und Drain-Zonen eine Kontaktmetallisierung niedergeschlagen wird.509839/066?
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/450,773 US3986903A (en) | 1974-03-13 | 1974-03-13 | Mosfet transistor and method of fabrication |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2509315A1 true DE2509315A1 (de) | 1975-09-25 |
Family
ID=23789430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752509315 Ceased DE2509315A1 (de) | 1974-03-13 | 1975-03-04 | Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung |
Country Status (7)
Country | Link |
---|---|
US (2) | US3986903A (de) |
JP (1) | JPS50127581A (de) |
CA (1) | CA1038967A (de) |
DE (1) | DE2509315A1 (de) |
FR (1) | FR2264398B1 (de) |
GB (1) | GB1496413A (de) |
NL (1) | NL159815B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
DE2923995A1 (de) * | 1979-06-13 | 1980-12-18 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie |
US4992389A (en) * | 1985-02-08 | 1991-02-12 | Kabushiki Kaisha Toshiba | Making a self aligned semiconductor device |
US5101262A (en) * | 1985-08-13 | 1992-03-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing it |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4193080A (en) * | 1975-02-20 | 1980-03-11 | Matsushita Electronics Corporation | Non-volatile memory device |
JPS5946107B2 (ja) * | 1975-06-04 | 1984-11-10 | 株式会社日立製作所 | Mis型半導体装置の製造法 |
JPS5232277A (en) * | 1975-09-05 | 1977-03-11 | Toshiba Corp | Insulated gate type field-effect transistor |
JPS5232680A (en) * | 1975-09-08 | 1977-03-12 | Toko Inc | Manufacturing process of insulation gate-type field-effect semiconduct or device |
US4028717A (en) * | 1975-09-22 | 1977-06-07 | Ibm Corporation | Field effect transistor having improved threshold stability |
JPS52115665A (en) * | 1976-03-25 | 1977-09-28 | Oki Electric Ind Co Ltd | Semiconductor device and its production |
JPS53128281A (en) * | 1977-04-15 | 1978-11-09 | Hitachi Ltd | Insulated gate field effect type semiconductor device for large power |
JPS5917529B2 (ja) * | 1977-11-29 | 1984-04-21 | 富士通株式会社 | 半導体装置の製造方法 |
JPS5492175A (en) * | 1977-12-29 | 1979-07-21 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS54147789A (en) * | 1978-05-11 | 1979-11-19 | Matsushita Electric Ind Co Ltd | Semiconductor divice and its manufacture |
JPS5534444A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Preparation of semiconductor device |
JPS5553462A (en) * | 1978-10-13 | 1980-04-18 | Int Rectifier Corp | Mosfet element |
US5191396B1 (en) * | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
US4261772A (en) * | 1979-07-06 | 1981-04-14 | American Microsystems, Inc. | Method for forming voltage-invariant capacitors for MOS type integrated circuit device utilizing oxidation and reflow techniques |
JPS56165338A (en) * | 1980-05-23 | 1981-12-18 | Nec Corp | Semiconductor device and manufacture thereof |
JPS5787174A (en) * | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor integrated circuit device |
JPS5827363A (ja) * | 1981-08-10 | 1983-02-18 | Fujitsu Ltd | 電界効果トランジスタの製造法 |
US4743564A (en) * | 1984-12-28 | 1988-05-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a complementary MOS type semiconductor device |
US4878100A (en) * | 1988-01-19 | 1989-10-31 | Texas Instruments Incorporated | Triple-implanted drain in transistor made by oxide sidewall-spacer method |
JP2675572B2 (ja) * | 1988-03-31 | 1997-11-12 | 株式会社東芝 | 半導体集積回路の製造方法 |
US5021851A (en) * | 1988-05-03 | 1991-06-04 | Texas Instruments Incorporated | NMOS source/drain doping with both P and As |
US5047820A (en) * | 1988-09-14 | 1991-09-10 | Micrel, Inc. | Semi self-aligned high voltage P channel FET |
US4885627A (en) * | 1988-10-18 | 1989-12-05 | International Business Machines Corporation | Method and structure for reducing resistance in integrated circuits |
DE69030433T2 (de) * | 1989-12-29 | 1997-10-09 | Sharp Kk | Herstellungsmethode für Halbleiterspeicher |
IT1250233B (it) * | 1991-11-29 | 1995-04-03 | St Microelectronics Srl | Procedimento per la fabbricazione di circuiti integrati in tecnologia mos. |
US6780718B2 (en) | 1993-11-30 | 2004-08-24 | Stmicroelectronics, Inc. | Transistor structure and method for making same |
WO1995024057A2 (en) * | 1994-03-03 | 1995-09-08 | Rohm Corporation | Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase |
EP0689238B1 (de) * | 1994-06-23 | 2002-02-20 | STMicroelectronics S.r.l. | Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik |
US5817546A (en) * | 1994-06-23 | 1998-10-06 | Stmicroelectronics S.R.L. | Process of making a MOS-technology power device |
US5869371A (en) * | 1995-06-07 | 1999-02-09 | Stmicroelectronics, Inc. | Structure and process for reducing the on-resistance of mos-gated power devices |
US5994210A (en) * | 1997-08-12 | 1999-11-30 | National Semiconductor Corporation | Method of improving silicide sheet resistance by implanting fluorine |
US7043983B2 (en) * | 2003-12-15 | 2006-05-16 | Fling William F | Horizontal liquid level measuring device |
JP2015015384A (ja) * | 2013-07-05 | 2015-01-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US9472570B2 (en) * | 2014-02-18 | 2016-10-18 | Globalfoundries Inc. | Diode biased body contacted transistor |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3476619A (en) * | 1966-09-13 | 1969-11-04 | Motorola Inc | Semiconductor device stabilization |
US3594241A (en) * | 1968-01-11 | 1971-07-20 | Tektronix Inc | Monolithic integrated circuit including field effect transistors and bipolar transistors,and method of making |
FR2014382B1 (de) * | 1968-06-28 | 1974-03-15 | Motorola Inc | |
DE2040180B2 (de) * | 1970-01-22 | 1977-08-25 | Intel Corp, Mountain View, Calif. (V.St.A.) | Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht |
US3737347A (en) * | 1970-02-26 | 1973-06-05 | Fairchild Camera Instr Co | Graded impurity profile in epitaxial films to improve integrated circuit performance |
US3756876A (en) * | 1970-10-27 | 1973-09-04 | Cogar Corp | Fabrication process for field effect and bipolar transistor devices |
US3699646A (en) * | 1970-12-28 | 1972-10-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
US3967981A (en) * | 1971-01-14 | 1976-07-06 | Shumpei Yamazaki | Method for manufacturing a semiconductor field effort transistor |
US3725136A (en) * | 1971-06-01 | 1973-04-03 | Texas Instruments Inc | Junction field effect transistor and method of fabrication |
JPS4911583A (de) * | 1972-06-01 | 1974-02-01 | ||
JPS5528434B2 (de) * | 1974-01-29 | 1980-07-28 |
-
1974
- 1974-03-13 US US05/450,773 patent/US3986903A/en not_active Expired - Lifetime
-
1975
- 1975-02-10 NL NL7501529.A patent/NL159815B/xx unknown
- 1975-03-04 DE DE19752509315 patent/DE2509315A1/de not_active Ceased
- 1975-03-04 GB GB8954/75A patent/GB1496413A/en not_active Expired
- 1975-03-06 CA CA221,639A patent/CA1038967A/en not_active Expired
- 1975-03-12 FR FR7507734A patent/FR2264398B1/fr not_active Expired
- 1975-03-13 JP JP50031028A patent/JPS50127581A/ja active Pending
-
1976
- 1976-05-20 US US05/688,466 patent/US4092661A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
DE2923995A1 (de) * | 1979-06-13 | 1980-12-18 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie |
US4992389A (en) * | 1985-02-08 | 1991-02-12 | Kabushiki Kaisha Toshiba | Making a self aligned semiconductor device |
US5101262A (en) * | 1985-08-13 | 1992-03-31 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing it |
Also Published As
Publication number | Publication date |
---|---|
CA1038967A (en) | 1978-09-19 |
US3986903A (en) | 1976-10-19 |
GB1496413A (en) | 1977-12-30 |
US4092661A (en) | 1978-05-30 |
FR2264398B1 (de) | 1979-03-16 |
FR2264398A1 (de) | 1975-10-10 |
JPS50127581A (de) | 1975-10-07 |
NL159815B (nl) | 1979-03-15 |
NL7501529A (nl) | 1975-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2509315A1 (de) | Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE2703877A1 (de) | Mis-feldeffekttransistor mit kurzer kanallaenge | |
DE3326534A1 (de) | Schottkybarrieren-mos-bauelemente | |
DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
DE2615754C2 (de) | ||
DE3603470A1 (de) | Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat | |
DE3889610T2 (de) | Halbleiteranordnung mit einem Trench-Bipolartransistor. | |
DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE4130555C2 (de) | Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2517690A1 (de) | Verfahren zum herstellen eines halbleiterbauteils | |
DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2238450A1 (de) | Halbleiterbaugruppe und verfahren zur herstellung derselben | |
DE3030385A1 (de) | Mos-halbleitervorrichtung und verfahren zur herstellung derselben | |
DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
DE2353348A1 (de) | Feldeffekttransistor und verfahren zu dessen herstellung | |
DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
DE2133979B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
EP0000545A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8131 | Rejection |