DE2502235A1 - Ladungskopplungs-halbleiteranordnung - Google Patents

Ladungskopplungs-halbleiteranordnung

Info

Publication number
DE2502235A1
DE2502235A1 DE19752502235 DE2502235A DE2502235A1 DE 2502235 A1 DE2502235 A1 DE 2502235A1 DE 19752502235 DE19752502235 DE 19752502235 DE 2502235 A DE2502235 A DE 2502235A DE 2502235 A1 DE2502235 A1 DE 2502235A1
Authority
DE
Germany
Prior art keywords
gate electrodes
layer
implanted
semiconductor substrate
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752502235
Other languages
English (en)
Other versions
DE2502235C2 (de
Inventor
Gilbert Frank Amelio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=23750782&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE2502235(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE2502235A1 publication Critical patent/DE2502235A1/de
Application granted granted Critical
Publication of DE2502235C2 publication Critical patent/DE2502235C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices

Description

FRIEDRICH B. FISCHER sgss.rodcNKIrchen «u. kdln>
SAARSTRASSE 71 PATENTANWALT
F7^9 1975 250.223
Dr.F/pr
Fairchild Camera and Instrument
Corporation
464 Ellis Street
Mountain View, California 94040, USA
Ladungskopplungs-Halbleiteranordnung
Die Erfindung bezieht sich auf eine Ladungskopplungs-Halb-Ieiteranordnung und ein Verfahren zur Herstellung einer solchen Halbleiteranordnung, und sie bezieht sich insbesondere auf eine Ladungskopplungs-Halbleiteranordnung (Charge-Coupled-Device - CCD), welche zwei Niveaus von Gate-Elektroden und selbstausgerichtete implantierte Sperren aufweist.
Die Grundlagen der Technik der Ladungskopplungs-Halbleiteranordnungen sind von W.S, Boyle und G. E. Smith in einem Aufsatz beschrieben worden, welcher am 19. April 1970 unter der Bezeichnung "Charge Coupled Semiconductor Devices" im Bell System Technical Journal auf Seite 587 veröffentlicht wurde. Wie Boyle und Smith ausführen, besteht eine Ladungskopplungs-Halbleiteranordnung aus einer Metall-Isolator-Halbleiterstruktur (Metal Insulation-Semiconductor - MIS), in welcher Minoritätsträger in einem "räumlich definierten Verarmungsgebiet" (spatially defined depletion region), auch als "Potentialtopf" (potential well) bezeichnet, an der Oberfläche des Halbleitermaterials gespeichert werden. Die Ladung wird entlang der Oberfläche bewegt, indem das Potentialmini-
— 2 —
509 8 3 3/0575
mum bewegt wird. In einem Aufsatz "Experimental Verification of the Charge Coupled Device Concept·1, welcher von Amelio u. a. auf Seite 593 des gleichen Bandes des Bell System Technical Journal veröffentlicht ist, werden Versuche beschrieben, welche ausgeführt wurden, um die Vorteile und die Ausführbarkeit des Prinzips der Ladungskopplungsanordnungen zu demonstrieren.
Wie von Boyle und Smith dargelegt wird, werden Ladungskopplungsanordnungen voraussichtlich als Schieberegister, Verzögerungslinien und, in zwei Dimensionen, als Abbildungs- oder Anzeigeeinrichtungen mit Vorteil anwendbar sein.
Eine CCD-Anordnung enthält eine Anzahl von Potentialtöpfen innerhalb eines HalbleiterSubstrats. Der Potentialtopf wird verwendet zur Speicherung oder Ansammlung von Ladungspaketen. Die gesammelten Ladungspakete enthalten Träger, welche sich im Verhältnis zu dem Leitfähigkeitstyp des vorherrschenden Störstoffs in dem Substrat, welches die Potentialtöpfe enthält, in der Minorität befinden. Bei einer Ausführungsform dieser Art werden Sperren in regelmässigen Abständen in die Oberfläche des Substrats implantiert, und zwar in Intervallen, welche die seitlichen Begrenzungen der Potentialtöpfe definieren. Die Sperren ermöglichen einen gleichsinnig gerichteten Fluss der Ladungspakete. Bei einigen bekannten CCD-Anordnungen sind die Abmessungen der implantierten Sperren und die Abmessungen der Potentialtöpfe zwischen benachbarten Sperren unregelmässig. Dies beeinträchtigt die Möglichkeiten der Ladungsbehandlung und die Packungsdichte der CCD-Anordnung.
509833/0575
Es war daher die Aufgabe gestellt, ein Verfahren und eine CCD-Anordnung zu entwickeln, welche die Eigenschaften der Selbstausrichtung besitzt, also ermöglicht, dass die Gate-Elektroden der zweiphasigen Ladungskopplungsanordnung im wesentlichen selbstausgerichtet sind mit den.implantierten Sperrgebieten, welche mit den darüber befindlichen Gate-Elektroden zusammenwirken. Auch war die Aufgabe gestellt, ein Verfahren und "eine entsprechende CCD-Anordnung zu schaffen, bei der die Abmessung implantierter Sperren und die Abmessung von Potentialtöpfen gleichbleibend ist. Ausserdem sollte ein solches Verfahren den Erfordernissen der serienmässigen Integrations-Herstellungstechnik für MOS-Schaltungen anzupassen sein.
Auf die besondere Bedeutung extrem genauer Herstellungsverfahren zur Erzeugung von Einrichtungen mit klar vorhersehbaren, reproduzierbaren Kenngrössen in Ladungskopplungsanordnungen zur Verwendung im zweiphasigen Betrieb wurde schon in einem der ersten Aufsätze über dieses Thema hingewiesen, nämlich in einer Veröffentlichung von Krambeck, Waiden und Pickar, welche unter der Bezeichnung "Implanted Barrier Two-Phase Charge Coupled Device" im Jahre 1971 in Applied Physics Letters, Bd. 19, No. 12, Seiten 520 - 522, erschien.
In der USA-Patentanmeldung Ser. No. 429 329, welche am 28. Dez. 1973 von M. P. Anthony u. a. für die Anmelderin unter der Bezeichnung "Self Aligned CCD-Element Including Fabrication Method Therefor" eingereicht wurde, ist eine Ladungskopplungs-Halbleiteranordnung beschrieben,, welche selbstausgerichtete, implantierte Sperren aufweist und in
B09833/0575
der ein Verfahren zur Herstellung einer solchen Anordnung angegeben ist.
Auch ist in der USA-Patentanmeldung Ser,. No. 445 361, welche am 25. Febr. 1974 von G. F. Amelio u. a. unter der Bezeichnung "Improved Method for Manufacturing a Semiconductor Device Having Self Aligned Implanted Barriers with Narrow Gaps Between Electrodes" für die Anmelderin eingereicht wurde, ein neues und vorteilhaftes Verfahren zur Herstellung einer Ladungskopplungsanordnung beschrieben, bei der die implantierten Sperrgebiete mit entsprechenden Kanten der Gate-Elektroden selbstausgerichtet und die Spalte zwischen den Elektroden verhältnismässig eng sind.
Wie in der genannten Patentanmeldung von Anthony u. a. beschrieben ist, wird die Wirtschaftlichkeit von Ladungskopplungsanordnungen beeinträchtigt, wenn zwischen benachbarten Elektroden Spalte von nennenswerter Ausdehnung vorhanden sind. Diese Spalte sind Verlustquellen, denn sie beanspruchen Material, das für andere Teile der Struktur sinnvoller und wirtschaftlicher verwendet werden könnte. Auch sind diese Spalte unerwünscht, weil sie während des Betriebes passiviert sein müssen.
In dem USA-Patent 3 756 924, welches unter der Bezeichnung "Method of Fabricating a Semiconductor Device" für D.R. Collins u. a. erteilt wurde, ist ein Verfahren zur Ausbildung einer Struktur beschrieben, welche eng beieinander liegende benachbarte Elektroden aufweist. Die in dieser Patentschrift beschriebene Bauart und das Verfahren zu ihrer Herstellung unterscheidet sich jedoch wesentlich von der Bauart und dem Verfahren gemäss der vorliegenden Erfindung, wie nachfolgend noch im einzelnen dargelegt wird.
- 5 509833/0 5 75
Die Erfindung bezieht sich auf eine Bauart und ein Verfahren zum Herstellen einer Lmdungskopplungsanordnung, bei der die Sperrgebiete in besonderer Weise mit entsprechenden zweiphasigen Elektroden ausgerichtet sind, welche durch sehr enge Spalte voneinander getrennt sind, und dieses Verfahren ist mit der Isoplanartechnik vereinbar (kompatibel). Die in diesem Zusammenhang verwendete Bezeichnung "isoplanar" bezieht sich auf die Isolierung integrierter Schaltungen durch ein erstes Dielektrikum, welches ausgebildet wird, nachdem in durch eine zweite dielektrische Schicht definierten Gebieten eine Gate-Oxydation ausgeführt worden ist.
Erfindungsgemäss ist eine selbstausgerichtete Ladungskopp— lungsanordnung vorgesehen mit einem Halbleitersubstrat mit implantierten Sperrgebieten und über dem Halbleitersubstrat angeordneten Isolierschichten, einer ersten Schicht räumlich' getrennter Elektroden, einer selektiv über der ersten Schicht ausgebildeten Isolierschicht, einer zweiten selektiv zwischen den Elektroden der ersten Schicht angeordneten Elektrodenschicht, und Gate-Kontakten, welche so ausgebildet sind, dass sie die erste Elektrodenschicht mit der zweiten Elektrodenschicht verbinden.
Gemäss einer weiteren Ausführungsform der Erfindung ist ein Verfahren vorgesehen, um eine Ladungskopplungsanordnung mit selbstausgerichteter Elektrodensperre zu schaffen. Das Herstellungsverfahren enthält als Verfahrensschritte die Ausbildung einer ersten isolierenden Schicht über einem Halbleitersubstrat, die Ausbildung einer ersten leitfähigen Schicht über der ersten isolierenden Schicht, die selektive Entfernung von Teilen der ersten leitfähigen Schicht, die
6 -
509833/0575
Ausbildung einer zweiten isolierenden Schicht über ersten Elektroden, welche die restlichen Teile der ersten leitfähigen Schicht enthalten, die Implantierung von Sperrgebieten in das Substrat durch die Öffnungen zwischen den ersten Elektroden, die Ausbildung zweiter Elektroden zwischen dem ersten Elektroden durch selektives Entfernen von Teilen einer zweiten leitfähigen Schicht, welche über der zweiten isolierenden Schicht ausgebildet ist, die Ausbildung einer dritten isolierenden Schicht über der gesamten Struktur, selektives Entfernen von Teilen der zweiten und der dritten isolierenden Schichten in Bereichen über den ersten Elektroden, und selektives Ausbilden von Gate-Kontakten zwischen den ersten und zweiten Elektroden zum elektrischen Änschliessen der ersten und zweiten Elektroden.
Gemäss einer weiteren Ausführungsform der Erfindung werden Teile der zweiten isolierenden Schicht vor der Ausbildung der zweiten Elektroden selektiv entfernt, so dass ohmscher Kontakt unmittelbar zwischen den ersten und zweiten Elektroden hergestellt wird, ohne dass die Gate-Kontakte erforderlich sind.
Ein wesentliches Merkmal der Erfindung besteht darin, dass zwei polykristalline Siliziumschichten elektrisch miteinander verbunden sind, so dass die Spalte zwischen den Elektroden funktionell verringert sind. Die beiden Niveaus polykristalliner Siliziumelektroden ermöglichen bei reihenförmiger Anordnung in vorteilhafter Weise eine hohe funktionelle Dichte der Struktur und erlauben eine sehr dichte Leitungspackung für die periphere Schaltung, Bei dieser Anordnung bildet die erste polykristalline
5 0 9 8 3 3/0575
Siliziumschicht eine erste Verbindungsachse, und die zweite polykristalline Siliziumschicht bildet eine zweite Verbindungsachse, welche zu der ersten Achse rechtwinklig angeordnet ist.
Fig. 1 zeigt eine Schnittansicht eines Halbleitersubstrats mit einer ersten isolierenden Oxydschicht auf einer Fläche des Substrats, einer zweiten isolierenden Nitridschicht auf der ersten Isolierschicht und einer auf der zweiten Isolierschicht angeordneten ersten polykristallinen SiIiziumschicht.
Fig. 2 zeigt in einer Darstellung ähnlich Fig. 1, dass ein erstes Fotoresist-Muster auf der Oberfläche der ersten polykristallinen Siliziumschicht ausgebildet ist.
Fig. 3 ist eine Ansicht ähnlich Fig. 2, nachdem Teile der ersten polykristallinen Siliziumschicht in den Bereichen unterhalb der Öffnungen in dem ersten Fotoresist-Muster fortgeätzt worden sind.
Fig. 4 ist eine. Ansicht ähnlich Fig. 3, nachdem das erste Fotoresist-Muster entfernt und eine zweite Siliziumdioxydschicht über der Oberfläche der polykristallinen Siliziumschicht ausgebildet ist, und nachdem die so ausgebildete Struktur einer Ionenstrahlung ausgesetzt wurde, um Sperrgebiete in das Halbleitersubstrat zu implantieren..
Fig. 5 ist eine Ansicht ähnlich Fig. 4, nachdem eine zweite polykristalline Schicht über der zweiten Siliziumdioxydschicht ausgebildet und ein zweites Fotoresist-Muster über der zweiten polykristallinen Siliziumschicht ausgebildet wurde.
509833/0 5 75
Fig. 6 ist eine Ansicht ähnlich Fig. 5 nach Ätzen der zweiten polykristallinen Siliziumschicht und Entfernen des zweiten Fotoresist-Musters.
Fig. 7 ist eine Ansicht ähnlich Fig. 6, nachdem eine dritte isolierende Siliziumdioxydschicht über der in Fig. 6 dargestellten Struktur ausgebildet und ein drittes Fotoresist-Muster über der dritten .Siliziumdioxydschicht ausgebildet wurde.
Fig. 8 ist eine Ansicht ähnlich Fig. 7 nach Fortätzen der zweiten und dritten isolierenden Siliziumdioxydschichten in den Bereichen unterhalb der öffnungen in dem dritten Fotoresist-Muster.
Fig. 9 ist eine Ansicht ähnlich Fig. 8 nach Entfernen des dritten Fotoresist-Musters und nach säektiver Ausbildung einer leitfähigen Schicht über der Struktur, so dass die verbleibenden Teile der ersten und der zweiten polykristallinen Siliziumschichten elektrisch verbunden werden.
Fig. 10 - 12 zeigen eine Struktur und Verfahrensschritte der Herstellung einer weiteren Ausführungsform der Erfindung, bei der Teile der zweiten Siliziumdioxydschicht entfernt werden, um eine elektrische Verbindung zwischen den ersten und zweiten polykristallinen Siliziumschichten zu schaffen.
Fig. 13 zeigt noch eine weitere Ausführungsform der Erfindung, bei der anstelle der zweiten polykristallinen Siliziumechicht ein Metalleiter vorhanden ist.
509833/0575
Als Ausgangsmaterial für die Herstellung der Ladungskopp-" lungsanordnung gemäss der Erfindung wird ein Halbleitersubstrat oder Halbleiterplättchen 20 (Fig. l) verwendet. Das
Substrat- ZQ ±sir ein: 1SiliziT3rapiätt^cixeirTni-t^p^tiettfäliigicertt;
beispielsweise ein mit Bor dotiertes Substrat. Obwohl bei dem beschriebenen Ausführungsbeispiel ein Silizium-Halbleitersubstrat verwendet wird, liegt es im Bereich fachmännischen Handelns, auch andere geeignete Halbleitermaterialien zu verwenden. Auch können anstelle der bei der Figurenbeschreibung angegebenen Leitfähigkeitstypen der Gebiete erforderlichenfalls die entgegengesetzten Leitfähigkeitstypen verwendet werden, und man erhält dann eine Ladungskopplungsanordnung, deren Ladungspakete den entgegengesetzten Typ von Minoritätsträgern aufweisen.
Auf der Oberfläche des Halbleiterplattchens wird durch bekannte thermische Oxydationsverfahren eine erste isolierende Schicht 24 ausgebildet, welche beispielsweise Siliziumdioxyd enthält. Bei einer bevorzugten Aasführungsform hat die thermisch aufgewachsene Schicht 24 eine Stärke von 1.200 Angström. Auf der ersten isolierenden Schicht 24 wird eine zweite isolierende Schicht 26 ausgebildet. Die zweite isolierende Schicht 26 besteht beispielsweise aus Siliziumnitrid, und sie wird durch bekannte Verfahren hergestellt. In dem beschriebenen Ausführungsbeispiel, bei dem die erste isolierende Schicht 24 eine Stärke von 1.200 Angström hat, beträgt die Stärke der Siliziumnitridschicht 26 vorzugsweise 400 Angström. Die zweite isolierende Schicht 26 besteht aus Siliziumnitrid, weil auf dem Nitrid thermisch aufgewachsene Oxyde nicht ausgebildet werden können. Das Siliziumnitrid ist daher sehr vorteilhaft, weil es die darunter befindliche Schicht 24 davor schützt, wesentlich stärker zu
- 10 -
509833/0 5 75
werden, als dies normalerweise während der nachfolgenden Oxydations-Verfahrensschritte bei dem Verfahren gemäss der Erfindung der Fall sein würde. Zusätzlich wirkt die Siliziumnitridschicht 26 al soweit er1 e Schutzschicht gegen Nadellöcher in der darunter befindlichen Schicht 24. Alternativ können auch andere Materialien verwendet werden, deren, wesentliche Eigenschaften denen der Schicht 26 ähnlich sind, beispielsweise Aluminiumoxyd.
Anschliessend wird eine polykristalline Siliziumschicht auf der zweiten isolierenden Schicht 26 ausgebildet. Die polykristalline Siliziumschicht 28 ist eine dotierte Schicht, und sie enthält Störstoffe (vorzugsweise Phosphor, wenn die Schicht 28 mit einem n-Störstoff dotiert ist) in einer solchen Menge, dass die dotierte polykristalline Siliziumschicht 28 als elektrischer Leiter oder Gate-Elektrode arbeiten kann. Bei einer bevorzugten Ausführungsform hat die dotierte polykristalline Siliziumschicht 28 eine Stärke von etwa 3.000 bis 4.000 Angström.
Entsprechend der Darstellung in Fig. 2 wird eine Fotoresist-Schicht 32 unter Anwendung üblicher Verfahren aufgebracht und entwickelt (wobei fotolithografische Maskierungs- und Ätzverfahren angewandt werden), so dass ein Muster gebildet wird, welches öffnungen aufweist, von denen Öffnungen 34, 36, 38 und 40 dargestellt sind. Die Öffnungen in der Fotoresist-Schicht 32 werden anschliessend benutzt, um Sperrgebiete zu definieren, welche in das Substrat 20 zu implantieren sind.
Wie Fig. 3 zeigt, werden Teile der dotierten polykristallinen Siliziumschicht 28 entfernt. Vorzugsweise erfolgt
- 11 -
509833/0575
dies durch Ätzung mit einem Ätzmittel, welches für polykristallines Silizium geeignet ist. Beispielsweise kann ein geeignetes Ätzmittel Flussäure, Essigsäure und Salpetersäure enthalten; auch kann die Anwendung eines Freon-(Frigen- usw.) Gases in einem Plasma-Zustand zweckmässig sein, wobei das Plasma-Ätzmittel die Probleme mildert, welche dadurch entstehen, dass das Ätzmittel die unteren Schichten unterschneidet. In' der Schicht 28 werden durch den Ätz-Verfahrensschritt Öffnungen 35, 37, 39 und 41 ausgebildet, und durch diesen Ätzvorgang entstehen Elektroden 43, 45, 47, 49 und 51 aus der Schicht 28.
Aus Fig. 4 ist erkennbar, dass die Fotoresist-Schicht 32 durch Anwendung bekannter Fotoresist-Entfernungsmittel entfernt wurde. Nach Entfernung des Fotoresist wird unter Anwendung bekannter thermischer Oxydationsverfahren eine thermische Oxydation ausgeführt und auf der Oberfläche der polykristallinen Siliziumschicht 28 ein Oxyd des Halbleitermaterials gebildet, und zwar im vorliegenden Fall Siliziumdioxyd. Dementsprechend bildet sich durch die Oxydation eine dünne Oxydschicht 53, welche Segmente 54, 56, 58, 60 und 62 auf den entsprechenden Elektroden 43, 45, 47, 49 und 51 der ersten polykristallinen Halbleiterschicht 28 aufweist. Da im übrigen Oxyde auf einer Siliziumnitridoberfläche sehr viel langsamer aufwachsen, findet kein wesentliches Oxydwachstum auf der oberen Fläche der Siliziumnitridschicht 26 statt.
Der nächste Verfahrensschritt besteht in der Implantierung der gewünschten Störstoffionen in das Substrat 20 durch die in der Schicht 28 vorhandenen öffnungen 35, 37, 39 und 41. Bei dem beschriebenen bevorzugten Ausführungsbei-
- 12 -
509833/0 575
spiel werden Borionen implantiert, so dass ionen-implantierte Sperrgebiete 44, 46, 48 und 50 unter den Öffnungen 35» 37, 39 und 41 in der Schicht 28 ausgebildet werden. Obwohl Bor als p-Ionentyp im allgemeinen erwünscht sein wird, können auch andere p-Ionen verwendet werden, um die erforderlichen implantierten Sperrgebiete zu bilden. In Fig. 4 ist erkennbar, dass die Kanten der implantierten Sperrgebiete vertikal mit den entsprechenden äusseren Kanten der thermisch gewachsenen dünnen Oxydschicht 53 ausgerichtet sind.
Die Energie, welche den Ionen während des Verfahrensschritts der Bestrahlung erteilt wird, wird auf ein bevorzugtes Niveau eingestellt, um die Ionen in einer Tiefe zu implantieren, welche der Oberfläche des Substrats 20 entspricht. Bei einem bevorzugten Ausführungsbeispiel wurde das Energieniveau in der Grössenordnung von 100 bis 200 KV eingestellt. Die Ionen dringen durch die Isolierschichten 24 und 26 hindurch, welche eine Stärke von ungefähr 1.600 Angström haben, und sie gelangen in dem Substrat unterhalb der Öffnungen 35, 37, 39, 41 ... entsprechend der Darstellung in Fig. 4 zur Implantation. Die Gesamtstärke bei den Elektroden 43, 45, 47, 49, 51 ... beträgt etwa 6.500 Angström, so dass die Ionen nicht hindurch gelangen können. Ein vernachlässigbarer Betrag von Ionen wird innerhalb der polykristallinen Siliziumschicht 28 implantiert. Wie jedoch bereits beschrieben wurde, ist die Schicht 28 mit einem Störstoff dotiert, und diese Dor tierung hat eine beträchtlich höhere Konzentration als der Ionenbetrag, welcher innerhalb der Elektroden 43, 45, 47, 49, 51 ... als Ergebnis des Verfahrensschritts der Ionenbestrahlung zur Implantierung gelangt.
- 13 -
5 0 9833/0575
Wie Fig. 5 zeigt, wird eine zweite polykristalline Siliziumschicht 74 auf die thermisch aufgewachsene dünne Oxydschicht 53 aufgebracht, Die zweite polykristalline Siliziumschicht 74 ist eine dotierte Schicht, welche Störstoffe von ausreichender Menge enthält, um zu ermöglichen, dass das dotierte polykristalline Silizium 74 als elektrischer Leiter oder G-ate-Elektrode arbeitet. Dann wird ein zweites Fotoresist-Muster 76 über der zweiten polykristallinen Siliziumschicht 74 ausgebildet.
Entsprechend der Darstellung in Fig. 6 wird die zweite polykristalline Siliziumschicht 74 unter Anwendung üblicher Verfahren geätzt, und es werden dadurch diejenigen Teile der Schicht 74 entfernt, welche nicht von dem zweiten Fotoresist-Muster 76 be.deckt sind. Die Schicht 74 bildet dann zweite Elektroden 84, 86, 88 und 90, welche T-Form haben, deren Steg in die Öffnungen 35, 37, 39 und 41 der ersten polykristallinen Siliziumschicht 28 hineinreicht, während ihre Schulterteile sich über die benachbarten Oxydschichten der Schicht 53 erstrecken; hierdurch werden Flanschteile über den benachbarten ersten polykristallinen Siliziumelektroden 43, 45, 47, 49, 51 ... gebildet. Die Breite der Stegteile der zweiten Elektroden ist im wesentlichen gleich der Breite der Sperren 44, 46, 48, 50 ...
Entsprechend der Darstellung in Fig. 7 wird ein weiterer Verfahrensschritt der thermischen Oxydation unter Anwendung bekannter thermischer Oxydationsverfahren durchgeführt, um auf der Oberfläche der in Fig. 6 dargestellten Struktur ein Oxyd des Halbleitermaterials ähnlich der Oxydschicht 53 auszubilden, wobei im vorliegenden Fall
- 14 -
50 9 833/057 5
ein Siliziumdioxyd gebildet wird. Die so ausgebildete Oxydschicht 93 bedeckt die Schicht 53 über Teilen der ersten polykristallinen Siliziumschicht 28 sowie Teile der zweiten polykristallinen Schicht 74. Ein Fotoresist-Muster 95 wird auf die Oxydschicht 93 aufgetragen, und es wird ein Muster gebildet, welches im Schnitt in Fig. 7 dargestellt ist. Die Öffnungen in dem Fotoresist-Muster 95 liegen im wesentlichen über den Mitten der entsprechenden Elektroden 43, 45, 47, 49 und 51 der ersten polykristallinen Siliziumschicht 28.
Wie in Fig. 8 dargestellt ist, wird eine Oxydätzung ausgeführt, um diejenigen Teile der Oxydschichten 53 und zu entfernen, welche sich innerhalb der Öffnungen in der Fotoresistschicht 95 befinden. Als Ergebnis dieser selektiven Entfernung der Oxydschichten werden die mittleren Teile der oberen Fläche jeder der Elektroden 45, 47, 49 und 51 der ersten polykristallinen Siliziumschicht und die rechten Kanten der T-förmigen Elektroden 84, 86, 88 und 90 der zweiten polykristallinen Siliziumschicht 74 freigelegt. Die im vorliegenden Fall verwendeten Bezeichnungen "links" und "rechts" geben die Lagen in den Zeichnungen wieder, wenn sie in üblicher·Weise betrachtet werden.
Gemäss der Darstellung in Fig. 9 wird die Fotoresist-Musterschicht unter Verwendung üblicher Fotoresist-Entfernungsmittel beseitigt. Nach der Entfernung des Fotoresist wird über der gesamten Struktur und innerhalb d«r durch den vorangegangenen Ätzvorgang gebildeten öffnungen eine leitfähige Schicht 100 ausgebildet, so dass die
- 15 -
5098 3 3/0575
Elektroden der ersten polykristallinen Siliziumschicht 28 mit "benachbarten Elektroden der zweiten polykristallinen Siliziumschichf 74 elektrisch verbunden werden.
Nach der Ausbildung der leitfähigen Schicht 100 wird das erforderliche Gate-Verbindungsmuster durch einen Metallätzvorgang hergestellt, bei dem ein definiertes Muster ausgeätzt wird, um Gate-Kontakte, beispielsweise Kontakte 101, 102, 103 und 104 der in Fig. 9 dargestellten endgültigen Struktur, auszubilden. Dies kann unter Verwendung eines (nicht dargestellten) anderen Fotoresistmusters und eines geeigneten Ätzmittels erfolgen.
Die in Fig. 9 dargestellte fertige Struktur enthält eine Anzahl nahe beieinander liegender CCD-Gates mit selbstausgerichteten implantierten Sperren. Insbesondere stehen die Elektroden 45, 47, 49 und 51 der Schicht 28 in ohmschem Kontakt mit den Elektroden 84, 86, 88 und 90 der Schicht 74 durch Gate-Kontakte 101, 102, 103 und 104. Die seitlichen Grenzen jedes CCD-Gates sind zeichnerisch in Fig. 9 durch Klammern 106, 107, 108 und 109 dargestellt. Beispielsweise markiert die Klammer 106 die seitlichen Grenzen eines Gate, welches Elektrode 84 der Schicht 74, Elektrode 45 der Schicht 28 und Gate-Kontakt 101 enthält. Die implantierte Sperre 44 ist mit der linken Kante des Gate 106 ausgerichtet.
Die in Fig. 9 dargestellte fertige Ladungskopplungsanordnung ist eine zweiphasige, ionenimplantierte Sperren-Ladungskopplungsanordnung, bei der eine Selbstausrichtung zwischen den ionenimplantierten Sperrgebieten und den entsprechenden, mit ihnen zusammenwirkenden beiden
- 16 -
B09833/0575
Schichten der dotierten polykristallinen Silizium-Gate-Elektroden erreicht ist. Entsprechend der Technik der Ladungskopplimgsanordnungen dienen die Gate-Elektroden zur selektiven elektrischen Absenkung des Potentials in den Sperrgebieten, um zu ermöglichen, dass Ladungspakete in Schieberegisterfunktion gleichsinnig entlang der Oberfläche der Ladungskopplungsanordnung weitergegeben werden können. Eine Beschreibung dieses Vorgangs des Ladungstransports findet sich in der USA-Patentanmeldung Ser. No. 391 119, welche am 27. Aug. 1973 unter der Bezeichnung "Charge Coupled Area Array" "von Lloyd R. Walsh für die Anmelderin eingereicht wurde.
Die nach dem Verfahren gemäss der Erfindung hergestellte Ladungskopplungsanordnung hat demnach mit guter Genauigkeit selbstausgerichtete Sperrengebiete, welche nicht von irgendwelchen kritischen Ätztechniken abhängig sind. ¥ie im Zusammenhang mit den Zeichnungen erkennbar ist, sind die implantierten Sperrgebiete 44, 46, 48 und 50 mit den Seiten der Oxydschicht 53 ausgerichtet.' Hierdurch wird eine genaue Selbstausrichtung erreicht. Ausserdem kann die Ionenimplantation bei dem erfindungsgemässen Verfahren mit einer verhältnismässig leistungsschwachen Implantationseinrichtung bei 100 - 200 KV vorgenommen werden, da die die Sperrgebiete bildenden Ionen durch nur verhältnismässig dünne Isolierschichten implantiert werden und nicht durch die dicken polykristallinen Siliziumschichten. Diese Vorteile wiegen die Tatsache auf, dass doppelter Einsatz von polykristallinem Silizium erforderlich ist, um die beiden Elektrodenschichten auszubilden.
- 17 -
509833/0575
_ 2.7 —
Um die Arbeitsweise der gemäss der vorliegenden Erfindung vorgesehenen Anordnung noch weiter zu verbessern, kann die Bauweise eines vergrabenen Kanals angewandt werden. Ein vergrabener Kanal wird vorzugsweise dadurch erhalten, dass man eine Schicht aus geeigneten Störstoffen (n-Störstoffe für einen η-Kanal und p-Störstoffe für einen p-Kanal) in dem Halbleitersubstrat in der Nähe der Substrat-Isolator-Trennflache ausbildet. Vorzugsweise wird diese Schicht durch die Anwendung des "Verfahrens der Ionenimplantation ausgebildet. Ein solcher vergrabener Kanal ist in den Figuren nicht dargestellt; falls er jedoch verwendet werden sollte, würde er innerhalb des Substrats 20 zeitlich vor der Ausbildung der ersten polykristallinen Siliziumschicht 28 implantiert werden.
Das beschriebene erfindungsgemässe Verfahren kann abgeändert werden, um eine Anordnung herzustellen, welche in ähnlicher Weise nahe beieinander liegende Elektroden aufweist. Bei der nach-folgenden Beschreibung anderer Ausführungsbeispiele der Erfindung werden gleiche Bezugszeichen in den Figuren 10 - 12 mit einem hochgesetzten Strich und in Fig. 13 mit einem hochgesetzten Doppelstrich bezeichnet.
Fig. 10 bezieht sich auf eine Abänderung des Verfahrens gemäss der Erfindung, welche nach dem in Fig. 4 dargestellten Verfahrensschritt vorgenommen wird. Dabei werden Teile der Isolierschicht 53' von der linken Seite der Elektroden 43f, 45r, 47', 49' und 51' entfernt. Diese Entfernung kann unter Verwendung einer (nicht darge- ,' stellten) Fotoresist-Schicht und eines geeigneten Ätzmittels vorgenommen werden.
- 18
5 0 9833/0575
Die polykristalline Siliziumschicht 74' wird über der Anordnung in gleicher Weise ausgebildet wie im Zusammenhang mit der Beschreibung des Gegenstands der Fig. 5 ausgeführt wurde. Über der polykristallinen Siliziumschicht 74' wird eine Fotoresist-Musterschicht 76' ausgebildet, um das Muster der zweiten Elektrodenschicht zu definieren.
Entsprechend der Darstellung in Fig. 11 wird die polykristalline Siliziumschicht 74' durch bekannte Verfahren geätzt, um Elektroden 84', 86', 88' und 90' auszubilden. Die Entfernung von Teilen der Oxydschicht 53' von den ersten Elektroden 43', 45'» 47',49' und 51' erlaubt die Ausbildung von elektrischen Verbindungen zwischen benachbarten ersten und zweiten Elektroden. Das bedeutet also, dass Elektrode 84' in ohmschem Kontakt mit Elektrode 45', und dass Elektrode 86' in ohmschem Kontakt mit Elektrode 47' steht, und dies ist bei den übrigen Elektroden in entsprechender Weise der Fall.
Wie aus Fig. 12 hervorgeht, wird über der gesamten Anordnung eine Isolierschicht 96' ausgebildet. Verbindungen zu den darunter befindlichen Elektroden können mit Hilfe bekannter Verfahrensschritte über Durchgangslöcher hergestellt werden. Die fertige Struktur eines weiteren bevorzugten Ausführungsbeispiels der Erfindung, wie es in Fig. 12 dargestellt ist, enthält mehrere nahe beieinariler liegende CCD-Gates mit selbstimplantierten Sperren. Die seitlichen Begrenzungen jedes CCD-Gates sind in Fig. 12 durch Klammern 106«, 107', 108' und 109' dargestellt. Klammer 106' begrenzt beispielsweise ein CCD-Gate mit
- 19 -
509833/0575
einer ersten Elektrode 45' und einer zweiten Elektrode 84', welche an dem linken Rand der Elektrode 45' in ohmschein Kontakt miteinander stehen. Auch ist die implantierte Sperre 44' mit der linken Kante dex Elektrode 84· ausgerichtet, und sie stellt einen Teil des durch Klammer 106' abgegrenzten CCD-Gates dar. Das durch Klam-.mer 107' abgegrenzte CCD-Gate ist von dem vorgeschriebenen durch Klammer 106' abgegrenzten Gate durch die Stärke der Oxydschicht an dem rechten Teil der Elektrode 45' getrennt. Die restlichen CCD-Gates der Anordnung gemäss der Erfindung sind in entsprechender Weise ausgestaltet.
In Fig. 13 ist noch eine weitere Ausführungsform der Erfindung dargestellt. Ein Teil der Oxydschicht 53" wird von den Elektroden 43", 45", 47" und 51" (der in Fig. 4 dargestellten Anordnung) entfernt, und eine zweite Elektrodenschicht wird aus einem Aluminiumleiter 120 hergestellt. Der Aluminiumleiter 120 wird in einzelne Elektroden durch Verwendung einer (nicht dargestellten) Fotoresist-Musterschicht und eines geeigneten Ätzmittels aufgeteilt.
Die in Fig. 13 dargestellte fertige Anordnung unterscheidet sich in erster Linie von der in Fig. 12 dargestellten Bauform durch die Verwendung eines metallischen Materials für die zweiten Elektroden.
- 20 -
509833/057 5

Claims (18)

  1. Ansprüche
    Halbleiteranordnung mit einem Halbleitersubstrat, auf dessen Oberfläche wenigstens eine Schicht aus Isoliermaterial und in dessen Oberfläche mehrere implantierte, räumlich getrennte Sperrgebiete angeordnet sind, dadurch gekennzeichnet, dass mehrere erste Gate-Elektroden und mehrere zweite Gate-Elektroden räumlich getrennt auf der oberen Fläche der Schichten aus Isoliermaterial angeordnet sind, wobei jeweils eine der zweiten Gate-Elektroden in dem Zwischenraum zwischen entsprechenden ersten Gate-Elektroden angeordnet sind und diesen Zwischenraum im wesentlichen ausfüllen, und wobei jede der zweiten Gate-Elektroden über einem der implantierten Sperrgebiete liegt und die Kanten jeder der ersten Gate-Elektroden gegenüber entsprechenden implantierten Sperrgebieten ausgerichtet sind.
  2. 2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass eine erste Isolierschicht jede der ersten Gate-Elektroden bedeckt und jede der zweiten Gate-Elektroden an der ersten Isolierschicht anliegt, welche die entsprechenden ersten Gate-Elektroden bedeckt.
  3. 3. Halbleiteranordnung nach Anspruch 1 oder 2, gekennzeichnet durch elektrische Leiter zum selektiven Verbinden jeder der räumlich getrennten ersten Gate-Elektroden mit einer benachbarten zweiten Gate-Elektrode.
    - 21 -
    5 0 9 8 3 3/0575
  4. 4. Halbleiteranordnung nach einem der Ansprüche 1 -
    3, dadurch gekennzeichnet, dass die ersten und zweiten Gate-Elektroden dotiertes polykristallines Silizium enthalten.
  5. 5. Halbleiteranordnung nach einem der Ansprüche 1 -
    4, dadurch gekennzeichnet, dass in der Oberfläche des Halbleitersubstrats ein vergrabenes Kanalgebiet angeordnet ist.
  6. 6. Halbleiteranordnung nach einem der Ansprüche 1 -
    5, dadurch gekennzeichnet, dass-wenigstens eine Isolierschicht eine auf dem Halbleitersubstrat ausgebildete Schicht aus Siliziumdioxyd und eine auf der Siliziumdioxydschicht ausgebildete Schicht aus Siliziumnitrid enthält.
  7. 7. Halbleiteranordnung nach Anspruch 1, gekennzeichnet durch ein erstes Isoliermaterial, welches jede der ersten Gate-Elektroden nur teilweise bedeckt, so dass ohmscher Kontakt der unisolierten Oberfläche jeder der ersten Gate-Elektroden mit einer benachbarten zweiten Gate-Elektrode besteht.
  8. 8. Halbleiteranordnung nach Anspruch 7, dadurch gekennzeichnet, dass die ersten und zweiten Gate-Elektroden dotiertes polykristallines Silizium enthalten.
  9. 9. Verfahren zur Herstellung einer Halbleiteranordnung, bei dem wenigstens eine Schicht aus Isoliermaterial selektiv auf ein Halbleitersubstrat auf-
    - 22 -
    509833/05 75
    gebracht wird, implantierte Sperrgebiete in der Oberfläche des Halbleitersubstrats ausgebildet werden, mehrere räumlich getrennte erste Gate-Elektroden und mehrere räumlich getrennte zweite Gate-Elektroden auf der oberen Fläche wenigstens einer Schicht aus Isoliermaterial ausgebildet werden, wobei jeweils eine der zweiten Gate-Elektroden zwischen entsprechenden -ersten Gate-Elektroden angeordnet ist, dadurch gekennzeichnet, dass die implantierten Sperrgebiete in dem Halbleitersubstrat hergestellt werden durch Implantierung von Ionen in das Substrat in den· Zwischenräumen zwischen den ersten Gate-Elektroden nach Ausbildung der ersten Gate-Elektroden, so dass die Ränder jeder ersten Gate-Elektrode mit den entsprechenden implantierten Sperrgebieten ausgerichtet werden.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass vor dem Verfahrensschritt der Ausbildung implantierter Sperrgebiete in dem Halbleitersubstrat eine erste Isolierschicht über den ersten Gate-Elektroden ausgebildet wird,· derart, dass die Kanten der implantierten Sperrgebiete mit den vertikalen Kanten der ersten Isolierschicht auf den entsprechenden ersten Gate-Elektroden ausgerichtet sind.
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,- dass der Verfahrensschritt der Ausbildung implanr tierter Sperrgebiete durch Implantation von Ionen durchgeführt wird, deren Leitfähigkeitstyp dem Leitfähigkeitstyp des Halbleitersubstrats in dem Substrat in den Zwischenräumen entgegengesetzt iat.
    -23 -
    509833/0575
  12. 12. Verfahren nach einem der Ansprüche 9-11» dadurch gekennzeichnet, dass je ein ohmscher Kontakt zwischen jeder der ersten Gate-Elektroden und einer ihnen benachbarten zweiten Gate-Elektrode ausgebildet wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass bei.der Ausbildung eines ohmschen Kontaktes wie folgt vorgegangen wird:
    Ausbilden einer zweiten Isolierschicht über der ersten Isolierschicht und den zweiten Gate-Elektroden,
    selektive Entfernung von Teilen der ersten und zweiten Isolierschichten, und
    Ausbilden einer leitfähigen Verbindung zwischen jeder der ersten Gate-Elektroden und den benachbarten zweiten Gate-Elektroden.
  14. 14. Verfahren nach Anspruch 13» dadurch gekennzeichnet, dass zur selektiven Ausbildung der räumlichgetrennten ersten Gate-Elektroden und zur selektiven Ausbildung der zweiten Gate-Elektroden dotiertes polykristallines Silizium aufgebracht wird und gewählte Teile des dotierten polykristallinen Siliziums entfernt werden.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass zum Aufbringen wenigstens einer Schicht aus Isoliermaterial eine Schicht aus Siliziumdi-
    - 24 -
    5 0 9 8 3 3/0575
    oxyd auf dem Halbleitersubstrat und eine Schicht aus Siliziumnitrid auf der Siliziumdioxydschicht ausgebildet werden.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Siliziumdioxydschicht durch thermische Oxydation des HalbleiterSubstrats ausgebildet wird.
  17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass vor der Ausbildung wenigstens einer Schicht aus Isoliermaterial ein vergrabenes Kanalgebiet in der Oberfläche des Halbleitersubstrats ausgebildet wird.
  18. 18. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass zur Ausbildung eines ohmschen Kontaktes Teile der ersten Isolierschicht vor der Ausbildung der zweiten Gate-Elektroden selektiv entfernt werden und die zweiten Gate-Elektroden derart ausgebildet werden, dass je eine der zweiten Gate-Elektroden mit dem freiliegenden Teil einer benachbarten ersten Gate-Elektrode Kontakt bildet und mit ihr elektrisch in Verbindung steht.
    509833/057 5
DE19752502235 1974-02-08 1975-01-21 Ladungskopplungs-halbleiteranordnung Granted DE2502235A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/440,930 US3931674A (en) 1974-02-08 1974-02-08 Self aligned CCD element including two levels of electrodes and method of manufacture therefor

Publications (2)

Publication Number Publication Date
DE2502235A1 true DE2502235A1 (de) 1975-08-14
DE2502235C2 DE2502235C2 (de) 1989-09-14

Family

ID=23750782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752502235 Granted DE2502235A1 (de) 1974-02-08 1975-01-21 Ladungskopplungs-halbleiteranordnung

Country Status (8)

Country Link
US (1) US3931674A (de)
JP (1) JPS50115982A (de)
CA (1) CA1101549A (de)
DE (1) DE2502235A1 (de)
FR (1) FR2260870B1 (de)
GB (1) GB1481364A (de)
HK (1) HK47580A (de)
NL (1) NL7501244A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2746335A1 (de) * 1976-10-14 1978-04-27 Sony Corp Verfahren zur herstellung einer ladungsuebertragungsvorrichtung
DE2926334A1 (de) * 1978-06-29 1980-01-03 Raytheon Co Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027381A (en) * 1975-07-23 1977-06-07 Texas Instruments Incorporated Silicon gate ccd structure
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure
US4024563A (en) * 1975-09-02 1977-05-17 Texas Instruments Incorporated Doped oxide buried channel charge-coupled device
US4040168A (en) * 1975-11-24 1977-08-09 Rca Corporation Fabrication method for a dual gate field-effect transistor
US4167017A (en) * 1976-06-01 1979-09-04 Texas Instruments Incorporated CCD structures with surface potential asymmetry beneath the phase electrodes
US4076557A (en) * 1976-08-19 1978-02-28 Honeywell Inc. Method for providing semiconductor devices
US4097885A (en) * 1976-10-15 1978-06-27 Fairchild Camera And Instrument Corp. Compact, two-phase charge-coupled-device structure utilizing multiple layers of conductive material
JPS54149476A (en) * 1978-05-16 1979-11-22 Fujitsu Ltd Production of semiconductor device
US4231149A (en) * 1978-10-10 1980-11-04 Texas Instruments Incorporated Narrow band-gap semiconductor CCD imaging device and method of fabrication
US4377904A (en) * 1978-10-10 1983-03-29 Texas Instruments Incorporated Method of fabricating a narrow band-gap semiconductor CCD imaging device
US4692993A (en) * 1978-12-05 1987-09-15 Clark Marion D Schottky barrier charge coupled device (CCD) manufacture
JPS5966169A (ja) * 1982-10-07 1984-04-14 Matsushita Electric Ind Co Ltd Ｃｃｄおよびその製造方法
DD231896A1 (de) * 1984-08-21 1986-01-08 Werk Fernsehelektronik Veb Ladungsgekoppeltes bauelement (ccd)
NL8501339A (nl) * 1985-05-10 1986-12-01 Philips Nv Halfgeleiderinrichting en werkwijze ter vervaardiging daarvan.
FR2583576B1 (fr) * 1985-06-18 1988-09-16 Thomson Csf Dispositif a transfert de charge a grilles couplees
US5229313A (en) * 1989-09-29 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Method of making a semiconductor device having multilayer structure
JPH04155842A (ja) * 1990-10-18 1992-05-28 Matsushita Electron Corp 電荷転送装置の製造方法
JP2642523B2 (ja) * 1991-03-19 1997-08-20 株式会社東芝 電荷結合素子を持つ半導体集積回路装置の製造方法
KR940000953Y1 (ko) * 1991-04-13 1994-02-25 금성일렉트론 주식회사 Ccd의 리셋트 게이트 구조
KR940009601B1 (ko) * 1991-09-14 1994-10-15 금성일렉트론 주식회사 전하전송장치의 제조방법
US5298448A (en) * 1992-12-18 1994-03-29 Eastman Kodak Company Method of making two-phase buried channel planar gate CCD
DE4438318C2 (de) * 1994-10-26 2001-06-13 Gold Star Electronics Zweiphasen-CCD und Verfahren zu dessen Herstellung
US5637891A (en) * 1994-12-08 1997-06-10 Goldstar Electron Co., Ltd. Charge coupled device having different insulators
US5556801A (en) * 1995-01-23 1996-09-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes
US5460997A (en) * 1995-01-23 1995-10-24 Eastman Kodak Company Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
US6227723B1 (en) * 1999-06-30 2001-05-08 Kyocera Corporation Substrate for mounting an optical component and optical module provided with the same
US6795117B2 (en) 2001-11-06 2004-09-21 Candela Microsystems, Inc. CMOS image sensor with noise cancellation
US8054357B2 (en) 2001-11-06 2011-11-08 Candela Microsystems, Inc. Image sensor with time overlapping image output
US7233350B2 (en) * 2002-01-05 2007-06-19 Candela Microsystems, Inc. Image sensor with interleaved image output
US20030193594A1 (en) * 2002-04-16 2003-10-16 Tay Hiok Nam Image sensor with processor controlled integration time
US7015960B2 (en) * 2003-03-18 2006-03-21 Candela Microsystems, Inc. Image sensor that uses a temperature sensor to compensate for dark current

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2253702A1 (de) * 1971-11-20 1973-05-24 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
US3745647A (en) * 1970-10-07 1973-07-17 Rca Corp Fabrication of semiconductor devices
DE2316612A1 (de) * 1972-04-03 1973-10-18 Hitachi Ltd Ladungsuebertragungs-halbleitervorrichtungen
US3770988A (en) * 1970-09-04 1973-11-06 Gen Electric Self-registered surface charge launch-receive device and method for making
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735156A (en) * 1971-06-28 1973-05-22 Bell Telephone Labor Inc Reversible two-phase charge coupled devices
JPS4838982A (de) * 1971-09-20 1973-06-08
US3796928A (en) * 1971-11-03 1974-03-12 Ibm Semiconductor shift register
US3852799A (en) * 1973-04-27 1974-12-03 Bell Telephone Labor Inc Buried channel charge coupled apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3770988A (en) * 1970-09-04 1973-11-06 Gen Electric Self-registered surface charge launch-receive device and method for making
US3745647A (en) * 1970-10-07 1973-07-17 Rca Corp Fabrication of semiconductor devices
DE2253702A1 (de) * 1971-11-20 1973-05-24 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2316612A1 (de) * 1972-04-03 1973-10-18 Hitachi Ltd Ladungsuebertragungs-halbleitervorrichtungen
DE2314260A1 (de) * 1972-05-30 1973-12-13 Ibm Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE International Electron Device Meeting Technical Digest, Washington DC, Dezember 1973, S. 24-26 *
US-Z.: IBM Techn. Discl. Bull., Bd. 14, 1971, Nr. 4, S. 1234 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2746335A1 (de) * 1976-10-14 1978-04-27 Sony Corp Verfahren zur herstellung einer ladungsuebertragungsvorrichtung
DE2926334A1 (de) * 1978-06-29 1980-01-03 Raytheon Co Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen

Also Published As

Publication number Publication date
JPS50115982A (de) 1975-09-10
HK47580A (en) 1980-09-05
FR2260870B1 (de) 1980-11-07
NL7501244A (nl) 1975-08-12
DE2502235C2 (de) 1989-09-14
GB1481364A (en) 1977-07-27
CA1101549A (en) 1981-05-19
FR2260870A1 (de) 1975-09-05
US3931674A (en) 1976-01-13

Similar Documents

Publication Publication Date Title
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE3037431C2 (de)
DE60130647T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer versenkten isolierschicht mit veränderlicher dicke
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE3134110A1 (de) Integrierte halbleiterschaltung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE1944793A1 (de) Halbleiterbauelement
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2453279C3 (de) Halbleiteranordnung
DE10246682A1 (de) Halbleiter-Vorrichtung
DE3625742C2 (de) Integrierte CMOS-Schaltung
DE2748222A1 (de) Kondensatorspeicheranordnung
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
EP1068644B1 (de) Speicherzellenanordnung und verfahren zu ihrer herstellung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition