DE1589687C3 - Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung - Google Patents

Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung

Info

Publication number
DE1589687C3
DE1589687C3 DE19671589687 DE1589687A DE1589687C3 DE 1589687 C3 DE1589687 C3 DE 1589687C3 DE 19671589687 DE19671589687 DE 19671589687 DE 1589687 A DE1589687 A DE 1589687A DE 1589687 C3 DE1589687 C3 DE 1589687C3
Authority
DE
Germany
Prior art keywords
layer
substrate
field effect
conductivity type
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19671589687
Other languages
English (en)
Other versions
DE1589687A1 (de
DE1589687B2 (de
Inventor
Roger Hook Green Meopham Kent Cullis (Grossbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB13629/65A external-priority patent/GB1045429A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1589687A1 publication Critical patent/DE1589687A1/de
Publication of DE1589687B2 publication Critical patent/DE1589687B2/de
Application granted granted Critical
Publication of DE1589687C3 publication Critical patent/DE1589687C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Das Hauptpatent 1 564 139 betrifft einen Feldeffekttransistor mit einer gegenüber einem Strompfad isolierten Steuerelektrode, der aus einem Halbleitersubstrat des einen Leitfähigkeitstyps besteht, in dessen einer Oberfläche die durch den Strompfad getrennten Quellen- und Abflußelektroden des entgegengesetzten Leitfähigkeitstyps angeordnet sind, und bei dem die Länge des Strompfades gleich ist der Dicke einer am Ort des Strompfades epitaktisch gewachsenen Schicht aus Halbleitermaterial des Substratleitfähigkeitstyps.
Ferner bezieht sich das Hauptpatent auf ein Verfahren zum Herstellen eines solchen Feldeffekttransistors, bei dem auf eine Oberfläche eines Halbleitersubstrats des einen Leitfähigkeitstyps (Zone I) eine erste epitaktische Schicht aus Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps (Zone II) aufgebracht wird und diese erte epitaktische Schicht (Zone II) mit einer bis in das Substrat (Zone I) hineinreichenden Ausnehmung versehen wird, welches Verfahren darin besteht, daß nur die Ausnehmung mit einer zweiten epitaktischen Schicht (Zone III) vorgegebener Dicke und gleichen Leitfähigkeitstyps wie das Substrat ausgekleidet wird, daß die in der Oberfläche dann noch verbleibende Ausnehmung durch eine dritte epitaktische Schicht (Zone IV) entgegengesetzten Leitfähigkeitstyps wie das Substrat aufgefüllt wird, so daß die erste, zweite und dritte epitaktische Schicht (Zone II, III und IV) gemeinsam eine ebene Oberfläche bilden, und daß an dieser Oberfläche die erste und die dritte epitaktische Schicht (Zone II und IV) mit metallischen ohmschen Kontaktelektroden und die zweite epitaktische Schicht (Zone III) mit einer durch eine Isolierschicht von ihr getrennten Metellelektrode versehen werden.
Die Aufgabe der Erfindung besteht in der Weiterbildung des isolierten Feldeffekttransistors nach dem Hauptpatent zu einer Festkörperschaltung mit mindestens einem Paar komplementärer Feldeffekttransistoren.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß im Halbleitersubstrat zu jedem Feldeffekttransistor der dem Substratleitfähigkeitstyp entsprechenden Leitungsart ein entsprechender Feldeffekttransistor der entgegengesetzten Leitungsart derart ausgebildet ist, daß die die Quellen- und Senkenelektrode trennende epitaktische Schicht des Feldeffekttransistors der einen Leitungsart entweder als Quellen- oder als Senkenelektrode des Feldeffekttransistors der anderen Leitungsart' und umgekehrt dient.
Isolierte Feldeffekttransistoren, also Feldeffekttransistoren mit isolierter Gatter- bzw. Steuerelektrode, beruhen bezüglich ihrer Wirkungsweise auf der Leitung von Ladungsträgern zwischen zwei stark dotierten Zonen des einen Leitfähigkeitstyps über einen Strompfad des gleichen Leitfähigkeitstyps durch eine Zone sehr kleiner oder entgegengesetzter Leitfähigkeit hindurch. Die Leitfähigkeit des Strompfades, die eine induzierte sein kann, wird durch ein elektrisches Feld moduliert, das in einer angrenzenden dielektrischen Schicht von einer metallischen Elektrode erzeugt wird. Bei der Herstellung von Festkörperschaltungen, die isolierte Feldeffekttransistoren besitzen, können erhebliche Einsparungen erreicht werden, wenn komplementäre Bauelemente verwendet werden, d. h., sowohl Bauelemente mit p-leitendem Strompfad als auch solche mit n-leitendem Strompfad (vgl. die Zeitschriften »SCP and So-
3 4
lid State Technology«, März 1966, S. 23 bis 29 und das Substrat zu einer weiteren Erhitzung wieder in »IEEE Transactions on Electron Devices«, Juni den Reaktionsraum gebracht. Eine Mischung von 1964, S. 294 bis 299 sowie die USA.-Patentschrift Wasserstoffchlorid und Wasserstoff strömt über die 3 056 888). Eine Realisierungsmöglichkeit solcher Oberfläche und ätzt Löcher 9 durch die epitaktischen komplementärer Anordnungen besteht darin, die 5 Schichten 5 bis 7 hindurch, so daß die Oberfläche des Bauelemente in Material von Eigen- oder sehr nied- Substrats 1 und die Zone 4 freigelegt werden. Die Atriger Störstellenleitfähigkeit zu bilden. Aber auf mosphäre des Reaktionsraumes wird dann in eine Grund der kleinen Zahl von unkompensierten Ver- Mischung aus Kohlendioxyd, Siliciumtetrachlorid unreinigungen im Substrat sind solche Bauelemente und Wasserstoff geändert, so daß eine Siliciumdem Einfluß von schädlichen Phänomenen unterwor- io dioxydschicht 10 in den Löchern 9 abgeschieden fen, wie z. B. auf ihrer Oberfläche wandernden wird.
Ionen, so daß daraus Instabilitäten ihrer elektrischen Das Substrat wird wiederum aus dem Reaktions-Eigenschaften resultieren. raum genommen und weitere Fenster 11 in die Die Erfindung löst diese Probleme der Instabilität, Oxydschichtoberfläche geätzt. Es wird Phosphor wie schon erwähnt, im wesentlichen dadurch, daß sie 15 durch diese Fenster hindurch eindiffundiert, um einzelne Zonen entgegengesetzten Leitfähigkeitstyps η+-Quellen- und Senkenzonen 12 für das Bauelevorsieht, in welchen die Strompfade der komplemen- ment mit dem n-Strompfad zu bilden. Die Diffutären Bauelemente unter Anwendung der aus der bri- sionstiefe muß so groß sein, daß die an die obere tischen Patentschrift 632105 bekannten Mehrfach- Oberfläche angrenzende Schicht 12 die äußere Epitaxietechnik gebildet werden. 20 p-Schicht 7 durchdringt, aber nicht so groß, daß sie
Die Erfindung wird nun unter Bezugnahme auf die das Substrat 1 kontaktiert.
Beschreibung eines Ausführungsbeispiels und unter Die Siliciumdioxydschicht wird dann von einem Bezugnahme auf die in der Zeichnung dargestellten Teil der Wandungen einiger der durch die epitakti-Figuren näher erläutert. sehen Schichten sich hindurcherstreckenden Löcher F i g. 1 a bis Ie zeigt im Schnitt aufeinanderfol- 25 entfernt und eine weitere dünne Oxydschicht auf das gende Schritte bei der Herstellung komplementärer so freigelegte Silicium aufgebracht.
Feldeffekttransistoren innerhalb desselben Substrats Dann werden für die Kontakte Fenster durch die aus Halbleitermaterial; Oxydschicht hindurchgeätzt und dicke Aluminium-Fig. 2 zeigt den Grundriß der Festkörperschal- kontakte 2 μΐη dick aufgebracht, um die Quellen-, tung nach F i g. 1 e. 30 Senken- und Steuerelektroden S, D, G der beiden p-In der Zeichnung hat das Substrat 1 aus n-Silicium und n-Strompfade zu bilden. Das Substrat wird wäh-2,5 cm Durchmesser, ist 250 μΐη dick und hat einen rend der Aufbringung auf 500° C erhitzt, um eine spezifischen Widerstand von 2 Ω cm. Es wird in einer gute Haftung und guten elektrischen Kontakt zu geoxydierenden Atmosphäre erhitzt, so daß sich eine währleisten.
Oxydschicht 2 an seiner Oberfläche bildet. Unter 35 Abwandlungen des oben geschilderten Verfahrens Anwendung der bekannten photolithographischen können angewendet werden. Zum Beispiel kann ein Technik wird ein Fenster 3 durch die Oxydschicht anderes Halbleitermaterial als Silicium verwendet hindurchgeätzt und Bor in das Silicium eindiffun- werden. In einem solchen Fall wird es im allgemeidiert, um eine p-Zone4 zu bilden. Es wird ausrei- nen nötig sein, aufgebrachte Isolierschichten zu verchend Bor in das Substrat eingebracht, um die 40 wenden, da die aufgewachsenen Oxyde gewöhnlich Grundverunreinigungen überzudotieren. Die Ober- instabil sind. Tatsächlich können aufgebrachte Isoflächenkonzentration ist jedoch so gewählt, daß das lierschichten durchaus mit Silicium anstatt aufge-Bor nicht vollständig eine p-Schicht durchdringen wachsener Schichten verwendet werden. Es wurde wird, die nachfolgend über dieser Zone gebildet auch gefunden,' daß Siliciumnitrid ausgezeichnete wird. Wahlweise könnte eine langsamer diffundie- +5 Eigenschaften besitzt, wenn es als Dielektrikum für rende Verunreinigung, wie z. B. Indium, verwendet die Steuerelektrode verwendet wird,
werden, um die p-Zone herzustellen. Obwohl der Einfachheit halber die Herstellung Die Oxydschicht 2 wird dann entfernt und das von zwei komplementären Feldeffekttransistoren beSubstrat in einen Epitaxie-Reaktionsraum gebracht schrieben wurde, ohne daß auf ihre Verschaltung im und darin auf 1200° C erhitzt. Eine Silicium- 50 einzelnen eingegangen ist, ist die Erfindung von größschicht5 wird auf der Oberfläche des Substrats aus tem Vorteil bei solchen Festkörperschaltungen, bei einer Mischung von Wasserstoff und Siliciumtetra- denen die einzelnen Bauelemente untereinander elekchlorid abgeschieden. Anfänglich wächst p-Material trisch verbunden sind. In diesem Fall werden einige auf, weil die Gasmischung mit Diboran dotiert ist. Abwandlungen der Bauelementgeometrie notwendig Sobald die epitaktische Schicht 0,5 μτη dick ist, wird 55 sein, um für das Zwischenverbindungskontaktmuster anstatt Diboran Phosphin in den Reaktionsraum ein- Raum zu gewinnen. Es kann außerdem auch notwengebracht. Die epitaktische Schicht wird nun als dig wein, die Bauelemente voneinander zu isolieren, n-Schicht 6 abgeschieden. Nachdem die n-Schicht 6 beispielsweise indem eine vierte epitaktische Schicht 0,5 um dick ist, wird die Dotierungssubstanz wie- und eine Isolierdiffusion vorgesehen werden,
derum in Diboran geändert, und es wächst somit eine 60 Quellen- und Senkenzonen können vertauscht werweitere p-Schicht 7 0,5 μπι dick auf. Zum Schluß den, und verschiedene örtliche Diffusionen können wird Kohlendioxyd in die Gase im Reaktionsraum auch als Zwischenverbindung zwischen verschiedeeingebracht, so daß eine Siliciumdioxydschicht 8 auf nen Teilen der integrierten Schaltung dienen. Auch der Oberfläche des Substrats aufwächst. ist es nicht notwendig, für die Bildung der lokalen Das Substrat wird abgekühlt und aus dem Reak- 65 Zonen Diffusionsprozesse anzuwenden; beispielstionsraum entfernt. Fenster werden photolithogra- weise kann man mit einer Kombination von Ätzen phisch durch die Oxydschicht hindurchgeätzt und und lokaler Epitaxie das gleiche Resultat erzielen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Weiterbildung des Feldeffekttransistors mit einer gegenüber einem Strompfad isolierten Steuerelektrode nach Patent 1 564 139, der aus einem Halbleitersubstrat des einen Leitfähigkeitstyps besteht, in dessen einer Oberfläche die durch den Strompfad getrennten Quellen- und Abflußelektroden des entgegengesetzten Leitfähigkeitstyps angeordnet sind, und bei dem die Länge des Strompfades gleich ist der Dicke einer am Ort des Strompfades epitaktisch gewachsenen Schicht aus Halbleitermaterial des Substratleitfähigkeitstyps, zu einer Festkörperschaltung mit mindestens einem Paar komplementärer Feldeffekttransistoren, dadurch gekennzeichnet, daß im Halbleitersubstrat zu jedem Feldeffekttransistor der dem Substratleitfähigkeitstyp entsprechenden Leitungsart ein entsprechender Feldeffekttransistor der entgegengesetzten Leitungsart derart ausgebildet ist, daß die die Quellen- und Senkenelektrode trennende epitaktische Schicht des Feldeffekttransistors der einen Leitungsart entweder als Quellen- oder Senkenelektrode des Feldeffekttransistors der anderen Leitungsart und umgekehrt dient.
2. Verfahren zum Herstellen einer Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß in der einen Oberfläche des Halbleitersubstrats (1) eine erste Zone (4) des zum Substrat entgegengesetzten Leitfähigkeitstyps gebildet wird, daß darüber nacheinander eine erste Schicht (5) aus Halbleitermaterial des zum Substrat entgegengesetzten Leitfähigkeitstyps, eine zweite Schicht (6) aus Halbleitermaterial des Substratleitfähigkeitstyps und eine dritte Schicht (7) aus Halbleitermaterial des zum Substrat entgegengesetzten Leitfähigkeitstyps epitaktisch aufgebracht wird, wobei die erste Schicht (5) die Zone (4) bedeckt, daß mindestens ein Loch (9) durch die drei Schichten (5,6,7) hindurch bis zur Oberfläche des Substrats (1) so hindurchgeätzt wird, daß die Oberfläche des Substrats (1) und die Zone (4) mindestens teilweise freigelegt werden, daß eine Isolierschicht (10) mindestens auf jeweils einen freigelegten Teil der ersten Schicht (5) und der zweiten Schicht (6) aufgebracht wird, daß auf der Isolierschicht (10) jeweils ein metallischer Kontakt (G) als Steuerelektrode über den freigelegten Teilen der ersten und zweiten Schicht und metallische Kontakte (S, D) für die Quellen- und Abflußelektroden an der Zone (4), an der zweiten und dritten Schicht (6,7) und an der Oberfläche des Substrats (1) angebracht werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine weitere Isolierschicht (8) auf der dritten Schicht (7) erzeugt wird.
4. Verfahren nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß als Halbleitermaterial für das Substrat (1) und die Schichten (5,6,7) Silicium verwendet wird.
5. Verfahren nach mindestens einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß als Isolierschicht (10) unter den Steuerelektroden (G) eine Schicht aus Siliciumnitrid aufgebracht wird.
DE19671589687 1965-03-31 1967-06-01 Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung Expired DE1589687C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB13629/65A GB1045429A (en) 1965-03-31 1965-03-31 Transistors
GB2710666A GB1084937A (en) 1965-03-31 1966-06-17 Transistors

Publications (3)

Publication Number Publication Date
DE1589687A1 DE1589687A1 (de) 1970-05-27
DE1589687B2 DE1589687B2 (de) 1974-05-16
DE1589687C3 true DE1589687C3 (de) 1974-12-19

Family

ID=32095213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671589687 Expired DE1589687C3 (de) 1965-03-31 1967-06-01 Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
BE (1) BE700017A (de)
DE (1) DE1589687C3 (de)
FR (1) FR93427E (de)
GB (1) GB1084937A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1049127A (en) * 1974-03-05 1979-02-20 Kunio Itoh Semiconductor devices with improved heat radiation and current concentration
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
JPS60128654A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd 半導体集積回路
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
US4845051A (en) * 1987-10-29 1989-07-04 Siliconix Incorporated Buried gate JFET
US5225363A (en) * 1988-06-28 1993-07-06 Texas Instruments Incorporated Trench capacitor DRAM cell and method of manufacture
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US5140388A (en) * 1991-03-22 1992-08-18 Hewlett-Packard Company Vertical metal-oxide semiconductor devices
US5283456A (en) * 1992-06-17 1994-02-01 International Business Machines Corporation Vertical gate transistor with low temperature epitaxial channel

Also Published As

Publication number Publication date
GB1084937A (en) 1967-09-27
DE1589687A1 (de) 1970-05-27
FR93427E (fr) 1969-03-28
DE1589687B2 (de) 1974-05-16
BE700017A (de) 1967-12-18

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE1589687C3 (de) Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung
DE2502235C2 (de)
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE69505348T2 (de) Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE3834241A1 (de) Halbleitereinrichtung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE1464390B2 (de) Feldeffekttransistor
DE2903534A1 (de) Feldeffekttransistor
DE4215708A1 (de) Sram und verfahren zu dessen herstellung
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2503864B2 (de) Halbleiterbauelement
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)