DE1589687A1 - Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung - Google Patents

Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung

Info

Publication number
DE1589687A1
DE1589687A1 DE19671589687 DE1589687A DE1589687A1 DE 1589687 A1 DE1589687 A1 DE 1589687A1 DE 19671589687 DE19671589687 DE 19671589687 DE 1589687 A DE1589687 A DE 1589687A DE 1589687 A1 DE1589687 A1 DE 1589687A1
Authority
DE
Germany
Prior art keywords
layer
field effect
conductivity type
zone
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19671589687
Other languages
English (en)
Other versions
DE1589687B2 (de
DE1589687C3 (de
Inventor
Cullis Roger Hook Green
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB13629/65A external-priority patent/GB1045429A/en
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1589687A1 publication Critical patent/DE1589687A1/de
Publication of DE1589687B2 publication Critical patent/DE1589687B2/de
Application granted granted Critical
Publication of DE1589687C3 publication Critical patent/DE1589687C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

Deutsche ITT Industries GmbH. R. Cullis 15
78 Freiburg, Hans Bunte-Str. 19 21. April 1967
Pat.Mo/B.
ISE/Reg. 3642 - Fl 502
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRÄNKTER HAFTUNG, FREIBURG i.Br.
Festkörperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
Zusatz zu Patent (Patentanmeldung J 30 477 VIIIc/21g)
Die Priorität der Anmeldung in Grossbritannien Nr. 27 106/66 vom 17. Juni 1966 ist in Anspruch genommen.
Die Hauptanmeldung J 30 477 VIIIc/21g betrifft einen isolierten Feldeffekttransistor mit einem Strompfad zwischen einer Quellen- und einer Senkenelektrode und 1st dadurch ausgezeichnet, dass die Länge dieses Gtrompfades gleich i3t der Dicke einer am Ort des Strompfades epitaktisch gewachsenen Schicht aus Halbleitermaterial.
Ferner bezieht sich die Hauptanmeldung auf ein Verfahren zum Herstellen eines solchen Feldeffekttransistors, das darin besteht, dass eine erste epitaktische Schicht aus Halbleitermaterial des entgegengesetzten Leitfählgkeitstyps erzeugt wird, wobei das Substrat eine erste und diese epitaktische Schicht eine zweite Zone des Feldeffekttransistors bilden, dass eine zweite epitaktische Schicht des genannten entgegengesetzten Leitfahigkeitstyps
009822/0502 "2"
ISE/Reg.3642 - Fl 502 R. Cullis 15
auf dem Substrat aufwächst, die die erste epitaktische Schicht berührt und die Formgebung einer dritten Zone bestimmt, dass der Abstand zwischen der zweiten und dritten Zone durch die Dicke der zweiten epitaktischen Schicht bestimmt wird, dass die zweite und dritte Zone mit einem Teil der ersten Zone eine gemeinsame Oberfläche haben, dass an dieser Oberfläche die zweite und dritte Zone mit metallischen Kontaktelektroden und die erste Zone mit einer über einer Isolierschicht aufgebrachten Metallelektrode versehen werden.
Die Erfindung bildet den isolierten Feldeffekttransistor nach der Hauptanmeldung weiter und ergibt somit eine Festkörperschaltung. Diese ist erfindungsgemSss dadurch ausgezeichnet, dass in einer Scheibe aus Halbleitermaterial mindestens ein Paar komplementärer isolierter Feldeffekttransistoren gebildet ist, bei denen die Länge des jeweiligen Strom_pfades durch die Dicke je einer epitaktisch gewachsenen Schicht des entgegengesetzten Leitfähigkeitstyps bestimmt ist, die jeweils die entsprechenden Quellen- und Senkenelektroden voneinander trennt.
Eine vorteilhafte Weiterbildung der Festkörperschaltung nach der Erfindung besteht in einer Halbleiterscheibe, bei der die die Quellen- und Senkenelektrode trennende epitaktische Schicht des einen isolierten Feldeffekttransistors des Paars komplementärer Feldeffekttransistoren entweder als Quellen- oder als Senkenelektrode des anderen Feldeffekttransistors des Paares und umgekehrt dient.
Isolierte Feldeffekttransistoren - im Englischen als "insulatedgate field-effect transistors" bezeichnet, d.h. als Feldeffekttransistoren mit isolierter Gitter- oder Steuerelektrode - beruhen bezüglich ihrer Wirkungsweise auf der Leitung von Ladungsträgern zwischen zwei stark dotierten Zonen des einen Leitfähigkeitetype
009822/0502
~3~ 1539687
ISi,/ilogI3642 - Fl 502 R3 Cullis 15
liber einen Strompfad des gleichen Leitfähigkeitstyps durch eine ώ'ν.·Λ sehr kleiner oder entgegengesetzter Leitfähigkeit hindurch. Dir. Leitfähigkeit des Strompfades, die eine induzierte sein kann, wir--:I durch ein Feld moduliert, das in einer angrenzenden dielektrischen Schicht von einer metallischen Elektrode erzeugt wird. Bei der Herstellung von Festkörperschaltungen, die isolierte Feldeffekttransistoren besitzen, können erhebliche Einsparungen erreicht werden, wenn komplementäre Bauelemente verwendet werden, d.h. sowohl Bauelemente mit p-leitendem Strompfad als auch solche mit η-leitendem Strompfad. Eine Realisierungsmöglichkeit hierfür besteht darin, die Bauelemente in Material von Intrinsic- oder sehr niedriger Extrinsicleitfähigkeit zu bilden. Aber auf Grund der kleinen Zahl von unkompensierten Verunreinigungen im Substrat sind solche Bauelemente dem Einfluss von schädlichen Phänomenen unterworfen, wie z.B. auf ihrer Oberfläche wandernden Ionen, so dass daraus Instabilitäten ihrer elektrischen Eigenschaften resultieren.
Die Erfindung löst diese Probleme der Instabilität, wie schon erwähnt, dadurch, dass sie einzelne Zonen des entgegengesetzten Leitfähigkeitstyps vorsieht, in welchen die Strompfade der komplementären Bauelemente unter Anwendung der Mehrfach-Epitaxietechnik gebildet werden.
Die Erfindung wird nun unter Bezugnahme auf die Beschreibung eines Ausführungsbeispiels und unter Bezugnahme auf die in der Zeichnung dargestellten Figuren näher erläutert.
Fig. la bis Ie zeigt im Schnitt aufeinanderfolgende Schritte bei der Herstellung eines komplementären Bauelementes innerhalb derselben Scheibe aus Halbleitermaterial;
Fig. 2 zeigt den Grundriss des Bauelementes nach Fig. le. In der Zeichnung hat die Scheibe 1 aus n-Silizium 2,5 cm Durchmesser, ist 25O,u dick und besitzt einen spezifischen Widerstand von 2fLcn. Sie wird in einer oxydierenden Atmosphäre erhitzt,
009822/0 5 02
ISE/Reg.3642 - Fl 502 R. Cullis 15
so dass sich eine Oxydschicht 2 an ihrer Oberfläche bildet. Unter Anwendung der bekannten photolithographischen Technik wird ein Fenster 3 durch die Oxydschicht hindurch geatzt und Bor in das Silicium eindiffundiert, um eine p-Zone 4 zu bilden. Es wird ausreichend Bor in die Scheibe eingebracht, um die Grundverunreinigungen überzudotieren. Die Oberflächenkonzentration ist jedoch so gewählt, dass das Bor nicht vollständig eine p-Schicht durchdringen wird, die nachfolgend über dieser Zone gebildet wird. Wahlweise könnte eine langsamer diffundierende Verunreinigung, wie z.B. Indium, verwendet werden, um die p-Zone herzustellen.
Die Oxydschicht 2 wird dann entfernt und die 8cheibe in einen Epitaxie-Reaktionsraum gebracht und darin auf 120O0C erhitzt. Eine Siliciumachicht 5 wird auf der Oberfläche der Scheibe aus einer Mischung von Wasserstoff und Siliciuatetrachlorid niedergeschlagen. Anfänglich wächst p-Material auf, well die Gasmischung mit Diboran dotiert ist. Sobald die epitaktische Schicht 0,5,u dick ist, wird anstatt Diboran Phosphin in den Reaktionsraum eingebracht. Die epitaktische Schicht wird nun als n-Schicht 6 niedergeschlagen. Nachdem die n-Schicht 6 0*5«u dick ist, wird die Dotierungssubstanz wiederum in DiborM geändert, und es wächst so eine weitere p-Schicht 7 0,5 ,u dick auf. Susi Schluss wird Kohlenstoffdioxyd in die Gase im Reaktlanaraua eingebracht, so dass eine Siliciuadioxydschicht 8 auf der Oberfläche der Scheibe aufwächst. '
Die Scheibe wird abgekühlt und aus dem Reaktionsraua entfernt. Fenster werden photolithographiech durch die Oxydsohlcht hindurch geätzt und die 8cheibe zu einer weiteren Erhitzung wieder in den Reaktionsraum gebracht. Eine Mischung von Wasserstoffchlorid und Wasserstoff strömt über die Oberfläche und ätst Locher 9 durch die epitaktIschen Schichten 5 bis 7 hindurch, so dass die Oberfläche der Scheibe 1 und die Zone 4 freigelegt werden. Die Atmosphäre
-5-009822/0502
ISE/Reg.3642 - IM 502 R. Cull!·
1! ti *F
* Φ IBs
W - des Reaktionsraumes wird dann in eine Mischung aus Kohlenstoffdioxyd, %iciumtetrachlorid und Wasserstoff geändert, so dass ein· 8iliciumbxydichicht 10 in den Löchern 9 niedergeschlagen wird.
Die Scheibe wird wiederum aus den Reaktionsraum gemannten und weitere Fenster 11 in die Oxydschichtoberfläche geätzt. Es wird Phosphor durch diese Fenster hindurch eindiffundiert, um η -Quellen- und -Senkenzonen 12 für das Bauelement mit dem n-Strompfad zu bilden. Die Diffusionstiefe muss so gross sein, dass die an die obere Oberfläche angrenzende Schicht 12 die äussere p-Schlcht 7 durchdringt, aber nicht so gross, dass sie die Scheibe 1 kontaktiert.
Die Siliciumdioxydschicht wird dann von einem Teil der Wandungen einiger der durch die epitaktischen Schichten sich hindurch erstreckenden Löcher entfernt und eine weitere dünne Oxydschicht auf das so freigelegte Silicium aufgebracht.
Dann werden für die Kontakte Fenster durch die Oxydschicht hindurch geätzt und dicke Aluminiumkontakte 2 ,u dick aufgebracht, um die Quellen-, Senken- und Steuer-Elektroden S, D, G der beiden p- und n-Strompfade zu bilden. Die Scheibe wird während der Aufbringung auf 500°C erhitzt, um ein Kontakt zu gewährleisten.
auf 500 C erhitzt, um eine gute Haftung und guten elekt riechen
Abwandlungen des oben geschilderten Verfahrens können angewendet werden. Z.B. kann ein anderer Halbleiter als Silicium verwendet werden. In einem solchen Fall wird es im allgemeinen nötig sein, aufgebrachte Isolierschichten zu verwenden, da die aufgewachsenen Oxyde gewöhnlich instabil sind. Tatsächlich können aufgebrachte Isolierschichten durchaus mit Silicium anstatt aufgewachsener Schichten verwendet werden. Es wurde auch gefunden, dass Siliciumnitrid ausgezeichnete Eigenschaften besitzt, wenn es als Dielektrikum für die Steuerelektrode verwendet wird.
der Einfachheit halber die Herstellung von zwei getrennten
009822/0502 -6-
BAD ORIGINAL
ISE/Reg.3642 - IM 502 R. Cullis 15
Bauelementen beschrieben wurde, ist dl« Erfindung von grösstem Vorteil bei solchen Festkörperschaltungen, bei denen die einzelnen Bauelemente untereinander elektrisch verbunden sind. Xn diesen Fall werden einige Abwandlungen der Bauelenentgeometrie notwendig sein, um für das Zwischenverblndungskontaktmuster Raum zu gewinnen. Ee kann au·«erdem auch notwendig sein, die Bauelemente voneinander zu isolieren, beispielsweise indem eine vierte epitaxiale Schicht und eine Ieolierdiffusion vorgesehen werden.
Quellen- und Senkenzonen können vertauscht werden,und verschiedene örtliche Diffusionen können auch als Zwischenverbindung zwischen verschiedenen Teilen der integrierten Schaltung dienen. Tatsächlich ist es nicht notwendig, für die Bildung der lokalen Zonen Diffusion anzuwendenj beispielsweise kann man mit einer Kombination von Xtzen und lokaler Epitaxie das gleiche Resultat erzielen.

Claims (6)

ISE/Reg.3642 - IM 502 -ι PATENTANSPRÜCHE
1. Weiterbildung des isolierten Feldeffekttransistors mit einem Strompfad zwischen einer Quellen- und einer Senkenelektrode, wobei die Länge des Strorapfades gleich ist der Dick« einer am Ort des Strompfades
epitaktisch gewachsenen Schicht aus Halbleitermaterial
nach Patent (Patentanmeldung J 30 477
VIIIc/21g), zu einer Festkörperschaltung, dadurch gekennzeichnet, dass in einer Scheibe aus Halbleitermaterial mindestens ein Paar komplementärer isolierter Feldeffekttransistoren gebildet ist, bei denen die Lunge des jeweiligen Strompfades durch die Dicke je einer epitaktisch gewachsenen Schicht des entgegengesetzten Leitfähigkeitetyps bestimmt ist, die jeweils die entsprechenden Quollen- und Senkenelektroden voneinander trennt.
2. Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, dass die die Quellen- und Senkenelektrode trennende «pitaktische Schicht des einen isolierten Feldeffekttransistors des Paars komplementärer Feldeffekttransistoren entweder als Quellen- oder Senkenelektrode de* anderen Feldeffekttransistors des Paars und umgekehrt dient.
3. Verfahren zum Herstellen einer Festkörperschaltung nach den Ansprüchen 1 und/oder 2, dadurch gekennseich. net, dass eine erste Zone (4) des einen Leitfähigkeitetype in der einen Hauptflache einer Scheibe (1) aus Halbleitermaterial des entgegengesetzten Leitfähigkeitetyps gebildet wird, dass darüber nacheinander eine
-8-
009322/0502 BAD ORIGINAL
ISE/Reg.3642 - IM 502 R. Cullis 15
erste Schicht (5) des einen Leitfähigkeitstyps, eine zweite Schicht (6) des entgegengesetzten Leitfähigkeitstyps und eine dritte Schicht (7) des einen Leitfähigkeitstyps epitaktisch aufgebracht wird, wobei die erste Schicht (5) die Zone (4) bedeckt, dass mindestens ein Loch (9) durch die drei Schichten hindurch bis zur Oberfläche der Scheibe (1) so hindurchgeätzt wird, dass die Oberfläche der Scheibe (1) und die Zone (4) mindestens teilweise freigelegt werden, dass eine Isolierschicht (10) mindestens auf jeweils einen freigelegten Teil der ersten Schicht (5) und der zweiten Schicht (6), z.B. epitaktisch aufgebracht wird, dass auf der Isolierschicht (10) ein metallischer Kontakt (G) über den freigelegten Teilen der ersten und zweiten Schicht als Steuerelektrode und metallische Kontaktelektroden (S, D) an der Zone (4) und jeder der drei Schichten (5, 6, 7) angebracht werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass eine weitere Isolierschicht (8) auf der dritten Schicht (7) erzeugt wird.
5. Verfahren nach den Ansprüchen 3 und/oder 4, dadurch gekennzeichnet, dass als Halbleitermaterial Silicium verwendet wird.
6. Verfahren nach mindestens einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass als Isolierschicht (10) unter der Steuerelektrode (G) eine Schicht aus Siliciumnitrid aufgebracht wird.
009822/0502
Leerseife
DE19671589687 1965-03-31 1967-06-01 Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung Expired DE1589687C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB13629/65A GB1045429A (en) 1965-03-31 1965-03-31 Transistors
GB2710666A GB1084937A (en) 1965-03-31 1966-06-17 Transistors

Publications (3)

Publication Number Publication Date
DE1589687A1 true DE1589687A1 (de) 1970-05-27
DE1589687B2 DE1589687B2 (de) 1974-05-16
DE1589687C3 DE1589687C3 (de) 1974-12-19

Family

ID=32095213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671589687 Expired DE1589687C3 (de) 1965-03-31 1967-06-01 Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
BE (1) BE700017A (de)
DE (1) DE1589687C3 (de)
FR (1) FR93427E (de)
GB (1) GB1084937A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2509585A1 (de) * 1974-03-05 1975-09-11 Matsushita Electric Ind Co Ltd Halbleiterelement und verfahren zu dessen herstellung

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811102B2 (ja) * 1975-12-09 1983-03-01 ザイダンホウジン ハンドウタイケンキユウシンコウカイ 半導体集積回路
DE2820331C3 (de) * 1978-05-10 1982-03-18 Lüder, Ernst, Prof. Dr.-Ing., 7000 Stuttgart Dünnschicht-Feldeffekttransistor und Verfahren zu seiner Herstellung
JPS60128654A (ja) * 1983-12-16 1985-07-09 Hitachi Ltd 半導体集積回路
US5208657A (en) * 1984-08-31 1993-05-04 Texas Instruments Incorporated DRAM Cell with trench capacitor and vertical channel in substrate
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
US4824793A (en) * 1984-09-27 1989-04-25 Texas Instruments Incorporated Method of making DRAM cell with trench capacitor
US4797373A (en) * 1984-10-31 1989-01-10 Texas Instruments Incorporated Method of making dRAM cell with trench capacitor
US4713678A (en) * 1984-12-07 1987-12-15 Texas Instruments Incorporated dRAM cell and method
US5102817A (en) * 1985-03-21 1992-04-07 Texas Instruments Incorporated Vertical DRAM cell and method
US4829017A (en) * 1986-09-25 1989-05-09 Texas Instruments Incorporated Method for lubricating a high capacity dram cell
US5109259A (en) * 1987-09-22 1992-04-28 Texas Instruments Incorporated Multiple DRAM cells in a trench
US4845051A (en) * 1987-10-29 1989-07-04 Siliconix Incorporated Buried gate JFET
US5225363A (en) * 1988-06-28 1993-07-06 Texas Instruments Incorporated Trench capacitor DRAM cell and method of manufacture
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
US5140388A (en) * 1991-03-22 1992-08-18 Hewlett-Packard Company Vertical metal-oxide semiconductor devices
US5283456A (en) * 1992-06-17 1994-02-01 International Business Machines Corporation Vertical gate transistor with low temperature epitaxial channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2509585A1 (de) * 1974-03-05 1975-09-11 Matsushita Electric Ind Co Ltd Halbleiterelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
GB1084937A (en) 1967-09-27
FR93427E (fr) 1969-03-28
DE1589687B2 (de) 1974-05-16
DE1589687C3 (de) 1974-12-19
BE700017A (de) 1967-12-18

Similar Documents

Publication Publication Date Title
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE1589687A1 (de) Festkoerperschaltung mit isolierten Feldeffekt-Transistoren und Verfahren zu ihrer Herstellung
DE1913052A1 (de) Halbleitervorrichtung
DE2823967C2 (de)
DE2242026A1 (de) Mis-feldeffekttransistor
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE1284517B (de) Integrierte Halbleiterschaltung
DE1464390B2 (de) Feldeffekttransistor
DE1564735A1 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2029219C3 (de) Diffundierter, integrierter Halbleiterwiderstand
DE1948921A1 (de) Halbleiterbauelement,insbesondere monolithischer integrierter Schaltkreis und Verfahren zu seiner Herstellung
DE2556668B2 (de) Halbleiter-Speichervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102017217234A1 (de) Halbleitervorrichtung
DE1958542A1 (de) Halbleitervorrichtung
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE3022122C2 (de)
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE2403816C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2456635C3 (de) Integrierte Halbleiterschaltung mit negativem Widerstand
DE3129487C2 (de)
DE3142618C2 (de) Halbleiteranordnung mit Transistor und Widerstandszone
DE2101966A1 (de) Integrierte Halbleiter-Schaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)