DE102017217234A1 - Halbleitervorrichtung - Google Patents
Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102017217234A1 DE102017217234A1 DE102017217234.7A DE102017217234A DE102017217234A1 DE 102017217234 A1 DE102017217234 A1 DE 102017217234A1 DE 102017217234 A DE102017217234 A DE 102017217234A DE 102017217234 A1 DE102017217234 A1 DE 102017217234A1
- Authority
- DE
- Germany
- Prior art keywords
- type
- region
- impurity
- well region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 239000012535 impurity Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims description 43
- 239000013078 crystal Substances 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 230000005684 electric field Effects 0.000 description 14
- 210000000746 body region Anatomy 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
- H01L21/30617—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0886—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Eine Halbleitervorrichtung enthält einen Außermuldenbereich vom n-Typ (6, 10), einen Muldenbereich vom p-Typ (12), der von dem Außermuldenbereich vom n-Typ (6, 10) umgeben ist, einen Innermuldenbereich vom n-Typ (14) und eine Gateelektrode (18). Der Außermuldenbereich vom n-Typ (6, 10) enthält einen Verunreinigungsniederkonzentrationsbereich (10), der den Muldenbereich vom p-Typ (12) kontaktiert, und einen Verunreinigungshochkonzentrationsbereich (6), der durch den Verunreinigungsniederkonzentrationsbereich (10) von dem Muldenbereich vom p-Typ (12) getrennt ist.
Description
- HINTERGRUND DER ERFINDUNG
- 1. Gebiet der Erfindung
- Die Erfindung betrifft eine Halbleitervorrichtung.
- 2. Stand der Technik
- Wie es beispielsweise in
10 dargestellt ist, ist ein Feldeffekttransistor (FET), der einen Driftbereich6 vom n-Typ, Muldenbereiche bzw. Topfbereiche12 vom p-Typ, Sourcebereiche14 vom n-Typ, einen Isolierfilm16 und eine Gateelektrode18 enthält, bekannt. Die Muldenbereiche12 vom p-Typ sind von dem Driftbereich6 vom n-Typ umgeben und liegen zu einer Oberfläche eines Halbleitersubstrats frei. Die Sourcebereiche14 vom n-Typ sind von den Wannenbereichen12 vom p-Typ umgeben und liegen zu der Oberfläche des Halbleitersubstrats frei. Die Gateelektrode18 liegt durch den Isolierfilm16 einer Oberfläche des Muldenbereiches12 vom p-Typ in einem Bereich, in dem der Driftbereich6 vom n-Typ und der Sourcebereich14 vom n-Typ voneinander getrennt oder zueinander beabstandet sind, gegenüber. - Während keine positive Spannung an die Gateelektrode
18 angelegt ist, werden der Driftbereich6 vom n-Typ und der Sourcebereich14 vom n-Typ durch den Muldenbereich12 vom p-Typ getrennt und es erscheint ein hoher Widerstand zwischen dem Driftbereich6 und jedem Sourcebereich14 . Wenn eine positive Spannung an die Gateelektrode18 angelegt wird, wird eine Inversionsschicht in einer Oberfläche des Muldenbereiches12 vom p-Typ in einem Bereich ausgebildet, der der Gateelektrode18 durch den Isolierfilm16 gegenüberliegt, das heißt einer Oberfläche des Muldenbereiches12 vom p-Typ in einem Bereich, in dem der Driftbereich6 vom n-Typ und der Sourcebereich14 vom n-Typ voneinander getrennt oder zueinander beabstandet sind, und es erscheint ein niedriger Widerstand zwischen dem Driftbereich6 und dem Sourcebereich14 . Mit der Struktur der10 wird der FET erhalten. In10 bezeichnet das Bezugszeichen4 einen Drainbereich und das Bezugszeichen2 bezeichnet eine Drainelektrode. - In dem FET muss der Widerstand (Durchlasswiderstand) zwischen dem Sourcebereich
14 und dem Drainbereich4 niedrig sein, wenn eine positive Spannung an die Gateelektrode18 angelegt ist. Wenn keine positive Spannung an die Gateelektrode18 angelegt ist, weist der Drainbereich4 ein hohes Potenzial auf und der Sourcebereich14 und die Gateelektrode18 weisen niedrige Potenziale auf. Sogar wenn in dem FET das Potenzial des Drainbereiches4 hoch wird, ist es notwendig, zu verhindern, dass ein elektrischer Strom in den Sourcebereich14 oder die Gateelektrode18 (diese Komponenten14 ,18 weisen hohe Stehspannungen auf) fließt. - Um den Durchlasswiderstand zu verringern, ist es vorteilhaft, die Verunreinigungskonzentration des Driftbereiches
6 vom n-Typ zu erhöhen. Wenn jedoch die Verunreinigungskonzentration des Driftbereiches6 vom n-Typ erhöht wird, wird eine Potenzialdifferenz zwischen einer Oberfläche und einer hinteren Fläche des Isolierfilms16 groß, wenn keine positive Spannung an die Gateelektrode18 angelegt ist, und es fließt mit größerer Wahrscheinlichkeit ein Strom in die Gateelektrode18 . Wenn die Verunreinigungskonzentration des Driftbereiches6 vom n-Typ erhöht wird, wird die Gatestehspannung verringert. Wenn die Verunreinigungskonzentration des Driftbereiches6 vom n-Typ erhöht wird, wird außerdem die Intensität des elektrischen Feldes in der Nähe einer Grenze bzw. Schnittstelle zwischen dem Wannenbereich12 vom p-Typ und dem Driftbereich6 vom n-Typ erhöht, wenn keine positive Spannung an die Gateelektrode18 angelegt ist, was zu einem Avalanche-Durchbruch führen kann, und es fließt mit höherer Wahrscheinlichkeit ein elektrischer Strom in den Sourcebereich14 vom n-Typ. Wenn die Verunreinigungskonzentration des Driftbereiches6 vom n-Typ erhöht wird, wird die Stehspannung zwischen dem Drain und der Source verringert. Das heißt, es gibt in dem FET eine Kompromissbeziehung derart, dass, wenn der Durchlasswiderstand verringert wird, die Gatestehspannung verringert wird und die Stehspannung zwischen dem Drain und der Source verringert wird. - Ein Versuch zum Lösen des Kompromissproblems ist in der
JP 2012-064 741 A 11 gezeigt ist. Das heißt, ein Paar Verunreinigungshochkonzentrationsbereiche24 vom n-Typ sind in Abschnitten des Bereiches vom n-Typ angeordnet, die Seitenflächen der Wannenbereiche12 vom p-Typ kontaktieren, und ein Verunreinigungsniederkonzentrationsbereich22 vom n-Typ ist in einem Abschnitt des Bereiches vom n-Typ angeordnet, der zwischen den Hochkonzentrationsbereichen24 angeordnet ist. - ZUSAMMENFASSUNG DER ERFINDUNG
- Gemäß der Struktur der
11 wird der Durchlasswiderstand aufgrund des Vorhandenseins der Verunreinigungshochkonzentrationsbereiche24 vom n-Typ verringert, und eine Potenzialdifferenz, die in dem Isolierfilm16 auftritt, wird aufgrund des Vorhandenseins des Verunreinigungsniederkonzentrationsbereiches vom n-Typ verringert, so dass eine Verringerung der Gatestehspannung eingedämmt werden kann. Die Struktur der11 kann jedoch nicht das Problem einer Verringerung der Stehspannung zwischen dem Drain und der Source handhaben. Da der Verunreinigungshochkonzentrationsbereich24 vom n-Typ den Muldenbereich12 vom p-Typ kontaktiert, wird die Intensität des elektrischen Feldes in der Nähe einer Grenze zwischen den Bereichen12 ,24 erhöht, was zu einem Avalanche-Durchbruch führen kann, und es fließt mit höher Wahrscheinlichkeit ein Strom in den Sourcebereich14 vom n-Typ. Bei der Technologie derJP 2012-064 741 A - Erfindungsgemäß wird eine Technologie zum Verhindern einer Verringerung der Gatestehspannung und der Stehspannung zwischen dem Drain und der Source sogar dann, wenn der Durchlasswiderstand verringert wird, geschaffen.
- Eine Halbleitervorrichtung, die hier beschrieben ist, enthält einen Muldenbereich vom p-Typ, einen Außermuldenbereich vom n-Typ, einen Innermuldenbereich vom n-Typ, einen Isolierfilm und eine Gateelektrode. Der Muldenbereich vom p-Typ ist von dem Außermuldenbereich vom n-Typ umgeben und liegt zu einer Oberfläche eines Halbleitersubstrats frei. Der Innermuldenbereich vom n-Typ ist von dem Muldenbereich vom p-Typ umgeben und liegt zu der Oberfläche des Halbleitersubstrats frei. Die Gateelektrode liegt durch den Isolierfilm einer Oberfläche des Muldenbereiches vom p-Typ in einem Bereich gegenüber, in dem der Außermuldenbereich vom n-Typ und der Innermuldenbereich vom n-Typ voneinander getrennt sind. Der Außermuldenbereich vom n-Typ enthält einen Verunreinigungsniederkonzentrationsbereich, der den Muldenbereich vom p-Typ kontaktiert, und einen Verunreinigungshochkonzentrationsbereich, der durch den Verunreinigungsniederkonzentrationsbereich von dem Muldenbereich vom p-Typ getrennt ist. Der Verunreinigungsniederkonzentrationsbereich enthält eine Verunreinigung vom n-Typ mit niedrigerer Konzentration als der Verunreinigungshochkonzentrationsbereich.
- Mit dem obigen Aufbau wird der Durchlasswiderstand aufgrund des Vorhandenseins des Verunreinigungshochkonzentrationsbereiches vom n-Typ verringert, und es kann eine Verringerung der Gatestehspannung durch Verringern einer Potenzialdifferenz über dem Isolierfilm aufgrund des Vorhandenseins des Verunreinigungsniederkonzentrationsbereiches vom n-Typ eingedämmt werden. Da der Verunreinigungsniederkonzentrationsbereich vom n-Typ den Muldenbereich vom p-Typ kontaktiert, wird die Intensität des elektrischen Feldes in der Nähe einer Grenze bzw. Schnittstelle bzw. Grenzfläche zwischen diesen Bereichen verringert, und es tritt weniger wahrscheinlich ein Avalanche-Durchbruch auf, so dass verhindert werden kann, dass ein Strom in den Innermuldenbereich vom n-Typ fließt. Es ist ebenfalls möglich, das Problem einer Verringerung der Stehspannung zwischen dem Drain und der Source zu handhaben.
- Gemäß einer Ausführungsform schafft der Muldenbereich vom p-Typ einen Körperbereich und der Außermuldenbereich vom n-Typ schafft einen Driftbereich, während der Innermuldenbereich vom n-Typ einen Sourcebereich schafft. Die Struktur der Halbleitervorrichtung ist jedoch nicht auf diese Anordnung beschränkt. Die Technologie, die hier beschrieben ist, kann ebenfalls wirksam für einen Bipolar-FET (sogenannter IGBT (Bipolartransistor mit isoliertem Gate)) verwendet werden, und in diesem Fall schafft der Innermuldenbereich vom n-Typ einen Emitterbereich.
- Auch wenn der Verunreinigungsniederkonzentrationsbereich vom n-Typ und der Verunreinigungshochkonzentrationsbereich vom n-Typ einander direkt kontaktieren können, kann andererseits ein Verunreinigungsmittelkonzentrationsbereich vom n-Typ zwischen dem Niederkonzentrationsbereich und dem Hochkonzentrationsbereich angeordnet sein. Auch wenn der Mittelkonzentrationsbereich eine einheitliche Verunreinigungskonzentration aufweisen kann, kann sich andererseits dessen Verunreinigungskonzentration graduell oder in Stufen von der Seite des Niederkonzentrationsbereiches zu der Seite des Hochkonzentrationsbereiches erhöhen.
- Die Erfindung betrifft ebenfalls ein Verfahren zum Herstellen bzw. Erzeugen einer Halbleitervorrichtung. Gemäß dem Herstellungsverfahren wächst ein Kristall eines Halbleiters vom n-Typ auf einer Oberfläche eines Halbleitersubstrats vom n-Typ, ein Teil des Halbleiters vom n-Typ wird von einer Oberfläche des Halbleitersubstrats, auf der der Kristall gewachsen ist, geätzt, ein Kristall eines Halbleiters vom n-Typ wächst erneut auf einer Oberfläche des Halbleitersubstrats, das geätzt wurde, ein Muldenbereich vom p-Typ wird auf einer Oberfläche des Halbleitersubstrats, auf der das Kristall erneut gewachsen ist, ausgebildet, und eine Verunreinigung vom n-Typ wird in einen Teil des Muldenbereichs vom p-Typ injiziert und einer Wärmebehandlung unterzogen. In dem oben beschriebenen Prozess wird die Verunreinigungskonzentration des Halbleiters vom n-Typ, der erneut durch Kristallwachstum gewachsen ist, auf niedriger als die Verunreinigungskonzentration des Halbleiters vom n-Typ, der vor dem Ätzen gewachsen ist, eingestellt. Gemäß dem oben beschriebenen Herstellungsverfahren wird eine Halbleitervorrichtung hergestellt, die den Muldenbereich vom p-Typ, den Außermuldenbereich vom n-Typ, der den Muldenbereich vom p-Typ umgibt, und einen Innermuldenbereich vom n-Typ, der von dem Muldenbereich vom p-Typ umgeben ist, enthält, und bei der der Außermuldenbereich vom n-Typ einen Verunreinigungsniederkonzentrationsbereich, der den Muldenbereich vom p-Typ enthält, und einen Verunreinigungshochkonzentrationsbereich enthält, der durch den Verunreinigungsniederkonzentrationsbereich von dem Muldenbereich vom p-Typ getrennt ist.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Merkmale, Vorteile sowie die technische und gewerbliche Bedeutung beispielhafter Ausführungsformen der Erfindung werden im Folgenden mit Bezug auf die zugehörigen Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen. Es zeigen:
-
1A eine Querschnittsansicht einer Halbleitervorrichtung einer ersten Ausführungsform; -
1B eine Grafik, die das Potenzial an jeweiligen Positionen entlang der Linie IB-IB in der Halbleitervorrichtung der1A zeigt, wenn diese ausgeschaltet ist; -
1C eine Grafik, die die Intensität des elektrischen Feldes an jeweiligen Positionen entlang der Line IC-IC in der Halbleitervorrichtung der1A zeigt, wenn diese ausgeschaltet ist; -
2A eine Querschnittsansicht einer Halbleitervorrichtung einer zweiten Ausführungsform; -
2B eine Grafik, die die Intensität des elektrischen Feldes in der Halbleitervorrichtung der2A zeigt, wenn diese ausgeschaltet ist; -
3 eine Ansicht, die einen ersten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
4 eine Ansicht, die einen zweiten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
5 eine Ansicht, die einen dritten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
6 eine Ansicht, die einen vierten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
7 eine Ansicht, die einen fünften Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
8 eine Ansicht, die einen sechsten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
9 eine Ansicht, die einen siebten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird; -
10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß dem Stand der Technik; und -
11 eine Querschnittsansicht einer verbesserten Halbleitervorrichtung gemäß dem Stand der Technik. - DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
- Einige Eigenschaften von Ausführungsformen, die unten beschrieben werden, sind im Folgenden aufgelistet. (1) Ein Driftbereich vom n-Typ stellt einen Außermuldenbereich vom n-Typ bereit. (2) Ein Körperbereich vom p-Typ stellt einen Muldenbereich vom p-Typ bereit. (3) Ein Sourcebereich vom n-Typ stellt einen Innermuldenbereich vom n-Typ bereit. (4) ein Emitterbereich vom n-Typ stellt einen Innermuldenbereich vom n-Typ bereit. (5) Ein Drainbereich vom n-Typ ist auf einer hinteren Fläche eines Halbleitersubstrats des Außermuldenbereiches vom n-Typ ausgebildet, und eine Drainelektrode ist auf der hinteren Fläche des Halbleitersubstrats ausgebildet. (6) Ein Drainbereich vom n-Typ ist auf einer Oberfläche des Halbleitersubstrats des Außermuldenbereiches vom n-Typ ausgebildet, und eine Drainelektrode ist auf der Oberfläche des Halbleitersubstrats ausgebildet. (7) Der Außermuldenbereich vom n-Typ wird durch epitaxiales Wachstum einer Halbleiterschicht auf dem Halbleitersubstrat ausgebildet. (8) Die Halbleiterstruktur wird aus einem Halbleiter mit breiter Bandlücke, der eine breitere Bandlücke als Si aufweist, ausgebildet. (9) Die Halbleiterstruktur wird aus einem Halbleiter ausgebildet, der GaN enthält.
-
1A zeigt eine Halbleitervorrichtung einer ersten Ausführungsform in einem Querschnitt. In dieser Ausführungsform stellen Außermuldenbereiche6 ,10 vom n-Typ einen Driftbereich vom n-Typ bereit, und ein Muldenbereich12 vom p-Typ stellt einen Körperbereich vom p-Typ bereit, während ein Innermuldenbereich14 vom n-Typ einen Sourcebereich vom n-Typ bereitstellt. - In
1A bezeichnet das Bezugszeichen2 eine Drainelektrode, die auf einer hinteren Fläche eines Halbleitersubstrats ausgebildet ist. Das Bezugszeichen4 bezeichnet einen Drainbereich, der eine Verunreinigung vom n-Typ hoher Konzentration aufweist, die sich im ohmschen Kontakt mit der Drainelektrode2 befindet. Wie es anhand eines Herstellungsverfahrens, das später beschrieben wird, ersichtlich ist, besteht der Drainbereich4 aus einem Saatsubstrat, mit dem das epitaxiale Wachstum gestartet wird. Die Halbleitervorrichtung der1A wird unter Verwendung des Saatsubstrates, das eine geeignete Konzentration der Verunreinigung vom n-Typ aufweist, als der Drainbereich4 hergestellt. - In
1A ist ein Paar Körperbereiche12 ,12 vom p-Typ dargestellt. Die Anzahl der Körperbereiche ist nicht besonders beschränkt, sondern die Technologie, die hier beschrieben ist, kann wirksam für eine Halbleitervorrichtung verwendet werden, die nur einen Körperbereich enthält, oder eine Halbleitervorrichtung, die drei oder mehr Körperbereiche enthält. Der Körperbereich12 vom p-Typ ist in einem Bereich ausgebildet, der zu einer Oberfläche des Halbleitersubstrats freiliegt, und ist von den Driftbereichen6 ,10 vom n-Typ umgeben. Ein Sourcebereich14 vom n-Typ ist in einem Bereich ausgebildet, der zu der Oberfläche des Halbleitersubstrats freiliegt, und ist von dem Körperbereich12 vom p-Typ umgeben. Die Driftbereiche6 ,10 vom n-Typ und der Sourcebereich14 vom n-Typ sind durch den Körperbereich12 vom p-Typ voneinander getrennt. Ein Isolierfilm16 ist auf einer Oberfläche des Körperbereiches12 vom p-Typ in einem Bereich ausgebildet, in dem der Körperbereich12 die Driftbereiche6 ,10 vom n-Typ von dem Sourcebereich14 vom n-Typ trennt, und eine Gateelektrode18 ist auf einer Oberfläche des Isolierfilms16 ausgebildet. Eine Sourceelektrode (nicht gezeigt) ist auf der Oberfläche des Halbleitersubstrats derart ausgebildet, dass sich die Sourceelektrode im ohmschen Kontakt mit dem Sourcebereich14 vom n-Typ befindet. Die Sourceelektrode und die Gateelektrode18 sind durch einen Zwischenisolierfilm (nicht gezeigt) gegeneinander isoliert. Ein Kontaktbereich, der eine Verunreinigung vom p-Typ hoher Konzentration enthält und sich im ohmschen Kontakt mit der Sourceelektrode befindet, kann in einem Bereich ausgebildet sein, der in dem Körperbereich12 vom p-Typ angeordnet ist und die Sourceelektrode kontaktiert. Der Körperbereich12 vom p-Typ muss aufgrund einer Spannung, die an die Gateelektrode18 angelegt wird, invertiert werden, und die Konzentration der Verunreinigung vom p-Typ ist niedrig; daher kann der Körperbereich12 vom p-Typ keinen ohmschen Kontakt zu der Sourceelektrode aufweisen, und dessen Potenzial kann instabil sein. Wenn der oben genannte Kontaktbereich bereitgestellt wird, wird das Potenzial des Körperbereiches12 vom p-Typ gleich dem Potenzial der Sourceelektrode. - In der Halbleitervorrichtung der
1A wird der Driftbereich durch einen Verunreinigungsniederkonzentrationsbereich10 vom n-Typ, der eine Verunreinigung vom n-Typ niedriger Konzentration aufweist, und einen Verunreinigungshochkonzentrationsbereich6 vom n-Typ, der eine Verunreinigung vom n-Typ hoher Konzentration aufweist, ausgebildet. Die hier genannte hohe Konzentration gibt an, dass die Verunreinigungskonzentration des Bereiches6 höher als diejenige des Niederkonzentrationsdriftbereiches10 , aber niedriger als diejenige des Drainbereiches4 ist. Die Verunreinigungskonzentrationen der Driftbereiche6 ,10 liegen innerhalb eines Bereiches, der niedrig genug ist, um eine ausreichende Stehspannung zu gewährleisten, und der Driftbereich ist in den Niederkonzentrationsbereich10 und den Hochkonzentrationsbereich6 innerhalb dieses Niedrigkonzentrationsbereiches unterteilt. - Der Verunreinigungsniederkonzentrationsbereich
10 vom n-Typ, der einen Teil des Driftbereiches ausbildet, ist in Kontakt zu dem Körperbereich12 vom p-Typ angeordnet und umgibt den Körperbereich12 vom p-Typ. Der Verunreinigungshochkonzentrationsbereich6 vom n-Typ, der den verbleibenden Teil des Driftbereiches ausbildet, ist an einer Position ausgebildet, die durch den Niederkonzentrationsbereich10 von dem Körperbereich12 vom p-Typ getrennt ist. - Der Hochkonzentrationsdriftbereich
6 enthält einen horizontalen Abschnitt6a , der auf eine obere Seite des Drainbereiches4 geschichtet ist, und einen vertikalen Abschnitt6b , der sich von dem horizontalen Abschnitt6a in Richtung der Oberfläche des Halbleitersubstrats erstreckt. Die obere Fläche des vertikalen Abschnitts6b erreicht die Oberfläche des Halbleitersubstrats nicht. Der vertikale Abschnitt6b ist in einer Lücke zwischen dem Paar Körperbereichen12 ,12 vom p-Typ ausgebildet. Der Niederkonzentrationsdriftbereich10 ist auf einer Oberfläche des Hochkonzentrationsdriftbereiches6 ausgebildet. Der Niederkonzentrationsdriftbereich10 enthält einen horizontalen Abschnitt10a , der eine Oberfläche der Hochkonzentrationshorizontalschicht6a bedeckt, einen vertikalen Abschnitt10b , der sich entlang einer Seitenfläche des Hochkonzentrationsvertikalabschnitts6b erstreckt, und einen oberen horizontalen Abschnitt10c , der die obere Fläche des Hochkonzentrationsvertikalabschnitts6b bedeckt. Der Niederkonzentrationshorizontalabschnitt10a kontaktiert einen Boden des Körperbereiches12 vom p-Typ. Der Niederkonzentrationsvertikalabschnitt10b kontaktiert eine Seitenfläche des Körperbereiches12 vom p-Typ. Der obere Niederkonzentrationshorizontalabschnitt10c liegt zu der Oberfläche des Halbleitersubstrats frei und kontaktiert den Isolierfilm16 . In dieser Ausführungsform ist eine Lücke zwischen dem Paar Körperbereichen12 ,12 vom p-Typ angeordnet, und der Isolierfilm16 und die Gateelektrode18 erstrecken sich über der Lücke zwischen den benachbarten Körperbereichen12 ,12 vom p-Typ. In der Lücke liegt der obere horizontale Abschnitt10c des Niederkonzentrationsdriftbereiches10 zu der Oberfläche des Halbleitersubstrats frei. Das heißt, die untere Fläche des Isolierfilms16 kontaktiert den Niederkonzentrationsdriftbereich10 . Mit dieser Anordnung wird eine Potenzialdifferenz, die in dem Isolierfilm16 auftritt, verringert. - Wenn eine positive Spannung an die Gateelektrode
18 angelegt wird, wird der Körperbereich12 vom p-Typ in einem Bereich, der dem Isolierfilm16 gegenüberliegt, invertiert, und der Widerstand zwischen dem Sourcebereich14 vom n-Typ und den Driftbereichen6 ,10 vom n-Typ wird verringert. Als Ergebnis fließt ein Strom zwischen der Sourceelektrode und der Drainelektrode2 . Da der Verunreinigungshochkonzentrationsbereich6 in dem Strompfad vorhanden ist, wird der Widerstand zwischen der Source und dem Drain verringert. Somit ist der Durchlasswiderstand der Halbleitervorrichtung der1A niedrig. - Wenn keine positive Spannung an die Gateelektrode
18 angelegt ist, ist eine hohe Spannung an die Drainelektrode2 angelegt, und die Sourceelektrode und die Gateelektrode18 sind geerdet. Unter dieser Bedingung wird eine Potenzialdifferenz zwischen der Oberfläche und der hinteren Fläche des Isolierfilms16 erhöht, und es fließt mit höherer Wahrscheinlichkeit ein Strom in die Gateelektrode18 .1B zeigt Änderungen des Potenzials innerhalb der Halbleitervorrichtung unter der obigen Bedingung und zeigt Potenziale an jeweiligen Positionen entlang der Linie IB-IB der1A . In1B gibt die Kennlinie C1 das Potenzial in dem Fall der Halbleitervorrichtung der1A an, und die Kennlinie C2 gibt das Potenzial in dem Fall (Vergleichsbeispiel) an, bei dem es keinen Niederkonzentrationsdriftbereich10 gibt und ein Raum zwischen dem Drainbereich4 und dem Körperbereich12 vom p-Typ mit dem Hochkonzentrationsdriftbereich6 gefüllt ist. V1 gibt eine Potenzialdifferenz an, die in dem Fall der1A zwischen der Oberfläche und der hinteren Fläche des Isolierfilms16 auftritt. Andererseits gibt V2 eine Potenzialdifferenz an, die in dem Fall des Vergleichsbeispiels zwischen der Oberfläche und der hinteren Fläche des Isolierfilms16 auftritt. Offensichtlich ist V1 kleiner als V2. Wenn der Niederkonzentrationsdriftbereich10 verwendet wird, kann eine Verringerung der Gatestehspannung verhindert werden. Auch wenn es in den Zeichnungen nicht dargestellt ist, kann eine Erhöhung des Durchlasswiderstands in dem Fall, in dem der Niederkonzentrationsdriftbereich10 verwendet wird, auf ein vernachlässigbares Ausmaß im Vergleich zu dem Durchlasswiderstand des Vergleichsbeispiels verringert werden. - Wenn keine positive Spannung an die Gateelektrode
18 angelegt ist, ist eine hohe Spannung an die Drainelektrode2 angelegt, und die Sourceelektrode und die Gateelektrode18 sind geerdet. Unter dieser Bedingung konzentriert sich ein elektrisches Feld wahrscheinlich in der Nähe einer Grenze zwischen dem Körperbereich12 vom p-Typ und dem Bereich vom n-Typ. Die Kennlinie C3 in1C gibt die Intensität des elektrischen Feldes an, das an einer Grenze zwischen dem Körperbereich12 vom p-Typ und dem Niederkonzentrationsdriftbereich10 vom n-Typ (die in1A einander kontaktieren) der Halbleitervorrichtung der1A erzeugt wird, und E3 gibt die maximale elektrische Feldintensität an. Die Kennlinie C3 der1C zeigt die Intensität des elektrischen Feldes, das an jeweiligen Positionen entlang der Linie IC-IC der1A erzeugt wird. Die Kennlinie C4 gibt die Intensität eines elektrischen Feldes an, das an einer Grenze zwischen dem Körperbereich12 vom p-Typ und dem Driftbereich6 vom n-Typ erzeugt wird (der Niederkonzentrationsdriftbereich10 ist in dem Vergleichsbeispiel nicht vorhanden), und E4 gibt die maximale elektrische Feldintensität an. Offensichtlich ist E3 kleiner als E4. Wenn somit der Niederkonzentrationsdriftbereich10 verwendet wird, kann eine Verringerung der Stehspannung zwischen der Source und dem Drain verhindert werden. - Bei einer zweiten Ausführungsform ist ein Mittelkonzentrationsdriftbereich
8 vom n-Typ zwischen einem Niederkonzentrationsdriftbereich10 vom n-Typ und einem Hochkonzentrationsdriftbereich6 vom n-Typ ausgebildet, wie es in2A gezeigt ist. In2B , die1C entspricht, sind die Kennlinien C3, C4 diejenigen, die oben mit Bezug auf1C beschrieben wurden. Die Kennlinie C5 gibt die elektrische Feldintensität der Halbleitervorrichtung der2A an, und E5 gibt die maximale elektrische Feldintensität der Halbleitervorrichtung der2A an. Die Kennlinie C5 der2B zeigt die Intensität des elektrischen Feldes, das an jeweiligen Positionen entlang der Linie IIB-IIB in2A erzeugt wird. Offensichtlich ist E5 kleiner als E4 und kleiner als E3. Wenn der Mittelkonzentrationsdriftbereich8 zwischen dem Niederkonzentrationsdriftbereich10 und dem Hochkonzentrationsdriftbereich6 hinzugefügt wird, wird die Stehspannung zwischen der Source und dem Drain verbessert. - Auch wenn eine einzelne Schicht eines Mittelkonzentrationsdriftbereiches
8 zwischen dem Hochkonzentrationsdriftbereich6 und dem Niederkonzentrationsdriftbereich10 in2A hinzugefügt ist, können alternativ zwei oder mehr Schichten von Mittelkonzentrationsdriftbereichen, die unterschiedliche Verunreinigungskonzentrationen aufweisen, vorhanden sein. In diesem Fall ist es vorteilhaft, wenn die Verunreinigungskonzentration der Mittelkonzentrationsdriftbereiche graduell oder in Stufen von der Seite des Hochkonzentrationsdriftbereiches6 in Richtung der Seite des Niederkonzentrationsdriftbereiches10 verringert wird. - In den ersten und zweiten Ausführungsformen wird diese Technologie für monopolare FETs verwendet. Diese Technologie kann jedoch auch für Bipolartransistoren verwendet werden. Der FET, der in dieser Beschreibung genannt ist, ist nicht auf einen monopolaren Transistor beschränkt, sondern beinhaltet beispielsweise einen IGBT. Auch wenn in den ersten und zweiten Ausführungsformen der Drainbereich
4 und die Drainelektrode2 auf der hinteren Fläche des Halbleitersubstrats ausgebildet sind, können alternativ der Drainbereich4 und die Drainelektrode2 auf der Oberfläche des Halbleitersubstrats ausgebildet sein. Es kann beispielsweise ein Drainbereich4 an einer Position zwischen einem Paar Muldenbereiche12 ,12 vom p-Typ angeordnet sein, die zu der Oberfläche des Halbleitersubstrats freiliegt, und es kann eine Drainelektrode2 auf der Oberfläche des Drainbereiches4 angeordnet sein. Die Gateelektrode18 und der Isolierfilm16 müssen nur in einem Bereich ausgebildet werden, der einem Bereich des Muldenbereiches12 vom p-Typ, der den Sourcebereich14 von dem Driftbereich10 trennt, gegenüberliegt, und muss nicht über einer Lücke zwischen dem Paar Muldenbereichen12 ,12 vom p-Typ ausgebildet sein. Die Driftelektrode kann auf der Oberfläche des Halbleitersubstrats angeordnet sein, so dass sie keine störende Beeinflussung auf die Gateelektrode18 ausübt. - Wie es später beschrieben wird, sind der Drainbereich
4 , die Driftbereiche6 ,8 ,10 , der Körperbereich12 und der Sourcebereich14 aus GaN ausgebildet. GaN weist einen hohen Widerstand gegenüber einem Durchbruch auf, und die Halbleitervorrichtung, die aus GaN ausgebildet ist, wird wahrscheinlicher bei einer Bedingung verwendet, bei der eine hohe Spannung an die Vorrichtung angelegt wird, im Vergleich zu einer Halbleitervorrichtung, die aus Si ausgebildet ist. Daher tritt wahrscheinlich eine große Potenzialdifferenz in dem Isolierfilm16 auf, und die Gatestehspannung stellt wahrscheinlich ein Problem dar. Dieses Problem ist bei GaN nicht vorhanden, sondern ist Halbleitern mit breiter Bandlücke, die eine breitere Bandlücke als Si aufweisen, gemeinsam. Die Technologie, die hier beschrieben ist, ist für Halbleitervorrichtungen nützlich, die aus einem Halbleiter der III-V-Gruppe besteht, beispielsweise einem Nitrid-Halbleiter, der eine breite Bandlücke aufweist, Siliziumcarbid, Diamant oder Ähnliches. - Das Herstellungsverfahren der Halbleitervorrichtung der ersten Ausführungsform wird im Folgenden beschrieben. Gemäß
3 wird ein Saatsubstrat4A als ein Startsubstrat für ein epitaxiales Wachstum vorbereitet. Da das Saatsubstrat4A später der Drainbereich4 sein wird, wird ein Substrat, das eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Drainbereich4 geeignet ist, als das Saatsubstrat4A ausgewählt. Bei einer tatsächlichen Herstellung bildet die hintere Fläche des Saatsubstrats4a nach einer Folge von Prozessschritten die Erde, so dass die Dicke des Drainbereiches4 geeignet eingestellt wird. Die Dicke des Saatsubstrats4A in jeder Stufe der3 bis9 ist größer als die Dicke, die in den Zeichnungen dargestellt ist. Dann wird eine GaN-Kristallschicht6A , die eine Verunreinigung vom n-Typ enthält, durch epitaxiales Wachstum auf einer (oberen) Oberfläche des Saatsubstrats4A ausgebildet. In dieser Stufe wächst das Kristall, bis es die Position der Oberseite des vertikalen Abschnitts, der mit dem Bezugszeichen6b in1 bezeichnet ist, erreicht. Da die GaN-Kristallschicht6a später der Hochkonzentrationsdriftbereich6 sein wird, wird der Kristallwachstumsprozess derart eingestellt, dass ein Kristall aus GaN, das eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Hochkonzentrationsdriftbereich6 geeignet ist, wächst. - Gemäß
4 wird eine Maskenschicht über den gesamten Bereich der Oberfläche der GaN-Kristallschicht6A ausgebildet, und die Maskenschicht, die auf einem anderen Abschnitt als auf einem Bereich ausgebildet ist, in dem der vertikale Abschnitt6b ausgebildet wird, wird entfernt, so dass eine Maskenschicht20 , die nur den Bereich der Ausbildung des vertikalen Abschnitts6b bedeckt, ausgebildet wird. Gemäß5 wird ein anisotropes Ätzen zum Ätzen der GaN-Kristallschicht6A , ohne die Maskenschicht20 zu ätzen, durchgeführt. Als Ergebnis wird der vertikale Abschnitt6b unterhalb der Maskenschicht20 ausgebildet. Das anisotrope Ätzen wird durchgeführt, bis die Dicke des horizontalen Abschnitts6a gleich einem erwarteten Wert wird. Gemäß6 wird die Maskenschicht20 , die in5 gezeigt ist, entfernt, und es wird ein epitaxiales Wachsen (ein anderer Kristallwachstumsprozess) einer GaN-Kristallschicht durchgeführt. Zu diesem Zeitpunkt wird der Kristallwachstumsprozess derart eingestellt, dass ein Kristall aus GaN, der eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Niederkonzentrationsdriftbereich10 geeignet ist, wächst. Als Ergebnis wächst der horizontale Abschnitt10a auf einer Oberfläche des horizontalen Abschnitts6a , und der vertikale Abschnitt10b wächst auf jeder Seitenfläche des vertikalen Abschnitts6b , während der obere horizontale Abschnitt10c auf der oberen Fläche des vertikalen Abschnitts6b wächst. - Gemäß
7 wird die GaN-Schicht12A , die eine Verunreinigung vom p-Typ mit einer Konzentration enthält, die für den Muldenbereich12 vom p-Typ geeignet ist, mittels Kristallwachstum ausgebildet (drittes Kristallwachstum). Gemäß8 wird die GaN-Schicht12A vom p-Typ geätzt, wobei mit ihrer (oberen) Oberfläche gestartet wird, so dass der obere horizontale Abschnitt10c freigelegt wird. Als Ergebnis werden die Muldenbereiche12 ,12 vom p-Typ, die zu der Oberfläche des Halbleitersubstrats freiliegen, ausgebildet. - Gemäß
9 wird eine Verunreinigung vom n-Typ in einen Bereich injiziert, der zu einer Oberfläche eines Teils jedes Muldenbereiches12 vom p-Typ freiliegt, und wird mittels Wärmebehandlung aktiviert, so dass der Sourcebereich14 vom n-Typ ausgebildet wird. Dann wird der Isolierfilm16 mittels eines CVD-Verfahrens oder Ähnlichem ausgebildet, und die Gateelektrode18 wird mittels eines Abhebungsverfahrens (Lift-off) oder Ähnlichem ausgebildet. Außerdem wird ein Zwischenisolierfilm (nicht gezeigt) ausgebildet, bei dem eine Öffnung, die den Sourcebereich14 erreicht, bereitgestellt wird, und es wird eine Sourceelektrode (nicht gezeigt), die durch die Öffnung verläuft, ausgebildet. Dann wird die hintere Fläche des Saatsubstrats4A geerdet, so dass die Dicke des Drainbereiches4 geeignet eingestellt wird, und die Drainelektrode2 wird auf der hinteren Fläche des Drainbereiches4 ausgebildet. Auf die oben beschriebene Weise wird die Halbleitervorrichtung, die in1 gezeigt ist, hergestellt. - Während spezielle Beispiele der Erfindung im Detail beschrieben wurden, sind diese Beispiele nur zu Darstellungszwecken vorgesehen und beschränken den Bereich der Erfindung nicht. Die Technologien, die in den zugehörigen Ansprüchen angegeben sind, beinhalten Modifikationen und Änderungen der dargestellten speziellen Beispiele. Die technischen Elemente, die in der Beschreibung oder den Zeichnungen dargestellt sind, sind selbst oder durch verschiedene Kombinationen nützlich und nicht auf die in den Ansprüchen angegebenen Kombinationen beschränkt. Außerdem kann die Technologie, die beispielhaft in der Beschreibung oder den Zeichnungen angegeben ist, zwei oder mehr Aufgaben gleichzeitig lösen, und deren technische Nützlichkeit wird bereits durch Lösung einer dieser Aufgaben erzielt.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- JP 2012-064741 A [0006, 0007]
Claims (5)
- Halbleitervorrichtung, die aufweist: einen Außermuldenbereich vom n-Typ (
6 ,10 ); einen Muldenbereich vom p-Typ (12 ), der von dem Außermuldenbereich vom n-Typ (6 ,10 ) umgeben ist und zu einer Oberfläche eines Halbleitersubstrats freiliegt; einen Innermuldenbereich vom n-Typ (14 ), der von dem Muldenbereich vom p-Typ (12 ) umgeben ist und zu der Oberfläche des Halbleitersubstrats freiliegt; und eine Gateelektrode (18 ), die durch einen Isolierfilm (16 ) einer Oberfläche des Muldenbereiches vom p-Typ (12 ) in einem Bereich gegenüberliegt, in dem der Außermuldenbereich vom n-Typ (6 ,10 ) und der Innermuldenbereich vom n-Typ (14 ) voneinander getrennt sind, wobei der Außermuldenbereich vom n-Typ (6 ,10 ) einen Verunreinigungsniederkonzentrationsbereich (10 ), der den Muldenbereich vom p-Typ (12 ) kontaktiert, und einen Verunreinigungshochkonzentrationsbereich (6 ) enthält, der durch den Verunreinigungsniederkonzentrationsbereich (10 ) von dem Muldenbereich vom p-Typ (12 ) getrennt ist, wobei der Verunreinigungsniederkonzentrationsbereich (10 ) eine niedrigere Konzentration einer Verunreinigung vom n-Typ als der Verunreinigungshochkonzentrationsbereich (6 ) enthält. - Halbleitervorrichtung nach Anspruch 1, wobei ein Verunreinigungsmittelkonzentrationsbereich (
8 ) zwischen dem Verunreinigungsniederkonzentrationsbereich (10 ) und dem Verunreinigungshochkonzentrationsbereich (6 ) angeordnet ist. - Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Außermuldenbereich vom n-Typ (
6 ,10 ) einen epitaxial gewachsenen Nitrid-Halbleiter aufweist. - Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei sich der Isolierfilm (
16 ) und die Gateelektrode (18 ) über einer Lücke zwischen benachbarten Muldenbereichen vom p-Typ (12 ) erstrecken und der Verunreinigungsniederkonzentrationsbereich (10 ) den Isolierfilm (16 ) in der Lücke kontaktiert. - Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: Wachsen eines Kristalls eines Halbleiters vom n-Typ (
6A ) auf einer Oberfläche eines Halbleitersubstrats vom n-Typ (4A ); Ätzen eines Teils des Halbleiters vom n-Typ (6A ) von einer Oberfläche des Halbleitersubstrats, auf dem das Kristall gewachsen ist; erneutes Wachsen eines Kristalls eines Halbleiters vom n-Typ (10 ) auf einer Oberfläche des Halbleitersubstrats, das geätzt wurde; Ausbilden eines Muldenbereiches vom p-Typ (12 ) auf einer Oberfläche des Halbleitersubstrats, auf dem das Kristall erneut gewachsen ist; und Injizieren einer Verunreinigung vom n-Typ in einen Teil des Muldenbereiches vom p-Typ (12 ) und Durchführen einer Wärmebehandlung, wobei eine Verunreinigungskonzentration des Halbleiters vom n-Typ (10 ), der erneut durch Kristallwachstum gewachsen ist, kleiner ist als eine Verunreinigungskonzentration des Halbleiters vom n-Typ (6 ), der vor dem Ätzen gewachsen ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016199498A JP6530361B2 (ja) | 2016-10-07 | 2016-10-07 | 半導体装置 |
JP2016-199498 | 2016-10-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102017217234A1 true DE102017217234A1 (de) | 2018-04-12 |
DE102017217234B4 DE102017217234B4 (de) | 2022-06-23 |
Family
ID=61696011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102017217234.7A Active DE102017217234B4 (de) | 2016-10-07 | 2017-09-27 | Halbleitervorrichtung und herstellungsverfahren |
Country Status (5)
Country | Link |
---|---|
US (1) | US10256295B2 (de) |
JP (1) | JP6530361B2 (de) |
KR (1) | KR102019768B1 (de) |
CN (1) | CN107919384B (de) |
DE (1) | DE102017217234B4 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7052659B2 (ja) * | 2018-09-20 | 2022-04-12 | 株式会社デンソー | 窒化物半導体装置とその製造方法 |
DE102019204100A1 (de) * | 2019-03-26 | 2020-10-01 | Robert Bosch Gmbh | Leistungstransistorzelle für Batteriesysteme |
CN112447842A (zh) * | 2019-08-28 | 2021-03-05 | 比亚迪半导体股份有限公司 | 平面栅mosfet及其制造方法 |
JP7414499B2 (ja) * | 2019-12-05 | 2024-01-16 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064741A (ja) | 2010-09-16 | 2012-03-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742164A (en) * | 1980-08-27 | 1982-03-09 | Hitachi Ltd | Semiconductor device |
US5939752A (en) * | 1995-12-12 | 1999-08-17 | Siliconix Incorporated | Low voltage MOSFET with low on-resistance and high breakdown voltage |
JPWO2004036655A1 (ja) * | 2002-10-18 | 2006-03-16 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置及びその製造方法 |
US7579645B2 (en) * | 2004-12-24 | 2009-08-25 | Ricoh Company, Ltd. | Semiconductor device having non-volatile memory cell |
JP4904716B2 (ja) * | 2005-05-09 | 2012-03-28 | 住友電気工業株式会社 | 縦型トランジスタ |
JP5374011B2 (ja) * | 2005-11-28 | 2013-12-25 | 住友電気工業株式会社 | 窒化物半導体装置 |
JP5033335B2 (ja) * | 2006-02-21 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いたインバータ装置 |
JP5098295B2 (ja) * | 2006-10-30 | 2012-12-12 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP2009076762A (ja) * | 2007-09-21 | 2009-04-09 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP5682098B2 (ja) * | 2008-09-09 | 2015-03-11 | 住友電気工業株式会社 | ウェル構造,その形成方法および半導体デバイス |
JP2010232355A (ja) * | 2009-03-26 | 2010-10-14 | Toshiba Corp | 半導体装置 |
JP2012124207A (ja) * | 2010-12-06 | 2012-06-28 | Toshiba Corp | 半導体装置 |
JP2014131008A (ja) * | 2012-11-29 | 2014-07-10 | Fuji Electric Co Ltd | ワイドバンドギャップ半導体装置 |
US9263571B2 (en) * | 2012-12-28 | 2016-02-16 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method thereof |
US9178054B2 (en) * | 2013-12-09 | 2015-11-03 | Micrel, Inc. | Planar vertical DMOS transistor with reduced gate charge |
TWI626746B (zh) * | 2014-04-03 | 2018-06-11 | 財團法人工業技術研究院 | 半導體結構 |
WO2016076055A1 (ja) * | 2014-11-12 | 2016-05-19 | 富士電機株式会社 | 炭化珪素半導体スイッチング素子およびその製造方法 |
CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
CN104851915B (zh) * | 2015-04-17 | 2018-04-17 | 西安交通大学 | 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法 |
-
2016
- 2016-10-07 JP JP2016199498A patent/JP6530361B2/ja active Active
-
2017
- 2017-09-14 US US15/704,703 patent/US10256295B2/en active Active
- 2017-09-18 KR KR1020170119397A patent/KR102019768B1/ko active IP Right Grant
- 2017-09-27 DE DE102017217234.7A patent/DE102017217234B4/de active Active
- 2017-09-30 CN CN201710924364.2A patent/CN107919384B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064741A (ja) | 2010-09-16 | 2012-03-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR102019768B1 (ko) | 2019-09-09 |
JP6530361B2 (ja) | 2019-06-12 |
KR20180038966A (ko) | 2018-04-17 |
JP2018060985A (ja) | 2018-04-12 |
US20180102405A1 (en) | 2018-04-12 |
CN107919384A (zh) | 2018-04-17 |
US10256295B2 (en) | 2019-04-09 |
DE102017217234B4 (de) | 2022-06-23 |
CN107919384B (zh) | 2020-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE102008000660B4 (de) | Siliziumkarbid-Halbleitervorrichtung | |
DE102008055689B4 (de) | Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
DE102007036147B4 (de) | Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone | |
DE102011085331B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE4212829A1 (de) | Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren | |
DE102008029866B4 (de) | Laterales DMOS-Bauelement und Verfahren zu seiner Herstellung | |
DE1913052A1 (de) | Halbleitervorrichtung | |
DE102014114312B4 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE102017217234B4 (de) | Halbleitervorrichtung und herstellungsverfahren | |
DE102019004795A1 (de) | Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung | |
DE112014006030T5 (de) | Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps | |
DE112018008178T5 (de) | Halbleitereinheit | |
DE102017216930A1 (de) | Halbleitervorrichtung und Verfahren zur Fertigung der Halbleitervorrichtung | |
DE102018124708A1 (de) | Schaltelement und Verfahren zum Herstellen desselben | |
DE102017216923A1 (de) | Halbleitervorrichtung | |
DE1944793A1 (de) | Halbleiterbauelement | |
DE102016118543A1 (de) | Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements | |
DE102017221950A1 (de) | Halbleitervorrichtung | |
DE102015120148A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement | |
DE102015109538B3 (de) | Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung | |
DE112017002113B4 (de) | Halbleitereinheit | |
DE112006002377B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102013215378B4 (de) | Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung | |
DE1564829B2 (de) | Verfahren zum Herstellen eines Feldeffekttransistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: DENSO CORPORATION, KARIYA-CITY, JP Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP |
|
R082 | Change of representative |
Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |