JP7052659B2

JP7052659B2 - 窒化物半導体装置とその製造方法

Info

Publication number: JP7052659B2
Application number: JP2018175871A
Authority: JP
Inventors: 聖也長谷川; 和希池山; 朋彦森; 成雅副島; 秀哉山寺
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-09-20
Filing date: 2018-09-20
Publication date: 2022-04-12
Anticipated expiration: 2038-09-20
Also published as: JP2020047823A

Description

本明細書が開示する技術は、窒化物半導体装置とその製造方法に関する。

非特許文献１には、窒化物半導体層と、窒化物半導体層の一方の主面上に設けられているソース電極と、窒化物半導体層の他方の主面上に設けられているドレイン電極と、を備えた縦型の窒化物半導体装置が開示されている。窒化物半導体層は、ｎ型のドリフト領域と、ドリフト領域上に設けられているｎ型のＪＦＥＴ領域と、ドリフト領域上に設けられているとともにＪＦＥＴ領域に隣接して設けられているｐ型のボディ領域と、ボディ領域によってＪＦＥＴ領域から隔てられているｎ型のソース領域と、を有している。ＪＦＥＴ領域とソース領域を隔てている部分のボディ領域に絶縁ゲート部が対向している。このような縦型の窒化物半導体装置では、ＪＦＥＴ領域を介して電流が縦方向に流れる。

「ホモエピＧａＮ上ノーマリオフ型ＭＯＳＦＥＴの開発」応用物理第８６巻第５号 p.３７６（２０１７）

ＪＦＥＴ領域の不純物濃度を濃くすれば、オン抵抗が低下する。しかしながら、ＪＦＥＴ領域の不純物濃度が濃いと、窒化物半導体装置がオフのときに、ＪＦＥＴ領域とボディ領域のｐｎ接合面に形成される空乏層幅が狭くなり、耐圧が低下する。一方、ＪＦＥＴ領域の不純物濃度が薄いと、窒化物半導体装置がオフのときに、ＪＦＥＴ領域とボディ領域のｐｎ接合面に形成される空乏層幅が広くなり、耐圧が増加する。しかしながら、ＪＦＥＴ領域の不純物濃度が薄いことから、オン抵抗が増加する。

このように、ＪＦＥＴ領域を備える窒化物半導体装置においては、ＪＦＥＴ領域の不純物濃度に関してオン抵抗と耐圧の間にトレードオフの関係が存在する。本明細書は、このようなトレードオフの関係を改善する技術を提供する。

本明細書が開示する窒化物半導体装置の製造方法は、第１導電型のドリフト領域と第２導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、前記トレンチ内に空洞が形成される条件で、前記トレンチ内に窒化物半導体の第１導電型のＪＦＥＴ領域を結晶成長させる工程と、を備えることができる。この製造方法によると、前記ＪＦＥＴ領域を結晶成長させるときに、前記ＪＦＥＴ領域の中央部に空洞が形成され、その空洞に露出する部分に不純物濃度が残部よりも濃い高濃度部分が形成される。前記ＪＦＥＴ領域のうちの前記ボディ領域に接する部分の不純物濃度は薄いことから、窒化物半導体装置がオフのときに、前記ＪＦＥＴ領域と前記ボディ領域のｐｎ接合面に形成される空乏層幅が広くなり、耐圧が増加する。一方、前記ＪＦＥＴ領域の前記空洞近傍には前記高濃度部分が形成されているので、オン抵抗が低下する。このように、この製造方法で製造される窒化物半導体装置では、オン抵抗と耐圧の間に存在するトレードオフの関係が改善されている。

本明細書が開示する窒化物半導体装置は、窒化物半導体層と、前記窒化物半導体層の一方の主面上に設けられているソース電極と、前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、絶縁ゲート部と、を備えることができる。前記窒化物半導体層は、第１導電型のドリフト領域と、前記ドリフト領域上に設けられており、その中央部に空洞が形成されている第１導電型のＪＦＥＴ領域と、前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域に隣接している第２導電型のボディ領域と、前記ボディ領域によって前記ＪＦＥＴ領域から隔てられている第１導電型のソース領域と、を有することができる。前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向している。前記ＪＦＥＴ領域は、前記空洞に露出する部分に残部よりも不純物濃度が濃い高濃度部分を有している。この窒化物半導体装置では、前記ＪＦＥＴ領域のうちの前記ボディ領域に接する部分の不純物濃度が薄いことから、窒化物半導体装置がオフのときに、前記ＪＦＥＴ領域と前記ボディ領域のｐｎ接合面に形成される空乏層幅が広くなり、耐圧が増加する。一方、前記ＪＦＥＴ領域の前記空洞近傍には前記高濃度部分が形成されているので、オン抵抗が低下する。このように、この窒化物半導体装置では、オン抵抗と耐圧の間に存在するトレードオフの関係が改善されている。

窒化物半導体装置の一実施形態の要部断面図を模式的に示す。図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。図１の窒化物半導体装置の一製造過程における要部断面図を模式的に示す。

以下、図面を参照し、本明細書が開示する技術が適用された窒化物半導体装置及びその製造方法を説明する。

図１に、窒化物半導体装置１の要部断面図を示す。窒化物半導体装置１は、窒化物半導体層２０、窒化物半導体層２０の裏面を被覆するドレイン電極３２、窒化物半導体層２０の表面を被覆するソース電極３４、及び、窒化物半導体層２０の表面上の一部に設けられている絶縁ゲート部３６を備えている。窒化物半導体層２０は、ｎ⁺型のドレイン領域２１、ｎ型のドリフト領域２２、ｎ型のＪＦＥＴ領域２３、ｐ型のボディ領域２４、及び、ｎ⁺型のソース領域２５を有している。

ドレイン領域２１は、窒化物半導体層２０の裏面に位置しており、ドレイン電極３２にオーミック接触している。ドレイン領域２１は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。また、ドレイン領域２１は、ドリフト領域２２とボディ領域２４をエピタキシャル成長するための下地基板でもある。

ドリフト領域２２は、ドレイン領域２１上に設けられており、ドレイン領域２１とＪＦＥＴ領域２３の間、且つ、ドレイン領域２１とボディ領域２４の間に配置されている。ドリフト領域２２は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。

ＪＦＥＴ領域２３は、ドリフト領域２２上に設けられており、ドリフト領域２２の表面から窒化物半導体層２０の表面まで厚み方向に延びており、ドリフト領域２２の表面から突出した形態を有している。換言すると、ＪＦＥＴ領域２３は、窒化物半導体層２０の表面からボディ領域２４を貫通してドリフト領域２２まで延びている。ＪＦＥＴ領域２３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。この例では、ＪＦＥＴ領域２３の不純物濃度は、ドリフト領域２２の不純物濃度と等しい。

ボディ領域２４は、ドリフト領域２２上に設けられており、ＪＦＥＴ領域２３の側面に隣接している。ボディ領域２４は、ＪＦＥＴ領域２３を間に置いて対向するように配置されている。ボディ領域２４は、高濃度ボディ領域２４ａ及び低濃度ボディ領域２４ｂを有している。ボディ領域２４は、ｐ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。

高濃度ボディ領域２４ａは、ドリフト領域２２と低濃度ボディ領域２４ｂの間に配置されているとともに、ＪＦＥＴ領域２３の下側の側面に接している。高濃度ボディ領域２４ａは、低濃度ボディ領域２４ｂよりもｐ型不純物を高濃度に含んでおり、オフのときに低濃度ボディ領域２４ｂがパンチスルーするのを抑えるために設けられている。

低濃度ボディ領域２４ｂは、高濃度ボディ領域２４ａ上に設けられており、窒化物半導体層２０の表面に位置しており、ＪＦＥＴ領域２３の上側の側面に接している。低濃度ボディ領域２４ｂの不純物濃度は、所望のゲート閾値電圧となるように調整されている。低濃度ボディ領域２４ｂは、ソース電極３４にオーミック接触している。なお、低濃度ボディ領域２４ｂは、ソース電極３４に接触する部分が選択的に不純物濃度が高濃度に形成されていてもよい。

ソース領域２５は、低濃度ボディ領域２４ｂ上に設けられており、窒化物半導体層２０の表面に位置しており、低濃度ボディ領域２４ｂによってＪＦＥＴ領域２３から隔てられている。ソース領域２５は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。ソース領域２５は、ソース電極３４にオーミック接触している。

絶縁ゲート部３６は、窒化物半導体層２０の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有する。ゲート電極３６ｂは、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂ、及び、ＪＦＥＴ領域２３にゲート絶縁膜３６ａを介して対向している。

窒化物半導体装置１では、ＪＦＥＴ領域２３の中央部に真空の空洞４０が形成されている。空洞４０は、ＪＦＥＴ領域２３によってドリフト領域２２及びボディ領域２４から隔てられるように、ＪＦＥＴ領域２３の中央部に位置している。また、空洞４０は、ＪＦＥＴ領域２３によって窒化物半導体層２０の表面からも隔てられている。

ＪＦＥＴ領域２３は、空洞４０に露出する部分に残部よりも不純物濃度が濃い高濃度部分２３ａを有している。換言すると、高濃度部分２３ａは、空洞４０の内壁面を画定している。高濃度部分２３ａは、空洞４０の周囲に選択的に形成されており、ドリフト領域２２及びボディ領域２４からは離反している。

次に、窒化物半導体装置１の動作を説明する。使用時には、ドレイン電極３２に正電圧が印加され、ソース電極３４が接地される。ゲート電極３６ｂにゲート閾値電圧よりも高い正電圧が印加されると、ＪＦＥＴ領域２３とソース領域２５を隔てる部分の低濃度ボディ領域２４ｂに反転層が形成され、窒化物半導体装置１がターンオンする。このとき、反転層を経由してソース領域２５からＪＦＥＴ領域２３に電子が流入する。ＪＦＥＴ領域２３に流入した電子は、そのＪＦＥＴ領域２３を縦方向に流れてドレイン電極３２に向かう。これにより、ドレイン電極３２とソース電極３４が導通する。窒化物半導体装置１では、ＪＦＥＴ領域２３の中央部に高濃度部分２３ａが設けられている。高濃度部分２３ａのキャリア濃度が高いことから、ＪＦＥＴ領域２３の抵抗が低下している。これにより、窒化物半導体装置１は、低オン抵抗という電気的特性を有することができる。

ゲート電極３６ｂが接地されると、反転層が消失し、窒化物半導体装置１がターンオフする。このとき、ＪＦＥＴ領域２３内に高濃度ボディ領域２４ａ及び低濃度ボディ領域２４ｂから空乏層が伸びてくる。ＪＦＥＴ領域２３のうちのボディ領域２４に接する部分の不純物濃度が薄く形成されているので、ＪＦＥＴ領域２３とボディ領域２４のｐｎ接合面に形成される空乏層の幅が広い。ＪＦＥＴ領域２３とボディ領域２４のｐｎ接合面のうちのＪＦＥＴ領域２３に形成される空乏層の幅は、高濃度ボディ領域２４ａとドリフト領域２２のｐｎ接合面のうちのドリフト領域２２に形成される空乏層の幅と同等となる。このように、ＪＦＥＴ領域２３が良好に空乏化され、窒化物半導体装置１は、高耐圧という電気的特性を有することができる。

上記したように、窒化物半導体装置１では、ＪＦＥＴ領域２３の中央部の空洞４０近傍に高濃度部分２３ａが選択的に形成されていることにより、低オン抵抗と高耐圧を両立することができる。低オン抵抗と高耐圧を高度に両立させるためには、高濃度部分２３ａは、窒化物半導体装置１がオフのときに、ＪＦＥＴ領域２３とボディ領域２４のｐｎ接合面のうちのＪＦＥＴ領域２３に形成される空乏層が達しない位置に形成されていてもよい。

次に、窒化物半導体装置１の製造方法を説明する。まず、図２に示されるように、エピタキシャル成長技術を利用して、ｎ型ＧａＮのＧａＮ基板であるドレイン領域２１の表面からｎ型ＧａＮのドリフト領域２２、ｐ型ＧａＮの高濃度ボディ領域２４ａ及びｐ型ＧａＮの低濃度ボディ領域２４ｂをこの順で積層し、窒化物半導体層２０を準備する。ドレイン領域２１（ＧａＮ基板）は、厚さが約４００μｍであり、不純物濃度が約１×１０¹⁸ｃｍ^-3である。ドリフト領域２２は、厚さが約６．０μｍであり、不純物濃度が約２×１０¹⁶ｃｍ^-3である。高濃度ボディ領域２４ａは、厚さが約１．５μｍであり、不純物濃度が約２×１０¹⁹ｃｍ^-3である。低濃度ボディ領域２４ｂは、厚さが約１．５μｍであり、不純物濃度が約５×１０¹⁸ｃｍ^-3である。必要に応じて、ドレイン領域２１（ＧａＮ基板）とドリフト領域２２の間に、厚さが約０．３μｍであり、不純物濃度が約３×１０¹⁸ｃｍ^-3のｎ型ＧａＮのバッファ層を形成してもよい。

次に、図３に示されるように、ドライエッチング技術を利用して、窒化物半導体層２０の表面から低濃度ボディ領域２４ｂと高濃度ボディ領域２４ａを貫通してドリフト領域２２に達するトレンチＴＲ１を形成する。トレンチＴＲ１の底面には、ドリフト領域２２が露出する。窒化物半導体層２０の表面におけるトレンチＴＲ１の開口幅Ｗ１が４．０μｍであり、窒化物半導体層２０の表面からトレンチＴＲ１の底面までの深さＤ１が約３．５μｍである。したがって、トレンチＴＲ１のアスペクト比は、約０．９（３．５／４．０）である。トレンチＴＲ１を形成することにより、高濃度ボディ領域２４ａと低濃度ボディ領域２４ｂで構成されるボディ領域２４が画定される。

次に、図４に示されるように、エピタキシャル成長技術を利用して、トレンチＴＲ１を充填するようにｎ型ＧａＮのＪＦＥＴ領域２３を形成する。ＪＦＥＴ領域２３は、不純物濃度が約２×１０¹⁶ｃｍ^-3である。トレンチＴＲ１のアスペクト比が高いことから、ＪＦＥＴ領域２３内の中央部に空洞４０が形成される。このとき、空洞４０の内壁面の面積が大きく、また、未結合手が多いことから、ＪＦＥＴ領域２３内に存在するドナー不純物が空洞４０の周囲に取り込まれ、高不純物濃度の高濃度部分２３ａが形成される。このように、高濃度部分２３ａは、エピタキシャル成長と同時に、ＪＦＥＴ領域２３内の中央部に形成される。なお、エピタキシャル成長のときに空洞４０が形成される条件は、トレンチＴＲ１のアスペクト比に大きく依存するが、エピタキシャル成長の製造条件（供給ガス濃度、圧力、温度等）にも依存する。また、空洞４０の形状及び位置も、トレンチＴＲ１のアスペクト比及びエピタキシャル成長の製造条件によって制御可能である。このため、トレンチＴＲ１のアスペクト比及びエピタキシャル成長の製造条件に基づいて、所望の形状及び位置に空洞４０を形成することができる。

次に、図５に示されるように、ＣＭＰ（Chemical Mechanical Polishing）技術を利用して、低濃度ボディ領域２４ｂの表面上に成膜されたＪＦＥＴ領域２３を除去してＪＦＥＴ領域２３及び低濃度ボディ領域２４ｂの表面を平坦化する。

次に、図６に示されるように、イオン注入技術及びアニール技術を利用して、低濃度ボディ領域２４ｂの表面の一部にソース領域２５を形成する。ドーパントにはシリコンが用いられ、ドーズ量が約３×１０¹⁵ｃｍ^-2である。

最後に、既知の製造技術を利用して、ゲート絶縁膜３６ａ、ゲート電極３６ｂ、ドレイン電極３２及びソース電極３４を形成することで、図１に示す窒化物半導体装置１を製造することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１：半導体装置
２０：窒化物半導体層
２１：ドレイン領域
２２：ドリフト領域
２３：ＪＦＥＴ領域
２３ａ：高濃度部分
２４：ボディ領域
２４ａ：高濃度ボディ領域
２４ｂ：低濃度ボディ領域
２５：ソース領域
３２：ドレイン電極
３４：ソース電極
３６：絶縁ゲート部
３６ａ：ゲート絶縁膜
３６ｂ：ゲート電極
４０：空洞

Claims

第１導電型のドリフト領域と第２導電型のボディ領域が積層している窒化物半導体層の一方の主面から前記ボディ領域を貫通して前記ドリフト領域に達するトレンチを形成する工程と、
前記トレンチ内に空洞が形成される条件で、前記トレンチ内に窒化物半導体の第１導電型のＪＦＥＴ領域を結晶成長させる工程と、を備える、窒化物半導体装置の製造方法。
窒化物半導体層と、
前記窒化物半導体層の一方の主面上に設けられているソース電極と、
前記窒化物半導体層の他方の主面上に設けられているドレイン電極と、
絶縁ゲート部と、を備えており、
前記窒化物半導体層は、
第１導電型のドリフト領域と、
前記ドリフト領域上に設けられており、その中央部に空洞が形成されている第１導電型のＪＦＥＴ領域と、
前記ドリフト領域上に設けられており、前記ＪＦＥＴ領域に隣接している第２導電型のボディ領域と、
前記ボディ領域によって前記ＪＦＥＴ領域から隔てられている第１導電型のソース領域と、を有しており、
前記絶縁ゲート部は、前記ＪＦＥＴ領域と前記ソース領域を隔てている部分の前記ボディ領域に対向しており、
前記ＪＦＥＴ領域は、前記空洞に露出する部分に残部よりも不純物濃度が濃い高濃度部分を有している、窒化物半導体装置。