DE102015120148A1 - Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement - Google Patents

Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement Download PDF

Info

Publication number
DE102015120148A1
DE102015120148A1 DE102015120148.8A DE102015120148A DE102015120148A1 DE 102015120148 A1 DE102015120148 A1 DE 102015120148A1 DE 102015120148 A DE102015120148 A DE 102015120148A DE 102015120148 A1 DE102015120148 A1 DE 102015120148A1
Authority
DE
Germany
Prior art keywords
area
region
trench
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015120148.8A
Other languages
English (en)
Inventor
Hidefumi Takaya
Katsuhiro KUTSUKI
Sachiko Aoi
Shinichiro Miyahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102015120148A1 publication Critical patent/DE102015120148A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

Ein Halbleiterbauelement umfasst ein Halbleitersubstrat mit einem Graben, eine Gateisolierschcht und eine Geteelektrode. In einer Seitenfläche des Grabens ist eine Stufe angeordnet. Das Halbleitersubstrat umfasst einen ersten und einen zweiten Bereich, einen Körperbereich und einen Seitenbereich. Der Körperbereich erstreckt sich von einer Position, die mit ersten Bereich in Kontakt steht, bis zu einer Position, die sich mit Bezug auf die Stufe auf der unteren Seite befindet. Der Körperbereich steht an einem Abschnitt der oberen Seitenfläche, der sich mit Bezug auf den ersten Bereich auf einer unteren Seite befindet, mit der Gateisolierschicht in Kontakt. Der zweite bereich befindet sich auf einer Unterseite des Körperbereichs und steht an der unteren Seitefläche mit der Gateisolierschicht in Kontakt. der Seitebereich steht an der Stufenfläche mit der Gateisolierschicht in Kontakt und ist mit dem zweiten Bereich verbunden.

Description

  • TECHNISCHES GEBIET
  • Eine hierin offenbarte Technik bezieht sich auf ein Halbleiterbauelement mit einer in einem Graben eingerichteten Gateelektrode.
  • BESCHREIBUNG DER VERWANDTEN TECHNIK
  • Die japanische Patentanmeldungsoffenlegungsschrift Nr. 2006-128507 A offenbart einen MOSFET mit einer in einem Graben eingerichteten Gateelektrode. Dieser MOSFET umfasst ein Halbleitersubstrat, in dem ein n-Typ-Sourcebereich, ein p-Typ-Körperbereich und ein n-Typ-Driftbereich bereitgestellt sind. Das heißt, dass dieser MOSFET von einem n-Kanal-Typ ist. Ein Anlegen eines vorbestimmten Potentials an die Gateelektrode bewirkt, dass ein Teil des Körperbereichs, der benachbart zu einer Gateisolierschicht ist, in einen n-Typ invertiert wird und ein Strom durch den Bereich (d.h. einen Kanal) fließt, der auf diese Weise in einen n-Typ invertiert ist.
  • KURZFASSUNG
  • Bei dem MOSFET der japanischen Patentanmeldungsoffenlegungsschrift Nr. 2006-128507 A variiert eine Kanallänge gemäß einer Dicke des Körperbereichs. Das heißt, dass eine Reduzierung der Dicke des Körperbereichs zu einer Verringerung der Kanallänge und somit zu einer Reduzierung eines Verlusts führt, der in dem MOSFET verursacht wird. Weiterhin beeinflusst die Dicke des Körperbereichs auch eine Durchgreifspannung. Das heißt, dass sich eine Verarmungsschicht von einer Schnittstelle zwischen dem Körperbereich und dem Driftbereich aus in den Körperbereich hinein erstreckt, wenn eine Drainspannung erhöht wird, während der MOSFET ausgeschaltet ist. Ein weiteres Erhöhen der Drainspannung bewirkt, dass die Verarmungsschicht den Sourcebereich erreicht. Das heißt, dass ein Phänomen (ein sogenanntes Durchgreifen) auftritt, bei dem der Sourcebereich und der Driftbereich über die Verarmungsschicht miteinander verbunden sind. Das Auftreten eines Durchgreifens erzeugt einen Leck- bzw. Kriechstrom, was ein Problem darstellt. Die Drainspannung zu der Zeit eines Auftretens eines Durchgreifens ist die Durchgreifspannung. Je größer die Dicke des Körperbereichs ist, desto höher wird die Durchgreifspannung (d.h. die Durchgreifspannung wird verbessert). Das heißt, während es notwendig ist, die Dicke des Körperbereichs dünner zu machen, um die Kanallänge kürzer zu machen, ist es notwendig, die Dicke des Körperbereichs größer zu machen, um die Durchgreifspannung höher zu machen. In dieser Weise wurde herkömmlich eine Abwägung bzw. ein Ausgleich zwischen der Kanallänge und der Durchgreifspannung vorgenommen. Eine solche Abwägung bzw. ein solcher Ausgleich besteht auch in verschiedenen Typen von Halbleiterbauelementen mit Gateelektroden, wie etwa p-Kanal-MOSFETs und IGBTs. Daher stellt die vorliegende Schrift eine Technik bereit, die es möglich macht, eine solche Abwägungs- bzw. Ausgleichbeziehung zu verbessern.
  • Ein hierin offenbartes Halbleiterbauelement umfasst ein Halbleitersubstrat, das eine Oberfläche und einen Graben in der Oberfläche aufweist; eine Gateisolierschicht, die eine Innenfläche des Grabens bedeckt; und eine in dem Graben befindliche Gateelektrode. In einer Seitenfläche des Grabens ist eine Stufe angeordnet. Die Seitenfläche des Grabens umfasst eine obere Seitenfläche, die sich mit Bezug auf die Stufe auf einer oberen Seite befindet, eine Stufenfläche, die eine Fläche der Stufe darstellt, und eine untere Seitenfläche, die sich mit Bezug auf die Stufe auf einer unteren Seite befindet. Das Halbleitersubstrat umfasst einen ersten Bereich, einen Körperbereich, einen zweiten Bereich und eine Seitenbereich. Der erste Bereich ist von einem ersten Leitfähigkeitstyp und steht an der oberen Seitenfläche mit der Gateisolierschicht in Kontakt. Der Körperbereich ist von einem zweiten Leitfähigkeitstyp, erstreckt sich von einer Position, die mit dem ersten Bereich in Kontakt steht, bis zu einer Position, die sich mit Bezug auf die Stufe auf der unteren Seite befindet, und steht an einem Abschnitt der oberen Seitenfläche, der sich mit Bezug auf den ersten Bereich auf einer unteren Seite befindet, mit der Gateisolierschicht in Kontakt. Der zweite Bereich ist von dem ersten Leitfähigkeitstyp, befindet sich auf einer Unterseite des Körperbereichs, und steht an der unteren Seitenfläche mit der Gateisolierschicht in Kontakt. Der Seitenbereich ist von dem ersten Leitfähigkeitstyp, steht an der Stufenfläche mit der Gateisolierschicht in Kontakt, und ist mit dem zweiten Bereich verbunden.
  • Der hierin verwendete Begriff "Oberseite" bzw. "obere Seite" meint eine Seite der Oberfläche des Halbleitersubstrats, in der der Graben ausgebildet ist. Ein hierin verwendeter Begriff "Unterseite" bzw. "untere Seite" meint eine Seite einer Fläche, die der Oberfläche des Halbleitersubstrats gegenüberliegt, in der der Graben ausgebildet ist.
  • Bei diesem Halbleiterbauelement ist die Stufe in der Seitenfläche des Grabens angeordnet und ist der Seitenbereich des ersten Leitfähigkeitstyps an einer Position der Stufe bereitgestellt. Der Seitenbereich ist mit dem zweiten Bereich verbunden, der sich auf der Unterseite des Körperbereichs befindet. Da der Körperbereich sein unteres Ende auf einer unteren Seite mit Bezug auf die Stufe hat, ist der Seitenbereich so eingerichtet, dass er aus dem zweiten Bereich nach oben herausragt. Dieses Halbleiterbauelement führt ein Schalten durch Ausbildung eines Kanals in dem Körperbereich zwischen dem ersten Bereich und dem zweiten Bereich durch. Das heißt, dass die Kanallänge durch eine Entfernung von dem ersten Bereich zu dem Seitenbereich bestimmt wird. Da der Seitenbereich in Richtung einer oberen Seite mit Bezug auf das untere Ende des Körperbereichs herausragt, ist die Kanallänge kürzer als die Dicke des Körperbereichs (d.h. die Entfernung von dem unteren Ende des Körperbereichs zu dem ersten Bereich). Das heißt, dass bei diesem Halbleiterbauelement die Kanallänge auf einen Wert eingestellt werden kann, der kleiner ist als ein Wert der Dicke des Körperbereichs. Weiterhin bewirkt ein Ausschalten dieses Halbleiterbauelements, dass sich eine Verarmungsschicht von einer Schnittstelle zwischen dem zweiten Bereich und dem Körperbereich aus in den Körperbereich hinein erstreckt. Daher wird die Durchgreifspannung durch die Dicke des Körperbereichs (d.h. die Entfernung von dem unteren Ende des Körperbereichs zu dem ersten Bereich) bestimmt. Wie es vorstehend erwähnt ist, ist die Dicke des Körperbereichs länger als die Kanallänge. Das heißt, dass die Durchgreifspannung unabhängig von der Kanallänge verbessert werden kann. Wie es vorstehend beschrieben ist, macht es dieses Halbleiterbauelement möglich, die herkömmliche Abwägung bzw. den herkömmlichen Ausgleich zwischen der Kanallänge und der Durchgreifspannung zu überwinden und sowohl die Kanallänge als auch die Durchgreifspannung zu verbessern. Zum Beispiel kann in einem Fall, in dem die Kanallänge auf den gleichen Wert wie denjenigen eingestellt wird, auf den sie herkömmlich eingestellt wurde, die Durchgreifspannung höher gemacht werden, als sie herkömmlich war. Weiterhin kann zum Beispiel in einem Fall, in dem die Durchgreifspannung auf den gleichen Wert wie denjenigen eingestellt wird, auf den sie herkömmlich eingestellt wurde, die Kanallänge kürzer gemacht werden, als sie herkömmlich war.
  • Weiterhin wird hierin ein Verfahren zur Herstellung eines Halbleiterbauelements bereitgestellt. In diesem Verfahren wird ein Halbleitersubstrat erstellt. Das Halbleitersubstrat umfasst einen zweiten Bereich, der von einem ersten Leitfähigkeitstyp ist, und einen Körperbereich, der von einem zweiten Leitfähigkeitstyp ist und sich auf einer Oberseite des zweiten Bereichs befindet. Bei diesem Verfahren werden die folgenden Prozesse durchgeführt. Ein Graben wird in dem Halbleitersubstrat derart ausgebildet, dass der Graben in den Körperbereich eindringt bzw. diesen durchdringt, sodass er den zweiten Bereich erreicht, und eine Seitenfläche aufweist, in der eine Stufe an einer Position ausgebildet ist, die sich mit Bezug auf den zweiten Bereich auf einer oberen Seite befindet. Störstellen des ersten Leitfähigkeitstyps werden an einer Stufenfläche implantiert, die eine Fläche der Stufe darstellt, um einen Seitenbereich auszubilden, der von dem ersten Leitfähigkeitstyp ist, der Stufenfläche gegenüber exponiert ist, und mit dem zweiten Bereich verbunden ist. Es wird eine Gateisolierschicht ausgebildet, die eine Innenfläche des Grabens bedeckt. In dem Graben wird eine Gateelektrode ausgebildet. In dem Halbleitersubstrat wird ein erster Bereich ausgebildet, der von dem ersten Leitfähigkeitstyp ist. Bei dem hergestellten Halbleiterbauelement steht der erste Bereich an einem Abschnitt der Seitenfläche, der sich mit Bezug auf die Stufe auf einer oberen Seite befindet, mit der Gateisolierschicht in Kontakt.
  • Dieses Verfahren macht es möglich, ein Halbleiterbauelement mit einem Seitenbereich herzustellen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Längsschnittansicht eines Halbleiterbauelements 10 gemäß Ausführungsbeispiel 1;
  • 2 ist eine Längsschnittansicht eines Halbleitersubstrats 12, in dem ein oberer Bereich 26b und ein unterer Bereich 26c ausgebildet wurden;
  • 3 ist eine Längsschnittansicht des Halbeitersubstrats 12, in dem Gräben 34 ausgebildet wurden;
  • 4 ist eine Längsschnittansicht eines Halbleitersubstrats 12, in das p-Typ-Ionen implantiert werden;
  • 5 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem Bodenisolierschichten 38a ausgebildet wurden;
  • 6 ist eine Längsschnittansicht des Halbleitersubstrats 12, in das n-Typ-Ionen implantiert werden;
  • 7 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem Seitenisolierschichten 38b und Gateelektroden 40 ausgebildet wurden;
  • 8 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem Sourcebereiche 22 und ein Hochkonzentrationsbereich 26a ausgebildet wurden;
  • 9 ist eine Längsschnittansicht des Halbleiterbauelements gemäß Ausführungsbeispiel 2;
  • 10 ist eine Längsschnittansicht des Halbleiterbauelements gemäß Ausführungsbeispiel 3;
  • 11 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem ein Niederkonzentrationsbereich 26d ausgebildet wurde;
  • 12 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem Gräben 134 ausgebildet wurden;
  • 13 ist eine Längsschnittansicht des Halbleitersubstrats 12, in dem Gräben 34 ausgebildet wurden; und
  • 14 ist eine Längsschnittansicht des Halbleitersubstrats 12, in das n-Typ-Ionen implantiert werden.
  • AUSFÜHRLICHE BESCHREIBUNG
  • AUSFÜHRUNGSBEISPIEL 1
  • Wie es in 1 gezeigt ist, umfasst eine Halbleiterbauelement 10 gemäß Ausführungsbeispiel 1 ein Halbleitersubstrat 12 und Elektroden, Isolierschichten und dergleichen, die sich auf einer vorderen Ober-/Fläche 12a und/oder einer hinteren Ober-/Fläche 12b des Halbleitersubstrats 12 befinden. Das Halbleitersubstrat 12 besteht aus 4H-SiC.
  • Eine Sourceelektrode 80 befindet sich auf der vorderen Ober-/Fläche 12a des Halbleitersubstrats 12. Eine Drainelektrode 84 befindet sich auf der hinteren Ober-/Fläche 12b des Halbleitersubstrats 12. Die Drainelektrode 84 bedeckt im Wesentlichen eine gesamte Fläche der hinteren Ober-/Fläche 12b.
  • Jeder Graben bzw. Trench 34 hat eine Seitenfläche 50. Eine Stufe 35 ist in der Seitenfläche 50 von jedem Graben 34 ausgebildet. Die Seitenfläche 50 von jedem Graben 34 umfasst eine obere Seitenfläche 50a, die sich mit Bezug auf die Stufe 35 auf einer oberen Seite befindet, eine Stufenfläche 50b, die eine Fläche der Stufe 35 darstellt, und eine untere Seitenfläche 50c, die sich mit Bezug auf die Stufe 35 auf eine unteren Seite befindet. Die Stufenfläche 50b der Stufe 35 fällt in ihrer Ausdehnung in Richtung einer Mitte des Grabens 34 in einer Breitenrichtung nach unten ab. Das heißt, dass Abschnitte der Stufenfläche 50b der Stufe 35, die in der Seitenfläche 50 auf beiden Seiten des Grabens 34 ausgebildet sind, in einer konisch zulaufenden bzw. abgeschrägten Form abfallen bzw. geneigt sind. Die obere Seitenfläche 50a und die untere Seitenfläche 50c erstrecken sich im Wesentlichen entlang einer Dickenrichtung des Halbeitersubstrats 12, obgleich die obere Seitenfläche 50a und die untere Seitenfläche 50c leicht in einer konisch zulaufenden bzw. abgeschrägten Form abfallen bzw. geneigt sind.
  • Eine Gateisolierschicht 38 und eine Gateelektrode 40 befinden sich in jedem Graben 34. Die Gateisolierschicht 38 umfasst eine Bodenisolierschicht 38a und eine Seitenisolierschicht 38b. Die Bodenisolierschicht 38a ist eine dicke Isolierschicht, die sich in einem Bodenteil des Grabens 34 befindet. Die Bodenisolierschicht 38a befindet sich in einem Abschnitt des Grabens 34, der sich mit Bezug auf die Stufe 35 auf der unteren Seite befindet. Ein Abschnitt der Seitenfläche 50 des Grabens 34, der sich auf einer Oberseite der Bodenisolierschicht 38a befindet, ist mit einer Seitenisolierschicht 38b bedeckt. Das heißt, dass die Seitenisolierschicht 38b die obere Seitenfläche 50a und die Stufenfläche 50b der Stufe 35 bedeckt. Die Seitenisolierschicht 38b ist mit der Bodenisolierschicht 38a verbunden. Die Gateelektrode 40 befindet sich in einem Abschnitt des Grabens 34, der sich auf der Oberseite der Bodenisolierschicht 38a befindet. Die Gateelektrode 40 ist durch die Seitenisolierschicht 38b und die Bodenisolierschicht 38a gegenüber dem Halbleitersubstrat 12 isoliert. Eine obere Fläche der Gateelektrode 40 ist mit einer Zwischenlagenisolierschicht 36 bedeckt. Die Gateelektrode 40 ist durch die Zwischenlagenisolierschicht 36 gegenüber der Sourceelektrode 80 isoliert.
  • In dem Halbleitersubstrat 12 sind Sourcebereiche (bzw. -gebiete) 22, ein Körperbereich (bzw. -gebiet) 26, ein Driftbereich (bzw. -gebiet) 28, ein Drainbereich (bzw. -gebiet) 30, Bodenbereiche (bzw. -gebiet) 32 und Seitenbereiche (bzw. -gebiete) 33 bereitgestellt.
  • In dem Halbleitersubstrat 12 ist eine Vielzahl der Sourcebereiche 22 ausgebildet. Jeder der Sourcebereiche 22 ist ein n-Typ-Bereich (bzw. -Gebiet). Der Sourcebereich 22 ist an einer zu jedem Graben 34 benachbarten Position bereitgestellt.
  • Der Sourcebereich 22 steht mit der Seitenisolierschicht 38b an der oberen Seitenfläche 50a des Grabens 34 in Kontakt. Der Sourcebereich 22 ist in einem Gebiet bereitgestellt, das der Oberfläche 12a des Halbleitersubstrats 12 gegenüber exponiert bzw. freiliegend bzw. dieser ausgesetzt ist. Der Sourcebereich 22 steht mit der Sourceelektrode 80 in ohmschem Kontakt.
  • Der Körperbereich 26 ist auf seitlichen und unteren Seiten der Sourcebereiche 22 bereitgestellt und steht mit den Sourcebereichen 22 in Kontakt. Der Körperbereich 26 ist ein p-Typ-Bereich (bzw. -Gebiet) und umfasst einen Hochkonzentrationsbereich 26a, einen oberen Bereich 26b und einen unteren Bereich 26c. Der Hochkonzentrationsbereich 26a weist eine höhere p-Typ-Störstellenkonzentration auf als diejenigen des oberen Bereichs 26b und des unteren Bereichs 26c. Der Hochkonzentrationsbereich 26a ist auf den seitlichen Seiten der Sourcebereiche 22 bereitgestellt und der Oberfläche 12a des Halbleitersubstrats 12 gegenüber exponiert. Der Hochkonzentrationsbereich 26a steht mit der Sourceelektrode 80 in ohmschem Kontakt. Der obere Bereich 26b ist auf den unteren Seiten der Sourcebereiche 22 und des Hochkonzentrationsbereichs 26a bereitgestellt. Der obere Bereich 26b steht mit den Seitenisolierschichten 38b an einem Abschnitt der oberen Seitenfläche 50a des Grabens 34 in Kontakt, der sich auf den unteren Seiten der Sourcebereiche 22 befindet. Die p-Typ-Störstellenkonzentration des oberen Bereichs 26b ist niedriger als diejenige des Hochkonzentrationsbereichs 26a. Die p-Typ-Störstellenkonzentration des oberen Bereichs 26b ist so abgestimmt, dass sie eine derartige Konzentration ist, dass ein Abschnitt des oberen Bereichs 26b, der sich nahe den Seitenisolierschichten 38b befindet, in einen n-Typ invertiert werden kann, wenn ein Potential der Gateelektrode 40 erhöht wird. Der untere Bereich 26c ist auf einer unteren Seite des oberen Bereichs 26b bereitgestellt. Die p-Typ-Störstellenkonzentration des unteren Bereichs 26c ist niedriger als diejenige des oberen Bereichs 26b. Eine Grenze 27 zwischen dem unteren Bereich 26c und dem oberen Bereich 26b befindet sich auf einer Tiefe der Stufe 35. Das heißt, dass sich eine Verlängerungslinie der Grenze 27, die sich in Richtung jedes Grabens 34 erstreckt, mit der Stufe 35 schneidet.
  • Der Driftbereich 28 ist ein n-Typ-Bereich (bzw. -Gebiet), der (bzw. das) eine niedrige Konzentration von n-Typ-Störstellen enthält. Die n-Typ-Störstellenkonzentration des Driftbereichs 28 ist niedriger als diejenige der Sourcebereiche 22. Der Driftbereich 28 ist auf einer Unterseite des unteren Bereichs 26c bereitgestellt und steht mit dem unteren Bereich 26c in Kontakt. Der Driftbereich 28 dehnt sich von einer Position an einem unteren Ende des unteren Bereichs 26c bis zu einer Position unterhalb eines unteren Endes des Grabens 34 aus. Der Driftbereich 28 ist durch den Körperbereich 26 von den Sourcebereichen 22 getrennt. Der Driftbereich 28 steht an den unteren Seitenflächen 50c mit den Bodenisolierschichten 38a in Kontakt.
  • Jeder Seitenbereich 33 ist ein n-Typ-Bereich (bzw. -Gebiet). Der Seitenbereich 33 ist auf der Unterseite der Stufe 35 bereitgestellt. Der Seitenbereich 33 ist in einem Gebiet bereitgestellt, das gegenüber der Stufenfläche 50b der Stufe 35 und einem Abschnitt der unteren Seitenfläche 50c, der sich nahe der Stufe 35 befindet, exponiert ist. Der Seitenbereich 33 steht auf einer gesamten Fläche der Stufenfläche 50b der Stufe 35 mit der Seitenisolierschicht 38b in Kontakt. Weiterhin steht der Seitenbereich 33 an einem Abschnitt der unteren Seitenfläche 50c, der sich nahe der Stufe 35 befindet, mit der Bodenisolierschicht 38a in Kontakt. Der Seitenbereich 33 erstreckt sich ausgehend von der Stufenfläche 50b der Stufe 35 nach unten. Der Seitenbereich 33 steht mit dem oberen Bereich 26b und dem unteren Bereich 26c in Kontakt. Weiterhin hat der Seitenbereich 33 sein unteres Ende mit dem Driftbereich 28 verbunden.
  • Die vorgenannten Sourcebereiche 22, der vorgenannte obere Bereich 26b und die vorgenannten Seitenbereiche 33 liegen über die jeweiligen Seitenisolierschichten 38b hinweg den jeweiligen Gateelektroden 40 gegenüber.
  • Jeder Bodenbereich 32 ist ein p-Typ-Bereich (bzw. -Gebiet). Der Bodenbereich 32 ist an einer Position bereitgestellt, die einer Bodenfläche 54 von jedem Graben 34 gegenüber exponiert ist. Der Bodenbereich 32 steht auf einer gesamten Fläche der Bodenfläche 54 des Grabens 34 mit der Bodenisolierschicht 38a in Kontakt. Der Bodenbereich 32 ist von dem Driftbereich 28 umgeben. Der Bodenbereich 32 ist durch den Driftbereich 28 von dem Körperbereich 26 und dem Seitenbereich 33 getrennt. Der Bodenbereich 32 ist mit keiner der Elektroden verbunden, und ein Potential des Bodenbereichs 32 ist ein schwebendes bzw. erdfreies Potential.
  • Der Drainbereich 30 ist ein n-Typ-Bereich (bzw. -Gebiet), der (bzw. das) eine hohe Konzentration von n-Typ-Störstellen enthält. Die n-Typ-Störstellenkonzentration des Drainbereichs 30 ist höher als diejenige des Driftbereichs 28. Der Drainbereich 30 ist auf einer Unterseite des Driftbereichs 28 bereitgestellt. Der Drainbereich 30 steht mit dem Driftbereich 28 in Kontakt und ist durch den Driftbereich 28 von dem Körperbereich 26, den Bodenbereichen 32 und den Seitenbereichen 33 getrennt. Der Drainbereich 30 ist in einem Gebiet bereitgestellt, das der hinteren Ober-/Fläche 12b des Halbleitersubstrats 12 gegenüber exponiert ist. Der Drainbereich 30 steht mit der Drainelektrode 84 in ohmschem Kontakt.
  • Als Nächstes wird ein Betrieb des Halbleiterbauelements 10 beschrieben. In dem Halbleitersubstrat 12 ist ein MOSFET eines n-Kanal-Typs durch die Sourcebereiche 22, den Körperbereich 26, den Driftbereich 28, die Seitenbereiche 33, den Drainbereich 30, die Gateelektroden 40, die Gateisolierschichten 38 und dergleichen bereitgestellt. Damit das Halbleiterbauelement 10 arbeitet, wird ein höheres Potential als ein an die Sourceelektrode 80 angelegtes Potential an die Drainelektrode 84 angelegt. Weiterhin bewirkt ein Anlegen eines Potentials, das gleich oder höher einem Schwellenwert ist, an die Gateelektrode 40, dass der MOSFET eingeschaltet wird. Das heißt, dass ein Kanal in einem Abschnitt (d.h. dem oberen Bereich 26b) des Körperbereichs 26 ausgebildet wird, der sich in einem Gebiet befindet, das mit den Seitenisolierschichten 38b in Kontakt steht. Dies bewirkt, dass Elektronen von der Sourceelektrode 80 über die Sourcebereiche 22, den Kanal, die Seitenbereiche 33, den Driftbereich 28 und den Drainbereich 30 in Richtung der Drainelektrode 84 fließen.
  • Bei diesem Halbleiterbauelement 10 sind die Seitenbereiche 33, die mit Bezug auf den Driftbereich 28 in Richtung einer oberen Seite herausragen, an Positionen bereitgestellt, die mit den Seitenisolierschichten 38b in Kontakt stehen. Der Kanal, der in dem Körperbereich 26 ausgebildet wird, verbindet die Sourcebereiche 22 und die Seitenbereiche 33. Das heißt, dass eine Entfernung zwischen den Sourcebereichen 22 und den Seitenbereichen 33 einer Länge des Kanals entspricht. Die Bereitstellung der Seitenbereiche 33 bewirkt, dass die Kanallänge kürzer ist als eine Dicke des Körperbereichs 26 zwischen dem Driftbereich 28 und den Sourcebereichen 22. Aus diesem Grund weist dieses Halbleiterbauelement 10 einen geringeren Verlust in dem Kanal als ein herkömmliches Halbleiterbauelement auf.
  • Wenn das Potential der Gateelektrode 40 auf ein Potential reduziert wird, das niedriger ist als der Schwellenwert, verschwindet der Kanal, wodurch bewirkt wird, dass der MOSFET ausgeschaltet wird. Dies verursacht, dass sich eine Verarmungsschicht ausgehend von einem p-n-Übergang 29 an einer Grenze zwischen dem Körperbereich 26 und dem Driftbereich 28 in den Körperbereich 26 und den Driftbereich 28 hinein ausdehnt. Die Verarmungsschicht, die sich ausgehend von dem p-n-Übergang 29 in den Driftbereich 28 erstreckt, erreicht die Bodenbereiche 32. Dann breitet sich die Verarmungsschicht ausgehend von den Bodenbereichen 32 in einem Abschnitt des Driftbereichs 28 aus, der sich rund um die Bodenbereiche 32 befindet. Das heißt, dass die Bodenbereiche 32 die Ausdehnung der Verarmungsschicht in den Driftbereich 28 ermöglichen bzw. fördern. Daraufhin erstreckt sich die Verarmungsschicht über eine im Wesentlichen gesamte Fläche des Driftbereichs 28. Da die Ausdehnung der Verarmungsschicht auf diese Weise durch die Bodenbereiche 32 ermöglicht bzw. gefördert wird, wird eine Erzeugung eines hohen elektrischen Felds nahe den Gateisolierschichten 38 verhindert. Dies verbessert eine Stehspannungs- bzw. Spannungsfestigkeitseigenschaft des Halbleiterbauelements 10.
  • Weiterhin erreicht die Verarmungsschicht, die sich ausgehend von dem p-n-Übergang 29 in den Körperbereich 26 erstreckt, bei normaler Verwendung nicht den Sourcebereich 22. Das heißt, dass die Ausdehnung der Verarmungsschicht, die sich ausgehend von dem p-n-Übergang 29 in den Körperbereich 26 erstreckt, in einem Zustand stoppt, in dem die Verarmungsschicht ihr oberes Ende innerhalb des oberen Bereichs 26b hat. Jedoch kann abhängig von einem Betriebszustand einer Schaltung, mit der das Halbleiterbauelement 10 verbunden ist, ein Potential der Drainelektrode 84 extrem hoch werden. Ein Anlegen eines derartigen extrem hohen Potentials an die Drainelektrode 84 kann verursachen, dass die Verarmungsschicht, die sich ausgehend von dem p-n-Übergang 29 in den Körperbereich 26 erstreckt, den Sourcebereich 22 erreicht. Das heißt, dass ein Durchgreifen auftritt. Das Halbleiterbauelement 10 gemäß dem vorliegenden Ausführungsbeispiel weist eine hohe Durchgreifspannung auf, da die Entfernung von dem Driftbereich 28 zu dem Sourcebereich 22 (d.h. die Entfernung von dem p-n-Übergang 29 zu dem Sourcebereich 22) ausreichend lang ist. Dies macht es schwer, dass das Durchgreifen in dem Halbleiterbauelement 10 auftritt.
  • Bei dem Halbleiterbauelement 10 gemäß dem vorliegenden Ausführungsbeispiel ist, wie es vorstehend beschrieben ist, die Dicke des Körperbereichs 26 ausreichend groß, wodurch eine ausreichende Entfernung von dem Driftbereich 28 zu dem Sourcebereich 22 gewährleistet wird. Dies verwirklicht eine hohe Durchgreifspannung. Weiterhin sind bei dem Halbleiterbauelement 10 die n-Typ-Seitenbereiche 33, die von dem Driftbereich 28 nach oben herausragen, an einer Position bereitgestellt, die mit der Seitenisolierschicht 38b in Kontakt steht. Aus diesem Grund ist die Kanallänge (d.h. die Entfernung von dem Sourcebereich 22 zu den Seitenbereichen 33) kurz, obwohl die Dicke des Körperbereichs 26 groß ist. Dies verwirklicht eine Reduzierung des Verlusts in dem Halbleiterbauelement 10. Auf diese Weise macht es dieser Aufbau dieses Halbleiterbauelements 10 möglich, die Durchgreifspannung und die Kanallänge unabhängig anzupassen. Dies ermöglicht sowohl eine hohe Durchgreifspannung als auch die Reduzierung eines Verlusts in dem Kanal.
  • Als Nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements 10 beschrieben. Das Halbleiterbauelement 10 wird aus einem n-Typ-Halbleitersubstrat 12 hergestellt, das insgesamt eine im Wesentlichen gleiche n-Typ-Störstellenkonzentration wie diejenige eines Driftbereichs 28 aufweist. Zunächst werden durch Ionenimplantation von p-Typ-Störstellen, wie es in 2 gezeigt ist, ein unterer Bereich 26c und ein oberer Bereich 26b in dem Halbleitersubstrat 12 ausgebildet. Der untere Bereich 26c wird so ausgebildet, dass er sich auf und über dem Driftbereich 28 befindet. Der obere Bereich 26b wird so ausgebildet, dass er sich auf und über dem unteren Bereich 26c befindet. Der obere Bereich 26b weist eine höhere p-Typ-Störstellenkonzentration auf als diejenige des unteren Bereich 26c. In diesem Stadium ist der obere Bereich 26b an einer Oberfläche 12a des Halbleitersubstrats 12 exponiert bzw. freiliegend.
  • Als Nächstes, wie es in 3 gezeigt ist, wird eine Ätzmaske 70 auf der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet, und wird das Halbleitersubstrat 12 durch die Ätzmaske 70 geätzt. In diesem Stadium wird das Halbleitersubstrat 12 durch anisotropes Trockenätzen geätzt. Dies bewirkt, dass Gräben 34 in der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet werden. Es sollte beachtet werden, dass die p-Typ-Störstellenkonzentration des oberen Bereichs 26b höher ist als diejenige des unteren Bereichs 26c. Aus diesem Grund ist eine Ätzrate in dem oberen Bereich 26b höher als diejenige in dem unteren Bereich 26c. Mit anderen Worten wird der obere Bereich 26b mit einer höheren Geschwindigkeit geätzt als der untere Bereich 26c. Aus diesem Grund, wie es in 3 gezeigt ist, bewirkt die Ausbildung der Gräben 34 die den Driftbereich 28 erreichen, dass eine Breite von jedem Graben 34 in dem oberen Bereich 26b größer ist als eine Breite von jedem Graben 34 in dem unteren Bereich 26c. Als Folge hiervon wird eine Stufe 35 in einer Seitenfläche von jedem Graben 34 auf einer Tiefe einer Grenze 27 zwischen dem oberen Bereich 26b und dem unteren Bereich 26c ausgebildet. Auf diese Weise ermöglicht dieses Verfahren, dass ein Graben 34 mit einer Stufe 35 in seiner Seitenfläche 50 ausgebildet wird, indem der Unterschied in der Ätzrate zwischen dem oberen Bereich 26b und dem unteren Bereich 26c, der durch den Unterschied in der Störstellenkonzentration verursacht wird, genutzt wird. Dieses Verfahren ermöglicht, dass die Gräben 34, die jeweils die Stufe 35 aufweisen, in einem einzigen Ätzprozess ausgebildet werden. Weiterhin ermöglicht dieses Verfahren, dass die Stufenfläche 50b der Stufe 35 in einer Form ausgebildet wird, die in ihrer Ausdehnung in Richtung einer Mitte des Grabens 34 nach unten abfällt. Sobald das Ätzen abgeschlossen ist, wird die Ätzmaske 70 entfernt.
  • Als Nächstes, wie es in 4 gezeigt ist, wird eine Ionenimplantationsmaske 72 auf der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet, und werden p-Typ-Störstellen über die Ionenimplantationsmaske 72 in das Halbleitersubstrat 12 implantiert. In diesem Stadium werden die p-Typ-Störstellen in die Gräben 34 implantiert. Die p-Typ-Störstellen werden in eine Bodenfläche 54 von jedem Graben 34 und die Stufenfläche 50b von jeder Stufe 35 implantiert. Dies bewirkt, dass ein Bodenbereich 32 eines p-Typs in einem Gebiet ausgebildet wird, das an der Bodenfläche 54 exponiert bzw. freiliegend ist. Weiterhin wird ein Seitenbereich 133 des p-Typs in einem Gebiet ausgebildet, das an der Stufenfläche 50b der Stufe 35 exponiert bzw. freiliegend ist. Sobald die Ionenimplantation abgeschlossen ist, wird die Ionenimplantationsmaske 72 entfernt.
  • Als Nächstes wird ermöglicht, dass eine Isolierschicht in den Gräben 34 und auf dem Halbleitersubstrat 12 wächst. Die Isolierschicht wird in dem Graben 34, massiv, und ohne dass ein Raum zurück bleibt, ausgebildet. Als Nächstes wird die Isolierschicht so geätzt, dass ein Abschnitt der Isolierschicht, der sich auf dem Halbleitersubstrat 12 befindet, entfernt wird, und ein Abschnitt der Isolierschicht, der sich in den Gräben 34 befindet, teilweise entfernt wird. In diesem Stadium, wie es in 5 gezeigt ist, dürfen nur Abschnitte der Isolierschicht übrig bleiben, die sich mit Bezug auf die Stufen 35 auf einer unteren Seite befinden. Die verbleibenden Abschnitte der Isolierschicht dienen als Bodenisolierschichten 38a.
  • Als Nächstes, wie es in 6 gezeigt ist, wird eine Ionenimplantationsmaske 74 auf der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet, und werden n-Typ-Störstellen durch die Ionenimplantationsmaske 74 in das Halbleitersubstrat 12 implantiert. In diesem Stadium werden die n-Typ-Störstellen in die Gräben 34 implantiert. Da die Bodenisolierschichten 38a in Abschnitten der Gräben 34 ausgebildet wurden, die sich mit Bezug auf die Stufen 35 auf einer unteren Seite befinden, werden die n-Typ-Störstellen nicht in die Bodenflächen 54 der Gräben 34 implantiert. In diesem Stadium werden die n-Typ-Störstellen in die Stufenflächen 50b der Stufen 35 implantiert. Die n-Typ-Störstellen werden in die Stufenflächen 50b der Stufen 35 mit einer Konzentration implantiert, die höher ist als diejenige der p-Typ-Störstellen, die unter Bezugnahme auf 4 beschrieben sind. Dies bewirkt, dass Halbleiterbereiche, die an den Stufenflächen 50b der Stufen 35 exponiert bzw. freiliegend sind, in einen n-Typ gewandelt werden. Dies bildet Seitenbereiche 33 eines n-Typs aus. Jeder Seitenbereich 33 hat sein unteres Ende mit dem Driftbereich 28 verbunden. Weiterhin, wie es vorstehend erwähnt ist, fällt die Stufenfläche 50b von jeder Stufe 35 in ihrer Ausdehnung in Richtung der Mitte des Grabens 34 nach unten ab. Da die Stufenfläche 50b der Stufe 35 auf diese Weise abfällt, macht es ein Ausbilden eines Seitenbereichs 33 durch Implantation der n-Typ-Störstellen in die Stufenfläche 50b von jeder Stufe 35 möglich, eine Breite Z1 des Seitenbereichs des Seitenbereichs 33 in einer vertikalen Richtung (d.h. einer Dickenrichtung des Halbleitersubstrats 12) zu erhöhen. Aus diesem Grund ist die Breite Z1 von jedem Seitenbereich 33 in der vertikalen Richtung größer als eine Breite Z2 von jedem Bodenbereich 32 in der vertikalen Richtung. Sobald die Ionenimplantation abgeschlossen ist, wird die Ionenimplantationsmaske 74 entfernt.
  • Als Nächstes, wie es in 7 gezeigt ist, wird ermöglicht, dass eine Seitenisolierschicht 38b auf einem Abschnitt der Seitenfläche 50 von jedem Graben 34 wächst, der sich mit Bezug auf die Bodenisolierschicht 38a auf einer oberen Seite befindet. Sobald die Seitenisolierschicht 38b ausgebildet ist, wird eine Gateelektrode 40 in jedem Graben 34 ausgebildet, wie es in 7 gezeigt ist.
  • Sobald die Gateelektroden 40 ausgebildet sind, werden Sourcebereiche 22 und ein Hochkonzentrationsbereich 26a des Körperbereichs 26 ausgebildet, wie es in 8 gezeigt ist, indem p-Typ- und n-Typ-Störstellen selektiv in die Oberfläche 12a des Halbleitersubstrats 12 implantiert werden. Als Nächstes werden Zwischenlagenisolierschichten 36 und eine Sourceelektrode 80 auf der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet. Als Nächstes wird ein Drainbereich 30 durch Implantation von n-Typ-Störstellen in eine hintere Fläche 12b des Halbleitersubstrats 12 ausgebildet. Als Nächstes wird eine Drainelektrode 84 auf der hinteren Fläche 12b des Halbleitersubstrats 12 ausgebildet. Durch diese Prozessschritte wird ein Halbleiterbauelement 10 hergestellt, das in 1 gezeigt ist.
  • Wie es vorstehend beschrieben ist, ermöglicht dieses Verfahren, dass ein Graben 34 mit einer Stufe 35 mit einem einzigen Ätzprozess ausgebildet wird. Dies macht es möglich, das Halbleiterbauelement 10 auf effiziente Weise herzustellen.
  • Weiterhin ermöglicht dieses Verfahren, dass die Stufenfläche 50b der Stufe 35 in einer Form ausgebildet wird, die in ihrer Ausdehnung in Richtung der Mitte des Grabens 34 nach unten abfällt. Daher kann der Seitenbereich 33 mit der großen Breite Z1 in der vertikalen Richtung durch Implantation von n-Typ-Störstellen in die Stufenfläche 50b der Stufe 35 ausgebildet werden. Die große Breite Z1 des Seitenbereichs 33 in der vertikalen Richtung ermöglicht, dass der Seitenbereich 33 mit Bezug auf den Driftbereich 28 in hohem Maße in Richtung einer oberen Seite herausragt. Dies macht es möglich, die Kanallänge kürzer zu machen.
  • AUSFÜHRUNGSBEISPIEL 2
  • Wie es in 9 gezeigt ist, weist ein Halbleiterbauelement gemäß Ausführungsbeispiel 2 Stufen 35 auf, die sich auf einem Niveau befinden, das niedriger liegt als ein Niveau der Grenze 27 zwischen dem oberen Bereich 26b und dem unteren Bereich 26c. Die Stufen 35 befinden sich mit Bezug auf den p-n-Übergang 29 an einer Grenze zwischen dem unteren Bereich 26c und dem Driftbereich 28 auf einer oberen Seite. Die anderen Komponenten des Halbleiterbauelements gemäß Ausführungsbeispiel 2 sind identisch zu denjenigen des Halbleiterbauelements 10 gemäß Ausführungsbeispiel 1. Auch bei dem Halbleiterbauelement gemäß Ausführungsbeispiel 2 ragen die Seitenbereiche 33 mit Bezug auf den Driftbereich 28 in Richtung einer oberen Seite heraus. Dies macht es möglich, Kompatibilität zwischen der Kanallänge und der Durchgreifspannung zu erreichen. Indem eine längere Ätzzeit zur Ausbildung der Gräben 34 als bei Ausführungsbeispiel 1 genommen wird, können sich die Stufen 35 auf dem Niveau befinden, das niedriger liegt als das Niveau der Grenze 27 zwischen dem oberen Bereich 26b und dem unteren Bereich 26c, wie es bei Ausführungsbeispiel 2 der Fall ist.
  • AUSFÜHRUNGSBEISPIEL 3
  • Wie es in 10 gezeigt ist, weist ein Halbleiterbauelement gemäß Ausführungsbeispiel 3 Stufen 35 auf, die nicht abfallen bzw. geneigt sind. Das heißt, dass die Stufen 35 im Wesentlichen parallel zu der Oberfläche 12a des Halbleitersubstrats 12 ausgebildet sind. Weiterhin umfasst bei dem Halbleiterbauelement gemäß Ausführungsbeispiel 3 der Körperbereich 26, auf einer unteren Seite mit Bezug auf den Hochkonzentrationsbereich 26a, nur einen Niederkonzentrationsbereich 26d. Das heißt, während bei Ausführungsbeispiel 1 der Körperbereich 26 den oberen Bereich 26b und den unteren Bereich 26c auf der unteren Seite mit Bezug auf den Hochkonzentrationsbereich 26a umfasst, ist eine p-Typ-Störstellenkonzentration in einem Abschnitt (d.h. dem Niederkonzentrationsbereich 26d) des Körperbereichs 26, der sich mit Bezug auf den Hochkonzentrationsbereich 26a auf der unteren Seite befindet, im Wesentlichen einheitlich bzw. konstant. Die p-Typ-Störstellenkonzentration des Niederkonzentrationsbereichs 26d ist niedriger als diejenige des Hochkonzentrationsbereichs 26a. Auch bei dem Halbleiterbauelement gemäß Ausführungsbeispiel 3 ragt der Seitenbereich 33 mit Bezug auf den Driftbereich 28 in Richtung einer oberen Seite heraus. Dies macht es möglich, die Kompatibilität zwischen der Kanallänge und der Durchgreifspannung zu erreichen.
  • In einem Prozess zur Herstellung eines Halbleiterbauelements gemäß Ausführungsbeispiel 3 wird zunächst, wie es in 11 gezeigt ist, ein Niederkonzentrationsbereich 26d in einem Halbleitersubstrat 12 durch Ionenimplantation von p-Typ-Störstellen ausgebildet. Als Nächstes, wie es in 12 gezeigt ist, wird eine Ätzmaske 76 auf einer Oberfläche 12a des Halbleitersubstrats 12 ausgebildet, und wird das Halbleitersubstrat 12 durch die Ätzmaske 76 geätzt. In diesem Stadium werden Gräben 134 ausgebildet. Jeder Graben bzw. Trench 134 ist flacher als der Graben 34, der in 10 gezeigt ist. Jeder Graben 134 ist schmaler in der Breite als der Graben 34. Nachdem die Gräben 134 ausgebildet wurden, wird die Ätzmaske 76 entfernt. Als Nächstes, wie es in 13 gezeigt ist, wird eine Ätzmaske 78 ausgebildet. Die Ätzmaske 78 weist Öffnungen auf, die jeweils breiter sind als der Graben 134. Dann wird das Halbleitersubstrat 12 durch die Ätzmaske 78 geätzt. Indem das Ätzen auf diese Weise in zwei Schritten durchgeführt wird, können Gräben 34 ausgebildet werden, die jeweils eine flache Stufe 35 aufweisen, wie es in 13 gezeigt ist. In diesem Stadium werden die Gräben 34 so ausgebildet, dass sich die Stufen 35 mit Bezug auf das untere Ende des Niederkonzentrationsbereichs 26d auf einer oberen Seite befinden. Daraufhin kann ein in 10 gezeigtes Halbleiterbauelement erhalten werden, indem das Halbleitersubstrat 12 in der gleichen Weise wie bei Ausführungsbeispiel 1 bearbeitet wird.
  • Bei der Implantation der n-Typ-Störstellen in die Stufen 35 gemäß jedem der vorstehend beschriebenen Ausführungsbeispiele können, wie es in 14 gezeigt ist, alle Öffnungen in der Maske 74 so ausgebildet sein, dass sie breiter sind als der Graben 34, und können die n-Typ-Störstellen auch in Abschnitte einer Oberfläche 12a des Halbleitersubstrats 12 implantiert werden, die benachbart zu den jeweiligen Gräben 34 sind. Dies macht es möglich, die Sourcebereiche 22 zu der gleichen Zeit wie die Seitenbereiche 33 auszubilden.
  • Weiterhin ist bei jedem der vorstehend beschriebenen Ausführungsbeispiele das Potential von jedem Bodenbereich 32 ein schwebendes bzw. erdfreies Potential. Der Bodenbereich 32 kann jedoch mit einem vorbestimmten festen Potential verbunden sein.
  • Weiterhin wurde bei jedem der vorstehend beschriebenen Ausführungsbeispiele ein MOSFET eines n-Kanal-Typs beschrieben. Die hierin offenbarte Technik kann jedoch auf einen MOSFET eines p-Kanal-Typs angewandt werden.
  • Weiterhin können die Bodenisolierschichten 38a ihre oberen Enden mit Bezug auf den p-n-Übergang 29 auf einer unteren Seite haben, obwohl bei Ausführungsbeispiel 1 die Bodenisolierschichten 38a ihre oberen Enden mit Bezug auf den p-n-Übergang 29 auf einer oberen Seite haben.
  • Es wird nun eine Entsprechung zwischen den Komponenten von jedem der vorstehend beschriebenen Ausführungsbeispiele und den Komponenten der Patentansprüche beschrieben. Der Sourcebereich 22 von jedem der Ausführungsbeispiele stellt ein Beispiel des ersten Bereichs gemäß den Patentansprüchen dar. Der Driftbereich 28 von jedem der Ausführungsbeispiele stellt ein Beispiel des zweiten Bereichs gemäß den Patentansprüchen dar.
  • Im Folgenden werden einige der hierin offenbarten technischen Elemente aufgezählt. Es sollte beachtet werden, dass die folgenden technischen Elemente unabhängig voneinander nützlich bzw. verwendbar sind.
  • Bei einer Konfiguration, die hierin als Beispiel offenbart ist, kann die Stufenfläche in ihrer Ausdehnung in Richtung einer Mitte des Grabens nach unten abfallen.
  • Eine derartige Konfiguration macht es möglich, die Breite des Seitenbereichs in der vertikalen Richtung zu erhöhen. Dies macht es möglich, die Abwägungs- bzw. Ausgleichsbeziehung zwischen der Kanallänge und der Durchgreifspannung zu verbessern.
  • Bei einer Konfiguration, die hierin als Beispiel offenbart ist, kann der Körperbereich einen oberen Bereich und einen unteren Bereich umfassen. Der untere Bereich befindet sich auf einer Unterseite des oberen Bereichs. Eine Konzentration von Störstellen des zweiten Leitfähigkeitstyps in dem unteren Bereich ist niedriger als diejenige in dem oberen Bereich. Die Stufe befindet sich auf einem Niveau, das gleich oder unter einem Niveau einer Grenze zwischen dem oberen Bereich und dem unteren Bereich ist.
  • Eine derartige Konfiguration ermöglicht, dass ein Graben mit einer Stufe in einem einzigen Ätzprozess ausgebildet wird, indem der Unterschied in der Ätzrate zwischen dem oberen Bereich und dem unteren Bereich genutzt wird.
  • Bei einer Konfiguration eines Verfahrens, das hierin als Beispiel offenbart ist, kann der Körperbereich einen unteren Bereich, der sich auf der oberen Seite des zweiten Bereichs befindet, und einen oberen Bereich, der sich auf der Oberseite des unteren Bereichs befindet, umfassen. Eine Konzentration von Störstellen des zweiten Leitfähigkeitstyps in dem oberen Bereich ist höher als diejenige in dem unteren Bereich. Bei der Ausbildung des Grabens wird das Halbleitersubstrat so geätzt, dass der Graben so ausgebildet wird, dass er in den oberen Bereich und den unteren Bereich eindringt bzw. diese durchdringt und den zweiten Bereich erreicht.
  • Eine derartige Konfiguration ermöglicht, dass ein Graben mit einer Stufe in einem einzigen Ätzprozess ausgebildet wird, indem der Unterschied der Ätzrate zwischen dem oberen Bereich und dem unteren Bereich genutzt wird.
  • Bei einer Konfiguration eines Verfahrens, das hierin als Beispiel offenbart ist, können Störstellen des zweiten Leitfähigkeitstyps an einer Bodenfläche des Grabens so implantiert werden, dass ein Bodenbereich ausgebildet wird, der vom zweiten Leitfähigkeitstyp ist und der Bodenfläche gegenüber exponiert bzw. freiliegend ist. Die Ausbildung der Gateisolierschicht umfasst eine Ausbildung einer Bodenisolierschicht und eine Ausbildung einer Seitenisolierschicht. Die Bodenisolierschicht wird in einem Abschnitt des Grabens, der sich mit Bezug auf die Stufe auf einer unteren Seite befindet, nach der Implantation der Störstellen des zweiten Leitfähigkeitstyps und vor der Implantation der Störstellen des ersten Leitfähigkeitstyps ausgebildet. Die Seitenisolierschicht wird in einem Abschnitt der Seitenfläche, der sich mit Bezug auf die Bodenisolierschicht auf einer oberen Seite befindet, nach der Implantation der Störstellen des ersten Leitfähigkeitstyps ausgebildet.
  • Bei einer Konfiguration eines Verfahrens, das hierin als Beispiel offenbart ist, können bei der Implantation der Störstellen des ersten Leitfähigkeitstyps die Störstellen des ersten Leitfähigkeitstyps an einer Fläche des Halbleitersubstrats implantiert werden, die benachbart zu dem Graben ist.
  • Eine solche Konfiguration macht es möglich, die Störstellen des ersten Leitfähigkeitstyps in den ersten Bereich zu implantieren, während die Störstellen des ersten Leitfähigkeitstyps in den Seitenbereich implantiert werden.
  • Die Ausführungsbeispiele wurden vorstehend ausführlich beschrieben. Diese stellen jedoch nur Beispiele dar und beschränken die Patentansprüche nicht. Die in den Patentansprüchen beschriebene Technik umfasst verschiedene Modifikationen und Änderungen der vorstehend dargelegten konkreten Beispiele. Die technischen Elemente, die in der vorliegenden Beschreibung oder den Zeichnungen dargelegt sind, weisen unabhängig voneinander oder in Kombination von einigen von diesen technische Nützlichkeit auf, und die Kombination ist nicht auf eine solche beschränkt, die in den ursprünglich eingereichten Patentansprüchen beschrieben ist. Außerdem erreicht die Technik, die in der vorliegenden Beschreibung oder den Zeichnungen beispielhaft dargelegt ist, eine Vielzahl von Aufgaben zugleich, und weist sie technische Nützlichkeit durch Erreichung von einer von solchen Aufgaben auf.
  • Ein Halbleiterbauelement umfasst ein Halbleitersubstrat mit einem Graben, eine Gateisolierschicht und eine Gateelektrode. In einer Seitenfläche des Grabens ist eine Stufe angeordnet. Das Halbleitersubstrat umfasst einen ersten und einen zweiten Bereich, einen Körperbereich und einen Seitenbereich. Der Körperbereich erstreckt sich von einer Position, die mit dem ersten Bereich in Kontakt steht, bis zu einer Position, die sich mit Bezug auf die Stufe auf der unteren Seite befindet. Der Körperbereich steht an einem Abschnitt der oberen Seitenfläche, der sich mit Bezug auf den ersten Bereich auf einer unteren Seite befindet, mit der Gateisolierschicht in Kontakt. Der zweite Bereich befindet sich auf einer Unterseite des Körperbereichs und steht an der unteren Seitenfläche mit der Gateisolierschicht in Kontakt. Der Seitenbereich steht an der Stufenfläche mit der Gateisolierschicht in Kontakt und ist mit dem zweiten Bereich verbunden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2006-128507 A [0002, 0003]

Claims (7)

  1. Halbleiterbauelement mit: einem Halbleitersubstrat (12), das eine Oberfläche (12a) und einen Graben (34) in der Oberfläche (12a) aufweist; einer Gateisolierschicht (38), die eine Innenfläche des Grabens (34) bedeckt; und einer Gateelektrode (40), die sich in dem Graben (34) befindet, wobei eine Stufe (35) in einer Seitenfläche (50) des Grabens (34) angeordnet ist; die Seitenfläche (50) des Grabens (34) eine obere Seitenfläche (50a), die sich mit Bezug auf die Stufe (35) auf einer oberen Seite befindet, eine Stufenfläche (50b), die eine Fläche der Stufe (35) darstellt, und eine untere Seitenfläche (50c), die sich mit Bezug auf die Stufe (35) auf einer unteren Seite befindet, umfasst, wobei das Halbleitersubstrat (12) aufweist: einen ersten Bereich (22), der von einem ersten Leitfähigkeitstyp ist und an der oberen Seitenfläche (50a) mit der Gateisolierschicht (38) in Kontakt steht; einen Körperbereich (26), der von einem zweiten Leitfähigkeitstyp ist, sich von einer Position, die mit dem ersten Bereich (22) in Kontakt steht, bis zu einer Position erstreckt, die sich mit Bezug auf die Stufe (35) auf der unteren Seite befindet, und an einem Abschnitt der oberen Seitenfläche (50a), der sich mit Bezug auf den ersten Bereich (22) auf einer unteren Seite befindet, mit der Gateisolierschicht (38) in Kontakt steht; einen zweiten Bereich (28), der von dem ersten Leitfähigkeitstyp ist, sich auf einer Unterseite des Körperbereichs (26) befindet, und an der unteren Seitenfläche (50c) mit der Gateisolierschicht (38) in Kontakt steht; und einen Seitenbereich (33), der von dem ersten Leitfähigkeitstyp ist, an der Stufenfläche (50b) mit der Gateisolierschicht (38) in Kontakt steht, und mit dem zweiten Bereich (28) verbunden ist.
  2. Halbleitersubstrat (12) gemäß Anspruch 1, wobei die Stufenfläche (50b) in ihrer Ausdehnung in Richtung einer Mitte des Grabens (34) nach unten abfällt.
  3. Halbleitersubstrat (12) gemäß Anspruch 1 oder 2, wobei der Körperbereich (26) einen oberen Bereich (26b) und einen unteren Bereich (26c) umfasst, der untere Bereich (26c) sich auf einer Unterseite des oberen Bereichs (26b) befindet, eine Konzentration von Störstellen des zweiten Leitfähigkeitstyps in dem unteren Bereich (26c) niedriger ist als diejenige in dem oberen Bereich (26b), und die Stufe (35) sich auf einem Niveau befindet, das gleich oder unter einem Niveau einer Grenze zwischen dem oberen Bereich (26b) und dem unteren Bereich (26c) liegt.
  4. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren aufweist: Erstellen eines Halbleitersubstrats (12), das einen zweiten Bereich (28), der von einem ersten Leitfähigkeitstyp ist, und einen Körperbereich (26), der von einem zweiten Leitfähigkeitstyp ist und sich auf einer Oberseite des zweiten Bereichs (28) befindet, umfasst; Ausbilden eines Grabens (34) in dem Halbleitersubstrat (12) derart, dass der Graben (34) in den Körperbereich (26) eindringt, sodass er den zweiten Bereich (28) erreicht, und eine Seitenfläche (50) umfasst, in der eine Stufe (35) an einer Position ausgebildet ist, die sich mit Bezug auf den zweiten Bereich (28) auf einer oberen Seite befindet; Implantieren von Störstellen des ersten Leitfähigkeitstyps an einer Stufenfläche (50b), die eine Fläche der Stufe (35) darstellt, um einen Seitenbereich (33) auszubilden, der von dem ersten Leitfähigkeitstyp ist, der Stufenfläche (50b) gegenüber exponiert ist, und mit dem zweiten Bereich (28) verbunden ist; Ausbilden einer Gateisolierschicht (38), die eine Innenfläche des Grabens (34) bedeckt; Ausbilden einer Gateelektrode (40) in dem Graben (34); und Ausbilden eines ersten Bereichs (22), der von dem ersten Leitfähigkeitstyp ist, in dem Halbleitersubstrat (12), wobei in dem hergestellten Halbleiterbauelement der erste Bereich (22) an einem Abschnitt der Seitenfläche (50), der sich mit Bezug auf die Stufe (35) auf einer oberen Seite befindet, mit der Gateisolierschicht (38) in Kontakt steht.
  5. Verfahren gemäß Anspruch 4, wobei der Körperbereich (26) einen unteren Bereich (26c), der sich auf der Oberseite des zweiten Bereichs (28) befindet, und einen oberen Bereich (26b), der sich auf einer Oberseite des unteren Bereichs (26c) befindet, umfasst, eine Konzentration von Störstellen des zweiten Leitfähigkeitstyps in dem oberen Bereich (26b) höher ist als diejenige in dem unteren Bereich (26c), und bei der Ausbildung des Grabens (34) das Halbleitersubstrat (12) geätzt wird, sodass der Graben (34) so ausgebildet wird, dass er in den oberen Bereich (26b) und den unteren Bereich (26c) eindringt und den zweiten Bereich (28) erreicht.
  6. Verfahren gemäß Anspruch 4 oder 5, zusätzlich mit: Implantieren von Störstellen des zweiten Leitfähigkeitstyps an einer Bodenfläche (54) des Grabens (34), um einen Bodenbereich (32) auszubilden, der von dem zweiten Leitfähigkeitstyp ist und der Bodenfläche (54) gegenüber exponiert ist, wobei die Ausbildung der Gateisolierschicht (38) aufweist: Ausbilden einer Bodenisolierschicht (38a) in einem Abschnitt des Grabens (34), der sich mit Bezug auf die Stufe (35) auf einer unteren Seite befindet, nach der Implantation der Störstellen des zweiten Leitfähigkeitstyps und vor der Implantation der Störstellen des ersten Leitfähigkeitstyps; und Ausbilden einer Seitenisolierschicht (38b) in einem Abschnitt der Seitenfläche (50), der sich mit Bezug auf die Bodenisolierschicht (38a) auf einer oberen Seite befindet, nach der Implantation der Störstellen des ersten Leitfähigkeitstyps.
  7. Verfahren gemäß einem der Ansprüche 4 bis 6, wobei bei der Implantation der Störstellen des ersten Leitfähigkeitstyps die Störstellen des ersten Leitfähigkeitstyps an einer Oberfläche (12a) des Halbleitersubstrats (12) implantiert werden, die benachbart zu dem Graben (34) ist.
DE102015120148.8A 2014-11-21 2015-11-20 Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement Withdrawn DE102015120148A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014236545A JP2016100466A (ja) 2014-11-21 2014-11-21 半導体装置及び半導体装置の製造方法
JP2014-236545 2014-11-21

Publications (1)

Publication Number Publication Date
DE102015120148A1 true DE102015120148A1 (de) 2016-05-25

Family

ID=55914339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015120148.8A Withdrawn DE102015120148A1 (de) 2014-11-21 2015-11-20 Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement

Country Status (4)

Country Link
US (1) US20160149029A1 (de)
JP (1) JP2016100466A (de)
CN (1) CN105633162A (de)
DE (1) DE102015120148A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6702556B2 (ja) * 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法
JP6952826B2 (ja) * 2016-10-31 2021-10-27 株式会社東芝 半導体装置及びその製造方法
JP7278902B2 (ja) 2019-08-07 2023-05-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7458217B2 (ja) 2020-03-19 2024-03-29 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128507A (ja) 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
DE112006001516T5 (de) * 2005-06-10 2008-04-17 Fairchild Semiconductor Corp. Feldeffekttransistor mit Ladungsgleichgewicht
JP2009054638A (ja) * 2007-08-23 2009-03-12 Toyota Motor Corp 半導体装置とその製造方法
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法
JP5849882B2 (ja) * 2011-09-27 2016-02-03 株式会社デンソー 縦型半導体素子を備えた半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128507A (ja) 2004-10-29 2006-05-18 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2016100466A (ja) 2016-05-30
US20160149029A1 (en) 2016-05-26
CN105633162A (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112004000872B4 (de) Anordnung eines Trench-MOSFETs mit Selbstausrichtungsmerkmalen
DE102013106152B4 (de) Drainerweiterte MOS-Vorrichtung für Bulk-FinFET-Technologie und Herstellungsverfahren
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE112014006031B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015001756B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112014006350B4 (de) Halbleitereinrichtungen und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112009005299T5 (de) Halbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102017221950B4 (de) Halbleitervorrichtung
DE112013001287T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE1944793A1 (de) Halbleiterbauelement
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102007055290B4 (de) Halbleitervorrichtung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee