DE112015002028B4 - Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Download PDF

Info

Publication number
DE112015002028B4
DE112015002028B4 DE112015002028.4T DE112015002028T DE112015002028B4 DE 112015002028 B4 DE112015002028 B4 DE 112015002028B4 DE 112015002028 T DE112015002028 T DE 112015002028T DE 112015002028 B4 DE112015002028 B4 DE 112015002028B4
Authority
DE
Germany
Prior art keywords
region
area
diode
igbt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015002028.4T
Other languages
English (en)
Other versions
DE112015002028T5 (de
Inventor
Yasuhiro Hirabayashi
Satoru Machida
Yusuke Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112015002028T5 publication Critical patent/DE112015002028T5/de
Application granted granted Critical
Publication of DE112015002028B4 publication Critical patent/DE112015002028B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (10), miteinem Halbleitersubstrat (12), das einen IGBT-Bereich (20) und einen Diodenbereich (40) umfasst,einer Emitterelektrode (14), die auf einer vorderen Oberfläche des Halbleitersubstrates (12) in dem IGBT-Bereich (20) bereitgestellt ist,einer Anodenelektrode (14), die auf der vorderen Oberfläche des Halbleitersubstrates (12) in dem Diodenbereich (40) bereitgestellt ist, undeiner rückseitigen Elektrode (16), die auf einer rückseitigen Oberfläche des Halbleitersubstrates (12) bereitgestellt ist, wobeider IGBT-Bereich (20) umfasst:einen Emitterbereich (22) vom n-Typ, der mit der Emitterelektrode (14) in Kontakt steht;einen Körperbereich (24) vom p-Typ, der mit der Emitterelektrode (14) in Kontakt steht;einen IGBT-Driftbereich (26) vom n-Typ, der von dem Emitterbereich (22) durch den Körperbereich (24) getrennt ist;einen Kollektorbereich (30) vom p-Typ, der von dem Körperbereich (24) durch den IGBT-Driftbereich (26) getrennt ist, und mit der rückseitigen Elektrode (16) in Kontakt steht;eine Gateisolationsschicht (32), die mit dem Körperbereich (24) in Kontakt steht; undeine Gateelektrode (34), die dem Körperbereich (24) über die Gateisolationsschicht (32) zugewandt ist,der Diodenbereich (40) umfasst:einen Anodenbereich (42) vom p-Typ, der mit der Anodenelektrode (14) in Kontakt steht;einen Diodendriftbereich (44) vom n-Typ, der an den Anodenbereich (42) auf einer Seite der rückseitigen Oberfläche angrenzt, und mit dem IGBT-Driftbereich (26) verbunden ist;einen Pufferbereich (46) vom n-Typ, der an den Diodendriftbereich (44) auf der Seite der rückseitigen Oberfläche angrenzt; undeinen Kathodenbereich (48) vom n-Typ, der an den Pufferbereich (46) auf der Seite der rückseitigen Oberfläche angrenzt, und mit der rückseitigen Elektrode (16) in Kontakt steht,in einer Darstellung der n-Dotierstoffkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ein lokaler Minimalwert (N2) der n-Dotierstoffkonzentration an einer Grenze zwischen dem Kathodenbereich (48) und dem Pufferbereich (46) angeordnet ist, und ein lokaler Maximalwert (N3) der n-Dotierstoffkonzentration in dem Pufferbereich (46) angeordnet ist,ein Spitzenwert (N1) der n-Dotierstoffkonzentration in dem Kathodenbereich (48) und der lokale Maximalwert (N3) höher als die n-Dotierstoffkonzentration in dem Diodendriftbereich (44) sind,zumindest einer von dem Pufferbereich (46) und dem Kathodenbereich (48) einen Kristalldefektbereich (50) aufweist, bei dem Kristalldefekte in einer höheren Konzentration als in einem Bereich um den Kristalldefektbereich (50) verteilt sind, undein Spitzenwert (C1) einer Kristalldefektkonzentration in der Darstellung der Kristalldefektkonzentrationsverteilung entlang der Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche in einem Bereich auf der Seite der rückseitigen Oberfläche hinsichtlich einer spezifischen Position mit der n-Dotierstoffkonzentration, die eine Hälfte des lokalen Maximalwertes (N3) ist, angeordnet ist, wobei die spezifische Position auf einer Seite der vorderen Oberflächenseite hinsichtlich einer Position des lokalen Maximalwertes (N3) angeordnet ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Stand der Technik
  • Die Druckschrift JP 2007 - 288 158 A (nachstehend mit Patentschrift 1 bezeichnet) offenbart eine Halbleitervorrichtung, die eine Diode und einen IGBT (einen sogenannten RC-IGBT) aufweist. Bei dieser Halbleitervorrichtung ist ein Pufferbereich mit relativ hoher n-Dotierstoffkonzentration zwischen einem Kathodenbereich und einem Driftbereich in der Diode bereitgestellt. Falls die Diode abgeschaltet ist, verhindert der Pufferbereich, dass sich eine Verarmungsschicht bis zu dem Kathodenbereich erstreckt.
  • Weiterer Stand der Technik kann aus der Druckschrift DE 10 2014 101 239 A1 , die einen bipolaren Halbleiterschalter mit einem Halbleiterkörper offenbart, und aus der US 2013 / 0 075 783 A1 ersehen werden, die eine Halbleitervorrichtung und ein Herstellungsverfahren für dieselbe offenbart.
  • Erfindungszusammenfassung
  • Technische Aufgabenstellung
  • Bei einer Halbleitervorrichtung gemäß Patentschrift 1, bei der eine Diode und ein IGBT in demselben Halbleitersubstrat bereitgestellt sind, fließen beim Anschalten des IGBT Elektronen von einer Driftschicht in dem IGBT in den Pufferbereich in der Diode. Dementsprechend steigt beim Anschalten des IGBT eine Spannung zwischen einem Emitter und einem Kollektor kurzzeitig an, und ein in dem IGBT fließender Strom steigt des Weiteren an. Eine solche Charakteristik wird als Rücksprung („Snapback“) bezeichnet. Wenn der IGBT einen Rücksprung zeigt, steigen Verluste in dem IGBT an, was problematisch ist. Bei der Technik gemäß der Patentschrift 1 ist das Auftreten eines Rücksprungs durch Einstellen eines spezifischen Widerstandes, einer Dicke und einer Breite der entsprechenden Halbleiterschichten mit einer vorbestimmten Beziehung unterdrückt. Der spezifische Widerstand, die Dicke und die Breite der entsprechenden Halbleiterschichten üben auch einen signifikanten Einfluss auf andere Charakteristiken der Halbleitervorrichtung aus. Falls Randbedingungen an den spezifischen Widerstand, die Dicke und die Breite der Halbleiterschichten gemäß der Patentschrift 1 angelegt werden, gibt es dementsprechend das Problem, dass die Charakteristiken der Halbleitervorrichtung nicht optimiert werden können.
  • Lösung für die Aufgabenstellung
  • Eine erfindungsgemäße Halbleitervorrichtung umfasst ein Halbleitersubstrat, das einen IGBT-Bereich und einen Diodenbereich umfasst. Eine Emitterelektrode ist auf einer vorderen Oberfläche des Halbleitersubstrates in dem IGBT-Bereich bereitgestellt. Eine Anodenelektrode ist auf der vorderen Oberfläche des Halbleitersubstrates in dem Diodenbereich bereitgestellt. Eine rückseitige Elektrode ist auf einer rückseitigen Oberfläche des Halbleitersubstrates bereitgestellt. Der IGBT-Bereich umfasst einen Emitterbereich vom n-Typ, der mit der Emitterelektrode in Kontakt steht; einen Körperbereich vom p-Typ, der mit der Emitterelektrode in Kontakt steht; einen IGBT-Driftbereich vom n-Typ, der von dem Emitterbereich durch den Körperbereich getrennt ist; einen Kollektorbereich vom p-Typ, der von dem Körperbereich durch den IGBT-Driftbereich getrennt ist, und mit der rückseitigen Elektrode in Kontakt steht; eine Gateisolationsschicht, die mit dem Körperbereich in Kontakt steht; und eine Gateelektrode, die dem Körperbereich über die Gateisolationsschicht zugewandt ist. Der Diodenbereich umfasst einen Anodenbereich vom p-Typ, der mit der Anodenelektrode in Kontakt steht; einen Diodendriftbereich vom n-Typ, der an den Anodenbereich auf einer Seite der rückseitigen Oberfläche angrenzt, und mit dem IGBT-Driftbereich verbunden ist; einen Pufferbereich vom n-Typ, der an den Diodendriftbereich auf der Seite der rückseitigen Oberfläche angrenzt; und einen Kathodenbereich vom n-Typ, der an den Pufferbereich auf der Seite der rückseitigen Oberfläche angrenzt, und mit der rückseitigen Elektrode in Kontakt steht. Bei einer Darstellung der n-Dotierstoffkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ist ein lokaler Minimalwert einer n-Dotierstoffkonzentration an einer Grenze zwischen dem Kathodenbereich und dem Pufferbereich angeordnet, und ein lokaler Maximalwert der n-Dotierstoffkonzentration ist in dem Pufferbereich angeordnet. Ein Spitzenwert der n-Dotierstoffkonzentration in dem Kathodenbereich und der lokale Maximalwert sind höher als die n-Dotierstoffkonzentration in dem Diodendriftbereich. Zumindest einer von dem Pufferbereich und dem Kathodenbereich umfasst einen Kristalldefektbereich, in dem Kristalldefekte in einer höheren Konzentration als in einem Bereich um den Kristalldefektbereich verteilt sind. Ein Spitzenwert einer Kristalldefektkonzentration bei der Darstellung der Kristalldefektkonzentrationsverteilung entlang der Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ist in einem Bereich zu der Seite der Rückseite hinsichtlich einer spezifischen Position mit der n-Dotierstoffkonzentration, die eine Hälfte des lokalen Maximalwertes ist, angeordnet, wobei die spezifische Position zu einer Seite der vorderen Oberflächenseite hinsichtlich einer Position des lokalen Maximalwertes angeordnet ist.
  • Bei der erfindungsgemäßen Halbleitervorrichtung beinhaltet zumindest einer von dem Pufferbereich und dem Kathodenbereich den Kristalldefektbereich derart, dass der Spitzenwert der Kristalldefektkonzentration in dem Pufferbereich oder dem Kathodenbereich angeordnet ist. Falls der Kristalldefektbereich als solcher bereitgestellt ist, ist bei angeschaltetem IGBT ein Elektronenfluss von dem IGBT-Driftbereich zu dem Pufferbereich oder dem Kathodenbereich unterdrückt. Der Rücksprung ist dadurch begrenzt.
  • Figurenliste
    • 1 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung 10 bei einem ersten Ausführungsbeispiel;
    • 2 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel zeigt;
    • 3 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem Vergleichsbeispiel;
    • 4 zeigt einen Graphen, der Charakteristiken eines IGBT bei der Halbleitervorrichtung gemäß 3 zeigt;
    • 5 zeigt eine erklärende Darstellung eines Schrittes der Ausbildung von Kristalldefekten;
    • 6 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem zweiten Ausführungsbeispiel;
    • 7 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem zweiten Ausführungsbeispiel zeigt;
    • 8 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem dritten Ausführungsbeispiel;
    • 9 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem dritten Ausführungsbeispiel zeigt;
    • 10 zeigt eine vertikale Schnittansicht einer Halbleitervorrichtung bei einem vierten Ausführungsbeispiel;
    • 11 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem vierten Ausführungsbeispiel zeigt; und
    • 12 zeigt einen Graphen, der die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in einer Tiefenrichtung der Halbleitervorrichtung bei dem fünften Ausführungsbeispiel zeigt;
  • Beschreibung der Ausführungsbeispiele
  • Nachstehend werden zunächst einige Merkmale der Ausführungsbeispiele aufgeführt.
    • (Merkmal 1) Der Spitzenwert der Kristalldefektkonzentration ist in dem Pufferbereich angeordnet. Da ein elektrischer Widerstand in dem Pufferbereich aufgrund der Kristalldefekte leichter ansteigt als in dem Kathodenbereich, kann gemäß einer solchen Ausgestaltung ein Rücksprung geeigneter gehemmt werden.
    • (Merkmal 2) Der Spitzenwert der Kristalldefektkonzentration ist in einem Bereich mit einer n-Dotierstoffkonzentration höher als die Hälfte des lokalen Maximalwertes angeordnet.
    • (Merkmal 3) Der Kristalldefektbereich wird durch Implantieren geladener Teilchen in das Halbleitersubstrat ausgebildet.
  • Eine Halbleitervorrichtung bei einem ersten Ausführungsbeispiel gemäß 1 umfasst ein Halbleitersubstrat 12, eine obere Elektrode 14, und eine untere Elektrode 16. Das Halbleitersubstrat 12 ist ein aus Silizium hergestelltes Substrat. Die obere Elektrode 14 ist an einer oberen Oberfläche (einer vorderen Oberfläche) des Halbleitersubstrates 12 bereitgestellt. Die untere Elektrode 16 ist auf einer unteren Oberfläche (einer hinteren Oberfläche) des Halbleitersubstrates 12 bereitgestellt.
  • Das Halbleitersubstrat 12 weist einen IGBT-Bereich 20 auf, bei dem ein vertikaler IGBT bereitgestellt ist, und einen Diodenbereich 40, bei dem eine vertikale Diode bereitgestellt ist. Die obere Elektrode 14 dient sowohl als Emitterelektrode des IGBT als auch als Anodenelektrode der Diode. Die untere Elektrode 16 dient sowohl als Kollektorelektrode des IGBT als auch als Kathodenelektrode der Diode.
  • In dem Halbleitersubstrat 12 bei dem IGBT-Bereich 20 sind Emitterbereiche 22, ein Körperbereich 24, ein IGBT-Driftbereich 26, ein IGBT-Pufferbereich 28 und ein Kollektorbereich 30 bereitgestellt.
  • Die Emitterbereiche 22 sind Bereiche vom n-Typ, und in einem auf der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt. Die Emitterbereiche 22 sind mit der oberen Elektrode 14 Ohm'sch verbunden.
  • Der Körperbereich 24 ist ein Bereich vom p-Typ, und steht mit den Emitterbereichen 22 in Kontakt. Der Körperbereich 24 ist in einem auf der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt. Der Körperbereich 24 erstreckt sich von den lateralen Seiten der Emitterbereiche 22 zu den Unterseiten der Emitterbereiche 22. Der Körperbereich 24 weist Körperkontaktbereiche 24a und einen Niederkonzentrationskörperbereich 24b auf. Die Körperkontaktbereiche 24a weisen eine hohe p-Dotierstoffkonzentration auf. Die Körperkontaktbereiche 24a sind in einem auf der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt, und sind mit der oberen Elektrode 14 Ohm'sch verbunden. Der Niederkonzentrationskörperbereich 24b weist einen niedrigere p-Dotierstoffkonzentration auf als die Körperkontaktbereiche 24a. Der Niederkonzentrationskörperbereich 24b ist unter den Emitterbereichen 22 und den Körperkontaktbereichen 24a bereitgestellt.
  • Der IGBT-Driftbereich 26 ist ein Bereich vom n-Typ, und steht mit dem Körperbereich 24 in Kontakt. Der IGBT-Driftbereich 26 ist unter dem Körperbereich 24 bereitgestellt. Der IGBT-Driftbereich 26 ist von den Emitterbereichen 22 durch den Körperbereich 24 getrennt.
  • Der IGBT-Pufferbereich 28 ist ein Bereich vom n-Typ, und steht mit dem IGBT-Driftbereich 26 in Kontakt. Der IGBT-Pufferbereich 28 ist unter dem IGBT-Driftbereich 26 bereitgestellt. Der IGBT-Pufferbereich 28 weist eine höhere n-Dotierstoffkonzentration auf als der IGBT-Driftbereich 26.
  • Der Kollektorbereich 30 ist ein Bereich vom p-Typ, und steht mit dem IGBT-Pufferbereich 28 in Kontakt. Der Kollektorbereich 30 ist unter dem IGBT-Pufferbereich 28 bereitgestellt. Der Kollektorbereich 30 ist in einem auf der unteren Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt. Der Kollektorbereich 30 ist mit der unteren Elektrode 16 Ohm'sch verbunden. Der Kollektorbereich 30 ist von dem Körperbereich 24 durch den IGBT-Driftbereich 26 und den IGBT-Pufferbereich 28 getrennt.
  • In der oberen Oberfläche des Halbleitersubstrates 12 ist in dem IGBT-Bereich 20 eine Vielzahl von Gräben bereitgestellt. Jeder der Gräben ist an einer Position bereitgestellt, die zu einem entsprechenden der Emitterbereiche 22 benachbart ist. Jeder der Gräben erstreckt sich zu einer derartigen Tiefe, dass er den IGBT-Driftbereich 26 erreicht.
  • Eine innere Oberfläche eines jeden der Gräben in dem IGBT-Bereich 20 ist mit einer Gateisolationsschicht 32 bedeckt. Darüber hinaus weist jeder der Gräben eine darin angeordnete Gateelektrode 34 auf. Jede Gateelektrode 34 ist von dem Halbleitersubstrat 12 durch die entsprechende Gateisolationsschicht 32 isoliert. Jede Gateelektrode 34 ist dem entsprechenden Emitterbereich 22, dem Niederkonzentrationskörperbereich 24b und dem IGBT-Driftbereich 26 über die entsprechende Gateisolationsschicht 32 zugewandt. Auf jeder Gateelektrode 34 ist eine Isolationsschicht 36 bereitgestellt. Jede Gateelektrode 34 ist von der oberen Elektrode 14 durch die entsprechende Isolationsschicht 36 isoliert.
  • In dem Halbleitersubstrat 12 ist in dem Diodenbereich 40 ein Anodenbereich 42, ein Diodendriftbereich 44, ein Diodenpufferbereich 46 und ein Kathodenbereich 48 bereitgestellt.
  • Der Anodenbereich 42 ist in einem auf der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt. Der Anodenbereich 42 weist Anodenkontaktbereiche 42a und einen Niederkonzentrationsanodenbereich 42b auf. Die Anodenkontaktbereiche 42a weisen eine hohe p-Dotierstoffkonzentration auf. Die Anodenkontaktbereiche 42a sind in einem auf der oberen Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt, und sind mit der oberen Elektrode 14 Ohm'sch verbunden. Der Niederkonzentrationsanodenbereich 42b weist eine niedrigere p-Dotierstoffkonzentration als die Anodenkontaktbereiche 42a auf. Der Niederkonzentrationsanodenbereich 42b ist seitlich zu und unter den Anodenkontaktbereichen 42a bereitgestellt.
  • Der Diodendriftbereich 44 ist ein Bereich vom n-Typ, und steht mit dem Anodenbereich 42 in Kontakt. Der Diodendriftbereich 44 ist unter dem Anodenbereich 42 bereitgestellt. Der Diodendriftbereich 44 weist eine zu der n-Dotierstoffkonzentration in dem IGBT-Driftbereich 26 ungefähr gleiche n-Dotierstoffkonzentration auf. Der Diodendriftbereich 44 ist mit dem IGBT-Driftbereich 26 verbunden. Das bedeutet, der Diodendriftbereich 44 und der IGBT-Driftbereich 26 sind miteinander verbunden, um im Wesentlichen einen einzigen Halbleiterbereich zu bilden.
  • Der Diodenpufferbereich 46 ist ein Bereich vom n-Typ, und steht mit dem Diodendriftbereich 44 in Kontakt. Der Diodenpufferbereich 46 ist unter dem Diodendriftbereich 44 bereitgestellt. Der Diodenpufferbereich weist eine höhere n-Dotierstoffkonzentration als der Diodendriftbereich 44 auf. Der Diodenpufferbereich 46 weist eine zu der n-Dotierstoffkonzentration in dem IGBT-Pufferbereich 28 ungefähr gleiche n-Dotierstoffkonzentration auf. Der Diodenpufferbereich 46 ist mit dem IGBT-Pufferbereich 28 verbunden. Das bedeutet, der Diodenpufferbereich 46 und der IGBT-Pufferbereich 28 sind miteinander verbunden, um im Wesentlichen einen einzigen Halbleiterbereich zu bilden.
  • Der Kathodenbereich 48 ist ein Bereich vom n-Typ, und steht mit dem Diodenpufferbereich 46 in Kontakt. Der Kathodenbereich 48 ist unter dem Diodenpufferbereich 46 bereitgestellt. Der Kathodenbereich 48 weist eine höhere n-Dotierstoffkonzentration als der Diodendriftbereich 44 auf. Der Kathodenbereich 48 ist in einem auf der unteren Oberfläche des Halbleitersubstrates 12 freigelegten Gebiet bereitgestellt. Der Kathodenbereich 48 ist mit der unteren Elektrode 16 Ohm'sch verbunden.
  • In der oberen Oberfläche des Halbleitersubstrates 12 ist in dem Diodenbereich 40 eine Vielzahl von Gräben bereitgestellt. Jeder der Gräben erstreckt sich zu einer derartigen Tiefe, dass er den Diodendriftbereich 44 erreicht.
  • Eine innere Oberfläche eines jeden der Gräben in dem Diodenbereich 40 ist mit einer Isolationsschicht 52 bedeckt. Darüber hinaus weist jeder der Gräben eine darin angeordnete Steuerelektrode 54 auf. Jede Steuerelektrode 54 ist von dem Halbleitersubstrat 12 durch die entsprechende Isolationsschicht 52 isoliert. Jede Steuerelektrode 54 ist dem Anodenbereich 42 und dem Diodendriftbereich 44 über die entsprechende Isolationsschicht 52 zugewandt. Auf jeder Steuerelektrode 54 ist eine Isolationsschicht 56 bereitgestellt. Jede Steuerelektrode 54 ist von der oberen Elektrode 14 durch die entsprechende Isolationsschicht 56 isoliert.
  • In dem Diodenpufferbereich 46 ist ein Kristalldefektbereich 50 bereitgestellt. Der Kristalldefektbereich 50 ist ein Bereich, der eine höhere Kristalldefektkonzentration als umgebende Bereiche (z.B., der Diodendriftbereich 44 und der Kathodenbereich 48) aufweist. In dem Kristalldefektbereich 50 sind Kristalldefekte durch Implantierung geladener Teilchen wie etwa Heliumionen in das Halbleitersubstrat 12 ausgebildet. Die als solche ausgebildeten Kristalldefekte unterbinden die Bewegung von Ladungsträgern. Dementsprechend weist der Kristalldefektbereich 50 einen hohen elektrischen Widerstand auf.
  • 2 zeigt die n-Dotierstoffkonzentrationsverteilung und die Kristalldefektkonzentrationsverteilung in dem Diodenbereich 40 entlang einer Tiefenrichtung des Halbleitersubstrates 12 (einer Richtung von der oberen Oberfläche zu der unteren Oberfläche). Eine Ordinatenachse in 2 zeigt eine Position in der Tiefenrichtung in dem Halbleitersubstrat 12. Eine Abszissenachse in 2 zeigt logarithmisch eine n-Dotierstoffkonzentration und eine Kristalldefektkonzentration. Insbesondere weisen die n-Dotierstoffkonzentration und die Kristalldefektkonzentration unterschiedliche Bereiche auf.
  • In dem Kathodenbereich 48 nimmt die n-Dotierstoffkonzentration bei einer Position der unteren Oberfläche des Halbleitersubstrates 12 einen Spitzenwert N1 an. Die n-Dotierstoffkonzentration verringert sich von der Position des Spitzenwertes N1 zu der Seite der oberen Oberfläche und nimmt dann einen lokalen Minimalwert N2 an der Position einer Grenze zwischen dem Kathodenbereich 48 und dem Diodenpufferbereich 46 an. Das bedeutet, die den lokalen Minimalwert N2 aufweisende Tiefe ist die Grenze zwischen dem Kathodenbereich 48 und dem Diodenpufferbereich 46. Die n-Dotierstoffkonzentration erhöht sich von der Position des lokalen Minimalwert N2 zu der Seite der oberen Oberfläche, und nimmt des Weiteren einen lokalen Maximalwert N3 in dem Diodenpufferbereich 46 an. Die n-Dotierstoffkonzentration verringert sich von der Position des lokalen Maximalwertes N3 zu der oberen Seite, und nimmt des Weiteren einen Wert N4 an der Position einer Grenze zwischen dem Diodenpufferbereich 46 und dem Diodendriftbereich 44 an. In dem Diodendriftbereich 44 ist die n-Dotierstoffkonzentration bei dem Wert N4 ungefähr konstant gehalten. Das bedeutet, ein Bereich, in dem die n-Dotierstoffkonzentration bei einem ungefähr konstanten Wert N4 verteilt ist, ist der Diodendriftbereich 44, und ein Bereich, der auf der Seite einer unteren Oberfläche hinsichtlich des Diodendriftbereich 44 angeordnet ist und eine höhere n-Dotierstoffkonzentration aufweist als der Wert N4, ist der Diodenpufferbereich 46. Der lokale Minimalwert N2 ist höher als der Wert N4. Der lokale Maximalwert N3 ist höher als der lokale Minimalwert N2. Der Spitzenwert N1 ist höher als der lokale Maximalwert N3.
  • Darüber hinaus zeigt jede der Positionen D1 und D2 in der Tiefenrichtung gemäß 2 eine Position mit der n-Dotierstoffkonzentration (N3/2), die eine Hälfte des lokalen Maximalwertes N3 in dem Diodenpufferbereich 46 ist. Die Position D1 ist auf der Seite der oberen Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet, während die Position D2 auf der Seite der unteren Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet ist. Darüber hinaus stellt ein Bereich 60 gemäß 2 einen Bereich zwischen den Positionen D1 und D2 dar. In dem Bereich 60 ist die n-Dotierstoffkonzentration höher als der Wert, der eine Hälfte des lokalen Maximalwertes N3 ist.
  • Darüber hinaus ist gemäß 2 ein Spitzenwert C1 der Kristalldefektkonzentration in dem Diodenpufferbereich 46 angeordnet. Insbesondere ist der Spitzenwert C1 der Kristalldefektkonzentration in dem Bereich 60 angeordnet.
  • Nachstehend wird ein Betrieb der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel im Vergleich mit einem Betrieb einer Halbleitervorrichtung bei einem Vergleichsbeispiel beschrieben. 3 stellt die Halbleitervorrichtung bei dem Vergleichsbeispiel dar. Die Halbleitervorrichtung gemäß 3 unterscheidet sich von der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel in dem, dass sie nicht den Kristalldefektbereich 50 aufweist. Darüber hinaus stellt 4 die gezeigten Charakteristiken in dem Fall dar, dass ein IGBT in der Halbleitervorrichtung gemäß 3 angeschaltet wird. Wenn dieser IGBT betrieben werden soll, wird an die Gateelektroden 34 eine Spannung angelegt, die gleich einem oder höher als ein Schwellwert ist. Dadurch wird ein Kanal in dem Körperbereich 24 im Umfeld jeder Gateisolationsschicht 32 ausgebildet. Bei diesem Zustand wird eine Kollektorspannung (eine Spannung zwischen dem Kollektor und dem Emitter) erhöht. Folglich fließen Elektronen gemäß dem Pfeil 100 bei 3 von den Emitterbereichen 22 in den IGBT-Driftbereich 26. Da hierbei die Kollektorspannung niedrig ist, schaltet ein pn-Übergang an einer Grenze zwischen dem Kollektorbereich 30 und dem IGBT-Pufferbereich 28 nicht an. Dementsprechend fließen Elektronen gemäß den Pfeilen 102 und 104 zu der unteren Elektrode 16 über den Kathodenbereich 48. Viele der Elektronen fließen gemäß dem Pfeil 102 von dem IGBT-Driftbereich 26 in den IGBT-Pufferbereich 28 und fließen des Weiteren zu der unteren Elektrode 16 durch den Diodenpufferbereich 46 und den Kathodenbereich 48. Darüber hinaus fließt ein Teil der Elektronen gemäß dem Pfeil 104 von dem IGBT-Driftbereich 26 in den Diodendriftbereich 44, und fließt danach zu der unteren Elektrode 16 durch den Diodenpufferbereich 46 und den Kathodenbereich 48. Da in dieser Art gemäß 4 ein Strom fließt, steigt der Kollektorstrom mit Erhöhung der Kollektorspannung allmählich an. Darüber hinaus steigt mit Erhöhung des Kollektorstromes eine an den pn-Übergang an der Grenze zwischen dem Kollektorbereich 30 und dem IGBT-Pufferbereich 28 angelegte Spannung ebenso an. Sobald die Kollektorspannung eine Spannung V1 gemäß 4 erreicht, ist der pn-Übergang angeschaltet. Folglich fließen Löcher von dem Kollektorbereich 30 in den IGBT-Driftbereich 26 und aufgrund eines Leitfähigkeitsmodulationsphänomens verringert sich der Widerstand des IGBT-Driftbereiches 26 abrupt. Dementsprechend verringert sich die Kollektorspannung gemäß 4 abrupt auf eine Spannung V2. Danach steigt der Kollektorstrom mit Erhöhung der Kollektorspannung abrupt an. Als solches steigt beim Anschalten des IGBT bei der Halbleitervorrichtung bei dem Vergleichsbeispiel die Kollektorspannung instantan auf die Spannung V1 an, die hoch ist. Das bedeutet, es tritt ein Rücksprung auf. Dementsprechend erfährt die Halbleitervorrichtung bei dem Vergleichsbeispiel beim Anschalten des IGBT große Verluste.
  • Im Gegensatz dazu ist bei der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel gemäß 1 der Kristalldefektbereich 50 in dem Diodenpufferbereich 46 bereitgestellt. Wie vorstehend beschrieben, weist der Kristalldefektbereich 50 einen hohen elektrischen Widerstand auf. Dementsprechend ist der Fluss von Elektronen gemäß den Pfeilen 102 und 104 bei 3 gehemmt. Dementsprechend tritt bei der Halbleitervorrichtung 10 bei dem ersten Ausführungsbeispiel der Rücksprung gemäß 4 weniger wahrscheinlich auf, und die Verluste beim Anschalten des IGBT sind klein.
  • Nachstehend ist ein Verfahren zur Herstellung der Halbleitervorrichtung 10 beschrieben. Zunächst werden gemäß 5 Strukturen anders als die untere Elektrode 16 bei der Halbleitervorrichtung 10 durch ein konventionelles Verfahren ausgebildet. Als nächstes wird die untere Oberfläche des Halbleitersubstrates 12 mit Heliumionen bestrahlt. Die Bestrahlung mit den Heliumionen wird mit einer derart eingestellten Bestrahlungsenergie durchgeführt, dass die Heliumionen in dem Diodenpufferbereich 46 stoppen können. Die Heliumionen, mit denen die untere Oberfläche des Halbleitersubstrates 12 bestrahlt wird, werden in das Halbleitersubstrat 12 implantiert und stoppen in dem Diodenpufferbereich 46. Beim Stoppen der Heliumionen werden nahe den Positionen, bei denen die Heliumionen stoppen, Kristalldefekte ausgebildet. Daher können entsprechend diesem Verfahren Kristalldefekte (d.h. der Kristalldefektbereich 50 wird) in dem Diodenpufferbereich 46 mit einer hohen Konzentration ausgebildet werden. Das bedeutet, der Spitzenwert C1 der Kristalldefektkonzentration ist in dem Diodenpufferbereich 46 ausgebildet. Danach wird die untere Elektrode 16 ausgebildet, um dadurch die Halbleitervorrichtung 10 abzuschließen. Insbesondere werden bei dem erfindungsgemäßen Herstellungsverfahren Heliumionen implantiert, nachdem entsprechende Halbleiterbereiche vom n-Typ oder p-Typ in dem Halbleitersubstrat 12 ausgebildet wurden. Wahlweise kann die Implantierung von Heliumionen vor der Ausbildung der Halbleiterbereiche durchgeführt werden. Darüber hinaus können einige der Halbleiterbereiche vor der Implantierung der Heliumionen ausgebildet werden und die verbliebenen Halbleiterbereiche können nach der Implantierung von Heliumionen ausgebildet werden.
  • Insbesondere ist bei dem vorstehend beschriebenen ersten Ausführungsbeispiel der Spitzenwert C1 der Kristalldefektkonzentration in dem Bereich 60 angeordnet. Jedoch kann der Spitzenwert C1 der Kristalldefektkonzentration an irgendeiner Position sein, solange er in einem Bereich 62 auf der Seite der unteren Oberfläche hinsichtlich der Position D1 (d.h., einer Position, die eine Hälfte der Konzentration des lokalen Maximalwertes N3 aufweist und auf der Seite der oberen Oberfläche hinsichtlich der Position des lokalen Maximalwertes N3 angeordnet ist) gemäß 2 angeordnet ist. Zum Beispiel kann der Maximalwert C1 gemäß 6 und 7 in dem Kathodenbereich 48 angeordnet sein. Darüber hinaus kann der Spitzenwert C1 gemäß 8 und 9 nahe der Tiefe des lokalen Minimalwerte 2 angeordnet sein (d.h., der Grenze zwischen dem Diodenpufferbereich 46 und dem Kathodenbereich 48). Auch mit diesen Abwandlungen kann der Strom, der gemäß den Pfeilen 102 und 104 bei 3 fließt, durch Kristalldefekte gehemmt werden. Das bedeutet, auch mit diesen Abwandlungen kann der Rücksprung begrenzt werden. Darüber hinaus kann der Kristalldefektbereich 50 gemäß den 10 und 11 in einem weiten Bereich in der Tiefenrichtung des Halbleitersubstrates 12 bereitgestellt sein. Auch mit einer derartigen Abwandlung kann der Rücksprung begrenzt werden, solange der Spitzenwert C1 in dem Bereich 62 angeordnet ist. Insbesondere ist der Spitzenwert C1 der Kristalldefektkonzentration bevorzugt in dem Diodenpufferbereich 46 angeordnet. Die n-Dotierstoffkonzentration in dem Diodenpufferbereich 46 ist niedriger als die n-Dotierstoffkonzentration in dem Kathodenbereich 48. Dementsprechend weist der Diodenpufferbereich 46 einen höheren elektrischen Widerstand als der elektrische Widerstand des Kathodenbereiches 48 auf. Dementsprechend ist es nur durch Ausbildung eines relativ kleinen Teils von Kristalldefekten in dem Diodenpufferbereich 46 möglich, den elektrischen Widerstand des Diodenpufferbereich 46 in einem solchen Maße zu erhöhen, dass der Fluss von Elektronen gemäß den Pfeilen 102 und 104 gehemmt wird. Durch Sicherstellung, dass ein kleiner Teil der Kristalldefekte als solche ausgebildet werden, ist es möglich, den Anstieg des An-Widerstandes der Diode aufgrund der Ausbildung von Kristalldefekten zu hemmen. Darüber hinaus ist es möglich, einen Anstieg des Leckstromes in der Diode aufgrund der Ausbildung von Kristalldefekten zu hemmen. Da eine kleine Menge von Kristalldefekten ausgebildet wird, kann darüber hinaus der Schritt der Ausbildung der Kristalldefekte in kurzer Zeit durchgeführt werden, und somit kann die Halbleitervorrichtung 10 effizient hergestellt werden. Darüber hinaus ist der Spitzenwert C1 der Kristalldefektkonzentration gemäß 2 bevorzugt in dem Bereich 60 angeordnet. Wenn der Spitzenwert C1 der Kristalldefektkonzentration als solches in dem Bereich 60 in dem Diodenpufferbereich 46 bereitgestellt ist, weist der Bereich 60 eine hohe n-Dotierstoffkonzentration auf, und, auch falls die Position des Spitzenwertes C1 in dem Bereich 60 etwas geändert wird, unterscheidet sich der Effekt der Begrenzung des Rücksprungs nicht so sehr. Dementsprechend können die Charakteristiken der Halbleitervorrichtung 10 bei einer Massenproduktion von Halbleitervorrichtungen 10 stabil gehalten werden.
  • Darüber hinaus ist bei jedem der vorgenannten Ausführungsbeispiele der Spitzenwert N1 der n-Dotierstoffkonzentration in dem Kathodenbereich 48 an der Position der unteren Oberfläche des Halbleitersubstrates 12 gemäß 2 angeordnet. Jedoch kann gemäß 12 der Spitzenwert N1 an einer Position innerhalb des Kathodenbereiches 48 angeordnet sein.
  • Darüber hinaus ist bei der Halbleitervorrichtung bei jedem der vorgenannten Ausführungsbeispiele der IGBT-Pufferbereich 28 bereitgestellt. Jedoch kann der IGBT-Pufferbereich 28 nicht bereitgestellt sein. Das bedeutet, der Kollektorbereich 30 kann mit dem IGBT-Driftbereich 26 in Kontakt stehen.
  • Darüber hinaus wirkt bei jedem der vorgenannten Ausführungsbeispiele die einzelne obere Elektrode 14 als Emitterelektrode des IGBT und als Anodenelektrode der Diode. Jedoch können die Emitterelektrode des IGBT und die Anodenelektrode der Diode getrennt voneinander auf der oberen Oberfläche des Halbleitersubstrates 12 bereitgestellt sein.

Claims (4)

  1. Halbleitervorrichtung (10), mit einem Halbleitersubstrat (12), das einen IGBT-Bereich (20) und einen Diodenbereich (40) umfasst, einer Emitterelektrode (14), die auf einer vorderen Oberfläche des Halbleitersubstrates (12) in dem IGBT-Bereich (20) bereitgestellt ist, einer Anodenelektrode (14), die auf der vorderen Oberfläche des Halbleitersubstrates (12) in dem Diodenbereich (40) bereitgestellt ist, und einer rückseitigen Elektrode (16), die auf einer rückseitigen Oberfläche des Halbleitersubstrates (12) bereitgestellt ist, wobei der IGBT-Bereich (20) umfasst: einen Emitterbereich (22) vom n-Typ, der mit der Emitterelektrode (14) in Kontakt steht; einen Körperbereich (24) vom p-Typ, der mit der Emitterelektrode (14) in Kontakt steht; einen IGBT-Driftbereich (26) vom n-Typ, der von dem Emitterbereich (22) durch den Körperbereich (24) getrennt ist; einen Kollektorbereich (30) vom p-Typ, der von dem Körperbereich (24) durch den IGBT-Driftbereich (26) getrennt ist, und mit der rückseitigen Elektrode (16) in Kontakt steht; eine Gateisolationsschicht (32), die mit dem Körperbereich (24) in Kontakt steht; und eine Gateelektrode (34), die dem Körperbereich (24) über die Gateisolationsschicht (32) zugewandt ist, der Diodenbereich (40) umfasst: einen Anodenbereich (42) vom p-Typ, der mit der Anodenelektrode (14) in Kontakt steht; einen Diodendriftbereich (44) vom n-Typ, der an den Anodenbereich (42) auf einer Seite der rückseitigen Oberfläche angrenzt, und mit dem IGBT-Driftbereich (26) verbunden ist; einen Pufferbereich (46) vom n-Typ, der an den Diodendriftbereich (44) auf der Seite der rückseitigen Oberfläche angrenzt; und einen Kathodenbereich (48) vom n-Typ, der an den Pufferbereich (46) auf der Seite der rückseitigen Oberfläche angrenzt, und mit der rückseitigen Elektrode (16) in Kontakt steht, in einer Darstellung der n-Dotierstoffkonzentrationsverteilung entlang einer Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche ein lokaler Minimalwert (N2) der n-Dotierstoffkonzentration an einer Grenze zwischen dem Kathodenbereich (48) und dem Pufferbereich (46) angeordnet ist, und ein lokaler Maximalwert (N3) der n-Dotierstoffkonzentration in dem Pufferbereich (46) angeordnet ist, ein Spitzenwert (N1) der n-Dotierstoffkonzentration in dem Kathodenbereich (48) und der lokale Maximalwert (N3) höher als die n-Dotierstoffkonzentration in dem Diodendriftbereich (44) sind, zumindest einer von dem Pufferbereich (46) und dem Kathodenbereich (48) einen Kristalldefektbereich (50) aufweist, bei dem Kristalldefekte in einer höheren Konzentration als in einem Bereich um den Kristalldefektbereich (50) verteilt sind, und ein Spitzenwert (C1) einer Kristalldefektkonzentration in der Darstellung der Kristalldefektkonzentrationsverteilung entlang der Richtung von der vorderen Oberfläche zu der rückseitigen Oberfläche in einem Bereich auf der Seite der rückseitigen Oberfläche hinsichtlich einer spezifischen Position mit der n-Dotierstoffkonzentration, die eine Hälfte des lokalen Maximalwertes (N3) ist, angeordnet ist, wobei die spezifische Position auf einer Seite der vorderen Oberflächenseite hinsichtlich einer Position des lokalen Maximalwertes (N3) angeordnet ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei der Spitzenwert (C1) der Kristalldefektkonzentration in dem Pufferbereich (46) angeordnet ist.
  3. Halbleitervorrichtung (10) nach Anspruch 2, wobei der Spitzenwert (C1) der Kristalldefektkonzentration in einem Bereich mit einer n-Dotierstoffkonzentration, die höher als eine Hälfte des lokalen Maximalwertes (N3) ist, angeordnet ist.
  4. Herstellungsverfahren für eine Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei das Verfahren einen Schritt zur Implantierung von geladenen Teilchen in das Halbleitersubstrat (12) zur Ausbildung eines Kristalldefektbereiches (50) umfasst.
DE112015002028.4T 2014-04-28 2015-02-27 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung Active DE112015002028B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014092438A JP6181597B2 (ja) 2014-04-28 2014-04-28 半導体装置及び半導体装置の製造方法
JP2014-092438 2014-04-28
PCT/JP2015/055954 WO2015166703A1 (ja) 2014-04-28 2015-02-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE112015002028T5 DE112015002028T5 (de) 2017-03-02
DE112015002028B4 true DE112015002028B4 (de) 2020-06-18

Family

ID=54358444

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002028.4T Active DE112015002028B4 (de) 2014-04-28 2015-02-27 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9620499B2 (de)
JP (1) JP6181597B2 (de)
CN (1) CN106463529B (de)
DE (1) DE112015002028B4 (de)
WO (1) WO2015166703A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051970A1 (ja) * 2014-09-30 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016129041A1 (ja) * 2015-02-09 2016-08-18 三菱電機株式会社 半導体装置
US9960269B2 (en) * 2016-02-02 2018-05-01 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6610768B2 (ja) * 2016-02-23 2019-11-27 富士電機株式会社 半導体装置
JP6698487B2 (ja) 2016-09-26 2020-05-27 三菱電機株式会社 半導体装置
JP6547724B2 (ja) * 2016-11-15 2019-07-24 トヨタ自動車株式会社 半導体装置の製造方法
CN110036488B (zh) * 2016-12-09 2023-10-31 国立大学法人九州工业大学 绝缘栅双极型晶体管器件、半导体器件的生产方法以及绝缘栅双极型晶体管器件的生产方法
JP6666292B2 (ja) * 2017-03-22 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
DE112018001627T5 (de) 2017-11-15 2020-01-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110574146B (zh) * 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
JP6863479B2 (ja) * 2017-12-14 2021-04-21 富士電機株式会社 半導体装置およびその製造方法
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
JP7036198B2 (ja) * 2018-04-11 2022-03-15 三菱電機株式会社 半導体装置、半導体ウエハおよび半導体装置の製造方法
US10636898B2 (en) 2018-08-15 2020-04-28 Kabushiki Kaisha Toshiba Semiconductor device
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers
CN109728085B (zh) * 2018-12-29 2021-10-22 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管
JP7241656B2 (ja) * 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法
US20230163120A1 (en) * 2021-11-19 2023-05-25 Intel Corporation Vertical diodes extending through support structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20130075783A1 (en) 2011-09-28 2013-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
DE102014101239A1 (de) 2013-02-07 2014-08-07 Infineon Technologies Ag Bipolarer halbleiterschalter und ein herstellungsverfahren dafür

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282550B2 (ja) * 1996-11-13 2002-05-13 トヨタ自動車株式会社 半導体装置およびその製造方法
JP4857520B2 (ja) 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP4412344B2 (ja) * 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
KR101335833B1 (ko) * 2009-09-07 2013-12-03 도요타 지도샤（주） 다이오드 영역과 ｉｇｂｔ 영역을 갖는 반도체 기판을 구비하는 반도체 장치
WO2011030454A1 (ja) * 2009-09-14 2011-03-17 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5499692B2 (ja) 2009-12-24 2014-05-21 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
EP2720254B1 (de) * 2011-06-08 2019-04-24 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung und herstellungsverfahren dafür
WO2012169053A1 (ja) * 2011-06-09 2012-12-13 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
CN103918078B (zh) * 2011-11-09 2016-09-14 丰田自动车株式会社 半导体装置及其制造方法
JP5895950B2 (ja) 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288158A (ja) 2006-03-22 2007-11-01 Denso Corp 半導体装置およびその設計方法
US20130075783A1 (en) 2011-09-28 2013-03-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
DE102014101239A1 (de) 2013-02-07 2014-08-07 Infineon Technologies Ag Bipolarer halbleiterschalter und ein herstellungsverfahren dafür

Also Published As

Publication number Publication date
JP2015211149A (ja) 2015-11-24
CN106463529A (zh) 2017-02-22
WO2015166703A1 (ja) 2015-11-05
US9620499B2 (en) 2017-04-11
JP6181597B2 (ja) 2017-08-16
CN106463529B (zh) 2019-11-05
US20170069625A1 (en) 2017-03-09
DE112015002028T5 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
DE112015002028B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112013000677B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE112009005299B4 (de) Halbleitervorrichtung
DE102009028555B4 (de) Transistor
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE102013113939B4 (de) Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE102011089452B4 (de) Halbleitervorrichtung
DE112013006666B4 (de) Halbleitereinrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102012211544A1 (de) Halbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE102015102569B4 (de) Halbleiterbauelement
DE102012211374B4 (de) Halbleitergerät und Verfahren zu dessen Herstellung
DE102018203693A1 (de) Halbleitervorrichtung
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102012224291A1 (de) Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
DE102017216923A1 (de) Halbleitervorrichtung
DE102012113027A1 (de) Schottky-Diode und Verfahren zum Herstellen derselben
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102017221950A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R020 Patent grant now final
R084 Declaration of willingness to licence