DE112011103230T5 - Non-Punch-Through-Bipolarleistungshalbleiterbauelement - Google Patents

Non-Punch-Through-Bipolarleistungshalbleiterbauelement Download PDF

Info

Publication number
DE112011103230T5
DE112011103230T5 DE112011103230T DE112011103230T DE112011103230T5 DE 112011103230 T5 DE112011103230 T5 DE 112011103230T5 DE 112011103230 T DE112011103230 T DE 112011103230T DE 112011103230 T DE112011103230 T DE 112011103230T DE 112011103230 T5 DE112011103230 T5 DE 112011103230T5
Authority
DE
Germany
Prior art keywords
layer
depth
wafer
main side
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112011103230T
Other languages
English (en)
Other versions
DE112011103230B4 (de
Inventor
Jan Vobecky
Munaf Rahimo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Ltd Ch
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of DE112011103230T5 publication Critical patent/DE112011103230T5/de
Application granted granted Critical
Publication of DE112011103230B4 publication Critical patent/DE112011103230B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es wird ein Non-Punch-Through-Bipolarleistungshalbleiterbauelement bereitgestellt. Es umfasst einen Halberleiterwafer (2) und einen ersten elektrischen Kontakt auf einer ersten Hauptseite und einen zweiten elektrischen Kontakt auf einer zweiten Hauptseite. Der Wafer (2) umfasst ein Innengebiet (22) mit einer Waferdicke (23) und einem Abschlussgebiet (24), das das Innengebiet (22) umgibt und in dem die Waferdicke (23) mindestens auf der ersten Hauptseite mit einer negativen Abschrägung reduziert ist. Der Halbleiterwafer (2) umfasst mindestens eine zweischichtige Struktur mit Schichten von verschiedenen Leitfähigkeitsarten: – eine Driftschicht (26) von einer ersten Leitfähigkeitsart, – eine erste Schicht von einer zweiten Leitfähigkeitsart, direkt mit der Driftschicht (26) auf der ersten Hauptseite verbunden und den ersten elektrischen Kontakt kontaktierend, wobei sich die erste Schicht zu einer Tiefe der ersten Schicht erstreckt, und – eine zweite Schicht von der zweiten Leitfähigkeitsart, die in dem Abschlussgebiet (24) auf der ersten Hauptseite bis zu einer Tiefe der zweiten Schicht angeordnet ist. Die Tiefe der zweiten Schicht ist größer als die Tiefe der ersten Schicht, wobei die Tiefe der ersten Schicht höchstens 45 μm beträgt. Die Dotierkonzentration der zweiten Schicht ist niedriger als die Dotierkonzentration der ersten Schicht.

Description

  • Erfindungsgebiet
  • Die Erfindung betrifft das Gebiet der Leistungselektronik und insbesondere ein Non-Punch-Through-Bipolarleistungshalbleiterbauelement gemäß dem Oberbegriff von Anspruch 1 und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements.
  • Allgemeiner Stand der Technik
  • In US 5,710,442 wird ein Netz-Thyristor (PCT – Phase Control Thyristor) 10 mit einem Wafer 2 beschrieben, auf dem auf einer Kathodenseite 31 ein Kathodenkontakt 3 angeordnet ist. Ein Anodenkontakt 4 ist auf einer Anodenseite 41 des Wafer gegenüber der Kathodenseite 31 angeordnet. Innerhalb des Wafer 2 ist eine (n–)-dotierte Driftschicht 26 angeordnet. Auf dieser Driftschicht 26 ist zu der Kathodenseite 31 eine p-dotierte Basisschicht 5 vorgesehen, die den Kathodenkontakt 3 kontaktiert. (n+)-dotierte Kathodenschichten 7 und (p+)-Kurzgebiete 8 sind in die Basisschicht 5 eingebettet. Sie kontaktieren auch die Kathodenelektrode 3. Seitlich von dem Kathodenkontakt 3 und durch die Driftschicht 26 von ihm getrennt ist ein Gatekontakt 95 angeordnet.
  • Auf der Anodenseite 41 ist eine p-dotierte Anodenschicht 6 angeordnet, die die Anodenelektrode 4 kontaktiert. Die Kathoden- und Anodenseite 31, 41 sollen die Ebene sein, auf der die Außenseite der Basisschicht 5 bzw. der Anodenschicht 6 positioniert sind und auf welcher Ebene die Kontakte 3, 4 angeordnet sind.
  • Der Wafer 2 umfasst ein Innengebiet 22 mit einer zwischen der Kathoden- und Anodenseite 31, 41 gemessenen Waferdicke 23 und einem Abschlussgebiet 24, das das Innengebiet 22 umgibt. In dem Abschlussgebiet 24 sind eine erste und zweite p-dotierte Randschicht 58, 68 mit einer niedrigeren Dotierkonzentration als die Basisschicht 5 bzw. die Anodenschicht 6 angeordnet. Auch die Randschichten 58, 68 enden in einer kleineren Tiefe 59, 69 als die Basisschicht 5 bzw. die Anodenschicht 6.
  • Die Basisschicht 5 ist bis zu einer Basisschichttiefe 51 angeordnet, welche Tiefe ab der Kathodenseite 31 und in einer orthogonalen Projektion dazu gemessen ist. Die Basisschicht 5 und die erste Randschicht 58, die auf der Kathodenseite 31 angeordnet sind, weisen eine Basisschichttiefe 51 und die Tiefe 59 der ersten Randschicht auf. Die Tiefen 51, 59 sind als der Abstand der größten Tiefe gemessen, zu der aus sich die Schichten 5, 58 von der Kathodenseite 31 aus erstrecken. Die Anodenschichttiefe 61 und die Tiefe 69 der zweiten Randschicht, welche zweite Randschicht 68 auf der Anodenseite 41 angeordnet ist, sind ab der Anodenseite 41 gemessen.
  • Die Randschichtdicken 50, 60 sind als die größte Dicke der Schicht in orthogonaler Projektion auf die Kathodenseite (oder Anodenseite) 31, 41 gemessen. Die Randschichten 58, 68 weisen eine Dicke auf, die mit zunehmendem Abstand von dem Innengebiet 22 ständig abnimmt, das heißt, die Randschichten weisen eine negative Abschrägung 53 auf. Die Oberfläche des Wafer in dem Abschlussgebiet 24 bildet dadurch einen negativen Winkel mit der Ebene der Kathodenseite 31 bzw. Anodenseite 41.
  • Da der Winkel, unter dem die Dicke der Randschichten 50, 60 abnimmt, klein ist (etwa 2°), um das elektrische Feld langsam zu dem Seitenrand des Bauelements zu reduzieren, und da die Basisschichttiefe 51 so gewählt ist, dass sie tiefer ist als die Tiefe 59 der ersten Randschicht, entstehen in dem Innengebiet 22 (aktiven Bereich) des Bauelements starke Verluste.
  • US 7 187 058 beschreibt eine Leistungsdiode mit einer steilen negativen Abschrägung. Die p+-dotierte Basisschicht reicht bis zu dem Rand des Bauelements. Eine Abschlussschicht, die schwach dotiert ist, erstreckt sich zu der Rückseite des Bauelements, so dass sie die n+-dotierte Schicht an der Rückseite erreicht.
  • Ein derartiges Bauelement weist eine Sperrschichtrandzone (JTE – Junction Termination Extension) auf. Das Raumladungsgebiet des in Sperrrichtung vorgespannten p-n-Übergangs ist entlang der schwach dotierten Abschlussschicht zu der rückseitigen n+-Schicht am Rand verarmt, was der sogenannte Kanalstopp ist.
  • Die negative Abschrägung macht die Abschlussschicht im Vergleich zu einem vertikalen Bauelement länger, was eine höhere Durchschlagspannung ergibt. Die Notwendigkeit zum Erweitern der Abschlussschicht zu der gegenüberliegenden Seite bedeutet, dass sie nur auf Dioden angewendet werden kann, weil die Dioden eine n-dotierte Schicht auf der Rückseite aufweisen, und bedeutet, dass die Abschrägung sehr steil ist, damit sie sich zur Rückseite erstreckt.
  • In EP 0 485 059 wird eine Diode nach dem Stand der Technik mit einer Anodenschicht vom p+-Typ von 14–70 μm beschrieben, ohne irgendeine abgefaste Abschlussstruktur zu offenbaren. Auch US 2007/108558 beschreibt eine andere Diode nach dem Stand der Technik mit einer Anodenschicht von 3 μm ohne abgefaste Abschlussstruktur.
  • In US 4 079 403 ist ein Thyristor mit einer einseitigen negativen Abschrägung beschrieben, die sich wiederum zu der anderen Hauptseite des Bauelements erstreckt, das heißt, das Bauelement weist einen steilen Abschlussfasenwinkel auf. Die Basisschicht und die Anodenschicht erstrecken sich zu den seitlichen Rändern des Bauelements. Die Schichten sind in einer konstanten Tiefe von der ersten Hauptseite abgeschlossen (welche erste Hauptseite als diejenige Ebene gegeben ist, zu der sich die vorderseitige Oberfläche des Wafer in dem Innengebiet erstreckt).
  • Offenbarung der Erfindung
  • Eine Aufgabe der Erfindung besteht in der Bereitstellung eines Non-Punch-Through-Bipolarleistungshalbleiterbauelements mit reduzierten Verlusten und einem niedrigen Einschaltzustandsspannungsabfall VT und Sperrverzögerungsladung Qrr und in der Bereitstellung eines Herstellungsverfahrens für ein derartiges Bauelement.
  • Die Aufgabe wird durch ein Non-Punch-Through-Bipolarleistungshalbleiterbauelement nach Anspruch 1 und durch ein Herstellungsverfahren nach Anspruch 12 gelöst.
  • Das erfindungsgemäße Non-Punch-Through-Bipolarleistungshalbleiterbauelement umfasst einen Halbleiterwafer und einen auf einer ersten Hauptseite des Wafer ausgebildeten ersten elektrischen Kontakt und einen auf einer der ersten Hauptseite gegenüberliegenden zweiten Hauptseite des Wafer ausgebildeten zweiten elektrischen Kontakt.
  • Der Halbleiterwafer umfasst mindestens eine zweischichtige Struktur mit Schichten von unterschiedlichen Leitfähigkeitsarten mit:
    • – einer Driftschicht einer ersten Leitfähigkeitsart,
    • – einer ersten Schicht einer zweiten Leitfähigkeitsart, angeordnet auf und direkt verbunden mit der Driftschicht zu der ersten Hauptseite und den elektrischen Kontakt kontaktierend, welche erste Schicht bis zu einer Tiefe der ersten Schicht angeordnet ist, wobei die Tiefe der ersten Schicht als die größte Tiefe gemessen ist, zu der sich die Schicht von der ersten Hauptseite und in orthogonaler Projektion zu der ersten Hauptseite erstreckt.
  • Wie dem Fachmann gut bekannt ist, ist ein Non-Punch-Through-Leistungs-PCT ein Bauelement, bei dem die Driftschicht von der ersten Leitfähigkeitsart mit der Anodenschicht (dritte Schicht) in Kontakt steht, ohne eine stark dotierte Schicht von der ersten Leitfähigkeitsart (Pufferschicht genannt) dazwischen aufzuweisen. Das elektrische Feld in Blockierbedingung für ein Non-Punch-Through-Bauelement ist dreieckig und stoppt innerhalb der Driftschicht. Das Raumladungsgebiet erreicht nicht die Anodenschicht.
  • Ein eine derartige Pufferschicht umfassendes Bauelement ist ein sogenanntes Punch-Through-Bauelement. Bei höheren Blockierspannungen wird das elektrische Feld an der Grenze zwischen der Drift- und Pufferschicht null nicht erreicht haben. Entlang eines kurzen Abstands in der Pufferschicht nimmt es dann aufgrund der hohen Dotierkonzentration schnell auf null ab.
  • Der Wafer umfasst ein Innengebiet mit einer zwischen der ersten und zweiten Hauptseite gemessenen Waferdicke und einem Abschlussgebiet, das das Innengebiet umgibt und in dem die Waferdicke mindestens auf der ersten Hauptseite mit einer negativen Abschrägung reduziert ist. Die Waferdicke ist von jener Außenseite des Wafer, auf der der erste elektrische Kontakt positioniert ist, reduziert, das heißt, der Wafer weist eine negative Abschrägung auf, beispielhaft mit mindestens einem Winkel. Die Oberfläche des Wafer in dem Abschlussgebiet bildet dadurch mindestens einen negativen Winkel mit der Ebene der ersten Hauptseite.
  • Eine zweite Schicht von der zweiten Leitfähigkeitsart ist in dem Abschlussgebiet auf der ersten Hauptseite bis zu einer Tiefe der zweiten Schicht angeordnet. Die Tiefe der zweiten Schicht wird als der größte Abstand ab der ersten Hauptseite gemessen, zu der sich die zweite Schicht erstreckt, und in orthogonaler Projektion zu der ersten Hauptseite. Diese Tiefe der zweiten Schicht ist größer als die Tiefe der ersten Schicht, wohingegen ihre Dotierkonzentration niedriger ist als die der ersten Schicht.
  • Die Tiefe der ersten Schicht beträgt höchstens 45 μm, beispielhaft höchstens 30 μm. Bei einem Ausführungsbeispiel kann die Tiefe der ersten Schicht bis zu mindestens viermal, insbesondere zehnmal oder sogar mindestens fünfzehnmal, kleiner sein als die Tiefe der zweiten Schicht.
  • Solche Bauelemente werden für eine Blockierspannung von mindestens 1000 V, insbesondere von mindestens 1600 V, verwendet. Die gegebenen Driftschichtdicken stellen den Betrieb des Bauelements bis zu derartigen Blockierspannungen sicher.
  • Bei einer bevorzugten Ausführungsform wird ein Wafer von einer ersten Leitfähigkeitsart bereitgestellt und eine schwach dotierte zweite Schicht wird auf der ersten Hauptseite hergestellt durch Aufbringen einer ersten Maske auf der ersten Hauptseite, die ein Innengebiet des Wafer bedeckt. Dann werden Ionen auf der ersten Hauptseite in einem Abschlussgebiet aufgebracht, das das Innengebiet umgibt. Die Ionen werden in dem Abschlussgebiet in den Wafer bis zu einer Tiefe der zweiten Schicht diffundiert. Danach wird die erste Maske entfernt. Dann wird eine erste Schicht, die stärker dotiert ist als die zweite Schicht, durch Aufbringen von Ionen auf der ersten Hauptseite und Diffundieren der Ionen in den Wafer in eine Tiefe der ersten Schicht von höchstens 45 μm, insbesondere 30 μm ab der ersten Hauptseite, hergestellt. Somit ist die Tiefe der ersten Schicht geringer als die Tiefe der zweiten Schicht. Dann werden der erste und zweite elektrische Kontakt auf den Wafer auf dem Innengebiet aufgebracht. Eine negative Abschrägung des Wafer wird auf der ersten Hauptseite in dem Abschlussgebiet durch teilweises Entfernen von Wafermaterial von der ersten Hauptseite im Abschlussgebiet hergestellt. Falls das Bauelement eine vierschichtige Struktur aufweist (z. B. Thyristor), kann das gleiche Verfahren für die Herstellung der Schichten auf der zweiten Seite angewendet werden, beispielhaft gleichzeitig mit den Schichten auf der ersten Seite, das heißt, eine zweite Schicht wird zusammen mit einer vierten Schicht in dem Abschlussgebiet hergestellt und die eine erste Schicht wird mit einer dritten Schicht als Basis- und Anodenschicht hergestellt. Ein derartiges Herstellungsverfahren kann leicht durchgeführt werden, weil nicht viele Masken benötigt werden. Wenngleich sich auch die erste (und dritte Schicht) in das Abschlussgebiet erstreckt, beeinflusst ihre stärkere Dotierkonzentration die elektrischen Eigenschaften kaum, weil die höchste Dotierkonzentration, die auf der Oberfläche des planen Wafers (vor dem Anschrägen) angetroffen wird, in dem Anfasungsschritt entfernt wird, so dass die Dotierkonzentration in dem Abschlussgebiet in seitlicher Richtung (in einer Richtung weg von dem Innengebiet, d. h. parallel zu der ersten Hauptseite) und in der Richtung vertikal zu dieser Richtung, d. h. senkrecht von der ersten Hauptseite, im Vergleich zu der Dotierkonzentration im Innengebiet schnell abfällt. Die reduzierte Dicke der ersten Schicht im Vergleich zu Bauelementen nach dem Stand der Technik führt zu einem reduzierten Einschaltzustandspannungs VT. Es werden auch andere Parameter wie die Sperrverzögerungsladung Qrr, die Ausschaltzeit tq und der größte Stoßstrom verbessert. Im Vergleich zum Stand der Technik wird diese Verbesserung durch aggressives Verdünnen der ersten Schicht erzielt. Die Gesamtbauelementdicke kann aufgrund der dünneren ersten Schicht reduziert werden, während die Blockierfähigkeit in Sperrrichtung und Durchlassrichtung mit Hilfe des modifizierten Übergangsabschlusses mit schwach dotierten Abschlussschichten vom P-Typ und negativer Abschrägung aufrechterhalten wird. Das Aufrechterhalten der negativen Abschrägung hat den Vorteil einer robusten Blockierung in Sperrrichtung bis zur Durchschlagspannung, wenn ein signifikanter Strom durch den Übergangsabschluss an der Peripherie fließen kann, sich aber immer noch nicht der Oberfläche eines Bauelements nähert. Dies ist beispielsweise für eine hohe Lawinenblitztestfähigkeit in Thyristoren für HVDC erforderlich, die bei großen Strömen hinter dem Knie einer umgekehrten I-U-Kurve arbeiten können.
  • Beispielsweise weist ein Netz-Thyristor (PCT) im Vergleich zu existierenden Thyristoren mit gemeinsamer Tiefe von Schichten der zweiten Leitfähigkeitsart (zweite Randschicht und Anodenschicht bzw. erste Randschicht und Basisschicht) oder noch niedrigeren Tiefen für die Randschichten einen niedrigeren Einschaltzustandsspannungsabfall VT bis zu sehr hohen Strömen gleichzeitig mit sehr hohen Blockierfähigkeiten in Durchlassrichtung und Sperrrichtung auf. Der geringere VT-Wert impliziert beispielsweise eine größere Energieeinsparung und einen höheren Verkaufspreis eines HVDC-Systems, kann aber auch für andere Parameter in anderen Anwendungen günstig sein.
  • Mit der vorliegenden Erfindung kann ein PCT bei einem viel dünneren Ausgangssiliziumwafer für eine gegebene Spannungsklasse verarbeitet werden, was zu einem niedrigeren VT und Qrr führt. Weil der PCT ein Non-Punch-Through-Bauelement mit symmetrischer Blockierung ist, d. h. Blockierung in Durchlassrichtung und Sperrrichtung, ist das Auftragen einer dünneren Driftschicht mit einer Feldstoppschicht (Pufferschicht) nicht anwendbar. Folglich muss die Dicke der Driftschicht für eine gegebene Spannungsklasse beibehalten werden. Bei der vorliegenden Erfindung kann das Bauelement auch aggressiv verdünnte Schichten der zweiten Leitfähigkeitsart im Innengebiet auf beiden Hauptseiten des Wafer umfassen, d. h. die Anoden- und Basisschicht. Beispielsweise kann die Waferdicke eines PCT mit VRRM = 8,5 kV um etwa 10% reduziert werden, falls die Dicken von Anoden- und P-Basisschicht auf etwa 25% der Dicken von Bauelementen nach dem Stand der Technik reduziert werden.
  • Um die Blockierung sowohl in Durchlassrichtung als auch Sperrrichtung auf der Ebene eines Bauelements nach dem Stand der Technik mit dicker Anoden- und Basisschicht beizubehalten, können lokale tiefe Abschlussschichten der zweiten Leitfähigkeitsart am Abschlussgebiet verwendet werden. Die tiefen Abschlussschichten gestatten es, Übergangsabschlüsse mit einzelner oder doppelter negativer Abschrägung zu haben, was im Prinzip eine in HVDC-Anwendungen erforderliche hohe Lawinenblitzfähigkeit liefert. Während relevante Bauelementparameter (VT, Qrr, tq, und Stoßstromfähigkeit) verbessert werden, hält die vorliegende Erfindung die anderen, für HVDC relevanten Parameter wie Lawinenblitzfähigkeit auf der Höhe wie für Bauelemente nach dem Stand der Technik.
  • Ein weiterer Vorteil der vorliegenden Erfindung ist die Reduktion des Wärmebudgets (Produktionskosten), weil die Produktion von dünneren Schichten eine geringere Diffusionszeit erfordert. Da die Dotierstoffabscheidung durch Ionenstrahlimplantation ersetzt werden kann, ist weniger Hochtemperaturgettern (Zeit) erforderlich, wodurch ebenfalls Wärmebudget eingespart wird.
  • Kurze Beschreibung der Zeichnungen
  • Der Gegenstand der Erfindung wird im folgenden Text unter Bezugnahme auf die beigefügten Zeichnungen ausführlicher erörtert. Es zeigen:
  • 1 einen Netz-Thyristor nach dem Stand der Technik;
  • 2 einen Netz-Thyristor gemäß der Erfindung;
  • 3 einen weiteren Netz-Thyristor gemäß der Erfindung;
  • 4 eine Diode gemäß der Erfindung;
  • 5–12 verschiedene Schritte von Verfahren zum Herstellen eines Halbleiterbauelements gemäß der Erfindung.
  • Die in den Figuren verwendeten Bezugssymbole und ihre Bedeutung sind in der Liste von Bezugssymbolen zusammengefasst. Allgemein sind gleiche oder gleich funktionierende Teile mit den gleichen Bezugssymbolen versehen. Die beschriebenen Ausführungsformen sind als Beispiele zu verstehen und sollen die Erfindung nicht beschränken.
  • Modi zum Ausführen der Erfindung
  • In 2 ist ein Non-Punch-Through-Bipolarleistungshalbleiterbauelement in Form eines phasengesteuerten Thyristors (PCT) 1 mit einer Blockierspannung von mindestens 1000 V gemäß der Erfindung gezeigt. Das Bauelement umfasst einen Halbleiterwafer 2 mit Schichten von verschiedenen Leitfähigkeitsarten, auf welchem Wafer 2 ein Kathodenkontakt 3 auf einer Kathodenseite 31 des Wafer ausgebildet ist und ein Anodenkontakt 4 auf einer Anodenseite 41 des Wafer gegenüber der Kathodenseite 31 ausgebildet ist. Eine (n–)dotierte Driftschicht 26 ist in dem Wafer ausgebildet. Eine p-dotierte Basisschicht 5 ist auf der Driftschicht 26 zur Kathodenseite 31 angeordnet. Sie kontaktiert den Kathodenkontakt 3. Die Basisschicht 5 ist direkt bei der Driftschicht 26 angeordnet, was bedeutet, dass keine andere Zwischenschicht von der zweiten Leitfähigkeitsart zwischen der Basisschicht 5 und der Driftschicht 26 angeordnet ist. Die Basisschicht 5 und die Driftschicht 26 sind miteinander verbunden, das heißt, sie berühren einander. Die Basisschicht 5 erstreckt sich in den Wafer 2 bis zu einer Basisschichttiefe 51. Die Basisschichttiefe 51 wird als die größte Distanz gemessen, zu der sich die Basisschicht 5 von der Kathodenseite 31 und in orthogonaler Projektion zu der Kathodenseite 31 erstreckt. Die Basisschicht ist beispielhaft als eine durchgehende Schicht mit einer konstanten Basisschichttiefe ausgebildet, und die Basisschicht 5 kann sich in das Abschlussgebiet 24 erstrecken, das heißt, die Tiefe 51 der Basisschicht wird auch im Abschlussgebiet 24 aufrechterhalten. Jedenfalls soll die Kathodenseite 31 die Ebene sein, in der die Außenseite der Basisschicht 5, d. h. diejenige Seite der Basisschicht 5, die der Driftschicht 26 gegenüberliegt, positioniert ist.
  • Der Wafer 2 umfasst ein Innengebiet 22 mit einer Waferdicke 23, die als die größte Dicke in orthogonaler Projektion zwischen der Kathodenseite und Anodenseite 31, 41 gemessen ist, und ein Abschlussgebiet 24, das das Innengebiet 22 umgibt und in dem die Waferdicke 23 mindestens auf einer Seite 31, 41 reduziert ist. Der erste und zweite elektrische Kontakt 3, 4 sind innerhalb des Innengebiets 22 seitlich abgeschlossen.
  • Eine erste p-dotierte Abschlussschicht 54 ist auf der Kathodenseite 31 im Abschlussgebiet 24 angeordnet, die bis zu einer Tiefe 55 der ersten Abschlussschicht angeordnet ist, wobei die Tiefe 55 der ersten Abschlussschicht als der größte Abstand von der Kathodenseite 31 aus gemessen ist, bis zu der sich die erste Abschlussschicht 54 erstreckt, und in orthogonaler Projektion auf die Kathodenseite 31. Die Tiefe 55 der ersten Abschlussschicht ist größer als die Basisschichttiefe 51, wohingegen die größte Dotierkonzentration der ersten Abschlussschicht 54 unter einer größten Dotierkonzentration der Basisschicht 5 liegt. Für die sich in das Abschlussgebiet 24 erstreckende Basisschicht 5 ist die erste Abschlussschicht 54 zwischen der Basisschicht 5 und der Driftschicht 26 angeordnet. Die größte Dotierkonzentration der Basisschicht 5 wird als die größte Dotierkonzentration jener Schicht innerhalb des Innengebiets gemessen, wohingegen die größte Dotierkonzentration der zweiten Schicht als die größte Dotierkonzentration derjenigen Schicht geschätzt werden soll, die mit der Dotierkonzentration der ersten Schicht in dem Abschlussgebiet überlappt ist. Dies bedeutet, dass die größte Dotierkonzentration der zweiten Schicht in dem Abschlussgebiet an oder nahe der Oberfläche des Wafer und an oder nahe dem Innengebiet vorliegen wird. An dieser Stelle beginnt die Abschrägung, und deshalb wurde das wenigste Material entfernt, was bedeutet, dass die höchste Dotierkonzentration nach dem Diffundieren von Ionen für die Herstellung der ersten und zweiten Schicht aufrechterhalten wird.
  • Innerhalb des Abschlussgebiets ist die erste Schicht in einem Bereich näher an der ersten Hauptseite angeordnet, aber der Teil der Schicht mit höherer Dotierkonzentration wird durch das Abschrägen entfernt (wobei dieser Teil mit Ionen des nachfolgend erwähnten niedrig dotierten Teils überlappt ist, das heißt, dieser Teil ist eine doppelt diffundierte Schicht) und ein zweiter Teil entspricht einem niedrig dotierten Teil (zweite Schicht), der unter dem ersten Teil angeordnet ist, das heißt, der zwischen der ersten Schicht und der Driftschicht in dem Abschlussgebiet angeordnet ist.
  • Die Basisschichttiefe 51 beträgt höchstens 45 μm, beispielhaft höchstens 30 μm, höchstens 25 μm oder sogar unter 20 μm. Die kleinste Basisschichttiefe (im Allgemeinen die Tiefe der ersten Schicht) wird derart gewählt, dass die gewünschte Blockierspannung des Bauelements sichergestellt ist.
  • Weil das erfindungsgemäße Bauelement ein Thyristor ist, ist es wichtig, dass das Abschlussgebiet innerhalb der Driftschicht 26 abgeschlossen ist, weil ansonsten die Anode mit der Basisschicht 5 verbunden wäre und das Bauelement wie ein aus einem Halbleiter von der zweiten Leitfähigkeitsart hergestellter Widerstand und nicht länger als ein Thyristor arbeiten würde. Deshalb endet die tiefere niedrig dotierte Abschlussschicht immer in der Driftschicht und kann sich nicht mit der Anodenschicht vereinigen. Beispielhaft erstreckt sich die erste Abschlussschicht 54 zu einer Tiefe von höchstens 20% der Tiefe der Driftschicht.
  • Die erste Schicht kann die zweite Schicht derart überlappen, dass die erste Schicht als eine durchgehende Schicht ausgebildet ist, die sich entweder teilweise in das Abschlussgebiet erstreckt oder sogar bis zu dem seitlichen Rand des Bauelements erstreckt (seitlich bedeutet in einer Ebene senkrecht zu der ersten Hauptseite). Die erste Schicht erstreckt sich bis zu einer konstanten Tiefe, wobei die Tiefe ab einer Ebene gemessen werden soll, in der die erste Hauptseite innerhalb des Innengebiets angeordnet ist. Die zweite Schicht ist auf einen Bereich im Abschlussgebiet begrenzt. Die zweite Schicht ist unter und somit zwischen der ersten Schicht und der Driftschicht angeordnet. Die zweite Schicht soll als derjenige Bereich verstanden werden, in dem nur die eindiffundierten Ionen der zweiten Schicht vorliegen, aber keine Ionen von der ersten Schicht. In dem ersten Schichtteil innerhalb des Abschlussgebiets überlappen Ionen von der ersten und zweiten Schicht, da beide Ionensorten von der ersten Seite in den Wafer diffundiert sind. Die größte Dotierkonzentration der zweiten Schicht ist als der größte Wert der Dotierkonzentration der zweiten Leitfähigkeitsart zu verstehen, die im Abschlussgebiet auf der ersten Hauptseite vorliegt, die die Dotierkonzentration der ersten Schicht in der gleichen Tiefe in dem Innengebiet übersteigt, d. h. die durch Diffundieren von Ionen für die zweite Schicht erhöht wird. Dieser größte Wert wird nahe an der Oberfläche des Wafer und nahe an der Grenze zum Innengebiet gefunden. Die zweite Schicht erstreckt sich von der ersten Hauptseite zu einer größeren Tiefe als die erste Schicht, aber einer geringeren Tiefe als die Driftschicht. In den Figuren ist die Überlappung der Schichten in dem Abschlussgebiet nicht angezeigt, kann aber durch seitliches Erweitern der Grenze der Basisschicht 5 zum Rand des Bauelements hinzugefügt werden, wodurch die Basisschicht 5 mit der ersten Abschlussschicht 54 überlappt.
  • Wiederum wird unter größerer Tiefe eine größere Tiefe ab dieser Ebene verstanden, in der die erste Hauptseite innerhalb des Innengebiets angeordnet ist. Die größte Dotierkonzentration der zweiten Schicht ist niedriger als die erste Schicht (im Innengebiet). Das bedeutet, dass die erste Schicht eine stark dotierte, aber flache Schicht ist, während die zweite Schicht eine schwach dotierte, aber tiefe Schicht ist.
  • Bei einem Ausführungsbeispiel ist die Basisschichttiefe 51 bis zu mindestens viermal, insbesondere zehnmal oder sogar mindestens fünfzehnmal, geringer als die erste Abschlusstiefe 55.
  • Die erste Abschlussschicht 54 kann eine Dicke 56 von weniger als 140 μm aufweisen. Bei einer weiteren Ausführungsform weist die erste Abschlussschicht eine Dicke 56 von mehr als 50 μm auf.
  • Ein PCT weist zusätzlich zu den zuvor erwähnten Schichten auf der Kathodenseite 31 eine n-dotierte Kathodenschicht 7 auf, die derart in die p-dotierte Basisschicht 5 eingebettet ist, dass die Kathodenelektrode 3 die Basisschicht 5 und die Kathodenschicht 7 kontaktiert. Die Basisschicht 5 und die Kathodenschicht 7 enden auf der Außenseite des Wafer in der gleichen Ebene. Alternativ kann die Kathodenschicht von der Ebene der Basisschicht 5 aus vorstehen.
  • In der Regel ist ein (p+)-dotiertes Kurzgebiet 8 in der gleichen Ebene wie die p-dotierte Basisschicht 5 und seitlich von der Kathodenschicht 7 angeordnet. Ein Gatekontakt 95 ist auf der Kathodenseite 31 seitlich von dem Kathodenkontakt 3 angeordnet, davon aber durch die Driftschicht 26 getrennt.
  • Die Basisschichttiefe 51 ist tiefer als die Kathodenschichttiefe 71 und, falls sie vorliegt, auch tiefer als die Kathodenkurzgebietetiefe 81, so dass die Basisschicht 5 die Kathodenschicht-/Kathodenkurzgebiete 7, 8 von der Driftschicht 26 trennt. Bei einem Ausführungsbeispiel wird dies dadurch sichergestellt, dass die Basisschichttiefe 51 mindestens 8 μm, bei einer anderen Ausführungsform mindestens 10 μm, beträgt. Die kleinsten Tiefen der Schichten hängen auch von der Oberflächenrauheit des Wafer während des Herstellungsprozesses ab.
  • Die Waferdicke 23 ist in dem Abschlussgbiet 24 auf der Kathodenseite 31 durchgehend reduziert. Dies erfolgt bei einem Ausführungsbeispiel wie in 2 gezeigt dadurch, dass die Waferobefläche von der Ebene der Kathodenseite 31 aus um zwei konstante Winkel von höchstens 5° und 15°, bei einem anderen Ausführungsbeispiel um 3° und 15°, und bei noch einer anderen Ausführungsform um 1,5° und 15°, abfällt. Der kleinere Winkel ist der näher an dem Innengebiet 22 befindliche Winkel, wohingegen der größere Winkel der näher am Rand des Wafer befindliche Winkel ist. Durch solche zwei abfallenden Winkel wird eine doppelte negative Anfasung ausgebildet.
  • Die Waferdicke kann auch im Abschlussgebiet 24 derart reduziert werden, dass die Waferoberfläche von der Ebene der Kathodenseite 31 um nur einen einzigen Winkel von höchstens 5° abfällt, was zu einer gleichförmigen Dickenreduktion führt, in einem weiteren Ausführungsbeispiel um 3° und in noch einer weiteren Ausführungsform um 1,5°.
  • Natürlich ist auch eine Dickenreduktion mit mehr als zwei Winkeln ebenfalls möglich oder eine beliebige nichtlineare Reduktion der Dicke. Die Waferdicke 23 wird weiter und weiter auf ihrer Oberfläche im Abschlussgebiet 24 mit zunehmendem Abstand vom Innengebiet 22, beispielsweise durchgehend, reduziert.
  • Beispielhaft wird die Dicke der Abschlussschicht derart gewählt, dass sich die Abschlussschichten bis zur seitlichen Seite des Wafer erstrecken, d. h. zu der Seite senkrecht zu der Kathodenseite oder Anodenseite 31, 41.
  • Die erste Abschlussschicht 54 ist mit der Basisschicht 5 verbunden, wie in 2 gezeigt. Die erste Abschlussschicht 54 kann auch direkt mit dem Kathodenkontakt 3 verbunden sein oder sie kann seitlich an der Kathodenelektrode 3 enden, wie in 2 gezeigt.
  • Ein PCT umfasst zusätzlich auf seiner Anodenseite 41 eine p-dotierte Anodenschicht 6, die bis zu einer Anodenschichttiefe 61, gemessen ab der Anodenseite 41 und in orthogonaler Projektion dazu, angeordnet ist. Weil das Bauelement ein Non-Punch-Through-Bauelement ist, steht die Driftschicht 26 in Kontakt mit der Anodenschicht 6, das heißt, es gibt dazwischen keine stark dotierte Pufferschicht von der ersten Leitfähigkeitsart. Das elektrische Feld wird im Blockierzustand innerhalb der Driftschicht als ein Dreieck gestoppt. Eine p-dotierte zweite Abschlussschicht 64 kann im Abschlussgebiet 24 auf der Anodenseite 41 bis zu einer Tiefe 65 der zweiten Abschlussschicht, gemessen ab der Anodenseite 41 und in orthogonaler Projektion dazu, angeordnet sein. Die Tiefe 65 der zweiten Abschlussschicht ist wie die Tiefe 55 der ersten Abschlussschicht größer als die Anodenschichttiefe 61.
  • Die Anodenschichttiefe 61 kann wie die Basisschichttiefe 51 so gewählt werden, dass sie höchstens 45 μm, insbesondere 30 μm, beträgt. Die Anodenschichttiefe 61 beträgt bei einem Ausführungsbeispiel mindestens 8 μm, bei einer anderen Ausführungsform mindestens 10 μm. Bei einem Ausführungsbeispiel ist die Anodenschichttiefe 61 bis zu mindestens viermal, insbesondere zehnmal oder sogar mindestens fünfzehnmal, geringer als die zweite Abschlusstiefe 65. Die zweite Abschlussschicht 64 kann eine Dicke 66 von weniger als 140 μm aufweisen. Bei einer anderen Ausführungsform weist die zweite Abschlussschicht 64 eine Dicke 66 von über 50 μm auf.
  • Die zweite Abschlussschicht 64 kann mit der Anodenschicht 6 verbunden sein, wie in 2 gezeigt. Die zweite Abschlussschicht 64 kann auch direkt mit der Anodenelektrode 3 verbunden sein oder sie kann seitlich von der Anodenelektrode 3 enden (2).
  • Bei einem anderen Ausführungsbeispiel umfasst das Bauelement mindestens zwei oder drei Schutzringe, bei noch einer weiteren Ausführungsform bis zu 20 oder 24 Schutzringe. Breite und Abstand der Schutzringe können optimiert werden, um eine hohe Durchschlagspannung zu erreichen. Beispielhaft umfasst der PCT auf seiner Anodenseite 41 eine p-dotierte Anodenschicht 6, wie zuvor beschrieben. Seitlich von der Anodenschicht 6 ist in dem Abschlussgebiet 24 mindestens ein p-dotierter Schutzring 9 angeordnet. Falls das Bauelement mehrere Schutzringe 9 umfasst, sind sie durch die Driftschicht 26 voneinander getrennt (3). Somit umschließen die Schutzringe 9 einander. Für ein derartiges Bauelement liegt keine negative Anfasung 53 des Wafer im Abschlussgebiet 24 auf der Anodenseite 41 vor, doch ist die Bauelementdicke 23 auf der Anodenseite 41 konstant gehalten. Auch bei dieser Ausführungsform kann die Anodenschichttiefe 61 so gewählt werden, dass sie höchstens 30 μm beträgt. Um die Anzahl von Masken und Schritten für die Abscheidung von Dotierstoffen zu begrenzen, können die Schutzringe 9 die gleiche Dotierkonzentration wie die Anodenschicht 6 aufweisen. Alternativ können die Schutzringe 9 eine Dotierkonzentration und/oder Tiefe aufweisen, die von der Dotierkonzentration und/oder Tiefe der Anodenschicht 6 verschieden sind.
  • Es ist auch möglich, solche Schutzringe 9 wie zuvor offenbart auf der Kathodenseite 31 und eine dünne Anodenschicht 6 von weniger als 30 μm mit einer tieferen zweiten Abschlussschicht 64 und einer negativen Anfasung auf der Anodenseite 41 zu haben.
  • Bei einer weiteren Ausführungsform umfasst das erfindungsgemäße PCT-Bauelement nur auf der Kathodenseite oder Anodenseite (ersten Hauptseite) eine Basis- oder Anodenschicht 5, 6 von höchstens 30 μm (erste Schicht) und eine tiefere erste oder zweite Abschlussschicht 54, 64 (zweite Schicht) auf der gleichen Seite. Die andere Seite kann durch eine beliebige andere Struktur, durch Bauelemente gemäß dem Stand der Technik bekannt, abgeschlossen sein.
  • In 4 ist eine erfindungsgemäße Diode 1' gezeigt. Die Diode 1' umfasst auf einer Anodenseite 41 wie zuvor offenbart eine Basisschicht 5, die als eine Anodenschicht für die Diode fungiert, und eine erste Abschlussschicht 54. Dotierkonzentrationen und Tiefen dieser Schichten werden wie für einen erfindungsgemäßen PCT gewählt. Auf der Kathodenseite 31 ist keine p-dotierte Schicht angeordnet. Die Driftschicht 26 kontaktiert die Kathodenelektrode 3 durch eine Kathodenschicht 7 mit einer höheren Donatorkonzentration im Vergleich zu der Driftschicht 26. Die Kathodenschicht 7 erstreckt sich beispielhaft als eine durchgehende Schicht über den ganzen Waferbereich auf der Kathodenseite 31.
  • Die Erfindung kann auch auf mehrere andere Halbleiterarten wie GCTs und in Sperrrichtung blockierende GCTs angewendet werden.
  • Natürlich können die Leitfähigkeitsarten aller Schichten vertauscht werden, das heißt, die Schichten der ersten Leitfähigkeitsart wie die Driftschicht 26 sind in diesem Fall vom p-Typ, und die Schichten von der zweiten Leitfähigkeitsart wie Basisschicht 5 sind vom n-Typ.
  • Ein erfindungsgemäßer PCT, der einen Kathodenkontakt 3 auf einer Kathodenseite 31 und einen Anodenkontakt 4 auf einer Anodenseite 41 gegenüber der Kathodenseite 31 und mindestens eine zweischichtige Struktur mit Schichten unterschiedlicher Leitfähigkeitsarten umfasst, kann durch ein Verfahren hergestellt werden, das mindestens die folgenden Herstellungsschritte umfasst:
    Ein (n)-dotierter Wafer 2 mit einer Kathodenseite 31 und einer Anodenseite 41 gegenüber der Kathodenseite 31 wird bereitgestellt (5). Eine erste Abschlussschicht 54 wird auf der Kathodenseite 31 durch Aufbringen einer ersten Maske 57 auf der Kathodenseite 31 hergestellt, wobei die erste Maske 57 ein Innengebiet 22 des Wafer bedeckt. Dann werden Ionen, z. B. durch Ionenimplantation oder -abscheidung, auf der Kathodenseite 31 in einem Abschlussgebiet 24 aufgebracht, das das Innengebiet 22 umgibt (6). Danach werden die Ionen in den Wafer 2 im Abschlussgebiet 24 diffundiert, wodurch die erste Abschlussschicht 54 hergestellt wird (7), und die erste Maske 57 wird entfernt.
  • Eine zweite Abschlussschicht 64 kann auf die gleiche Weise auf der Anodenseite 41 durch Aufbringen einer zweiten Maske 67 auf der Anodenseite 41 hergestellt werden, die das Innengebiet 22 bedeckt. Dann werden Ionen auf der Anodenseite 41 im Abschlussgebiet 24 aufgebracht, die das Innengebiet 22 umgibt, beispielsweise durch Implantation oder Abscheidung (6). Die Ionen werden in den Wafer 2 im Abschlussgebiet 24 diffundiert, wodurch die zweite Abschlussschicht 64 hergestellt wird (7). Die zweite Maske 67 wird danach entfernt.
  • Die erste und zweite Abschlussschicht 54, 64 können nacheinander hergestellt werden, oder, wie in den Figuren gezeigt, können sie gleichzeitig hergestellt werden. Natürlich können auch andere Herstellungsschritte wie separate Implantationsschritte, aber eine gemeinsame Diffusion angewendet werden und die Reihenfolge für die Herstellung der ersten und zweiten Abschlussschicht kann vertauscht werden.
  • Dann wird eine Basisschicht 5 hergestellt, indem Ionen auf der Kathodenseite 31 zum Beispiel durch Ionenimplantation oder -abscheidung ohne eine Maske aufgebracht werden (8) und dann die Ionen in den Wafer 2 in eine Tiefe 51 von höchstens 45 μm, beispielsweise höchstens 30 μm ab der Kathodenseite 31, diffundiert werden, wobei die Tiefe geringer ist als eine Tiefe 55 der ersten Abschlussschicht (9). Die erste Abschlussschicht 54 kann eine Dicke 56 von unter 140 μm aufweisen. Bei einer weiteren Ausführungsform weist die erste Abschlussschicht 54 eine Dicke 56 von über 50 μm auf.
  • Eine Anodenschicht 6 wird auf der zweiten Hauptseite 41 hergestellt, indem Ionen auf der Anodenseite 41 aufgebracht und die Ionen in den Wafer 2 in eine Anodenschichttiefe 61 diffundiert werden, die geringer ist als eine Tiefe 65 der zweiten Abschlussschicht. Außerdem können die Basis- und Anodenschicht 5, 6 hintereinander hergestellt werden, oder sie können vollständig oder teilweise gleichzeitig hergestellt werden, zum Beispiel durch Implantieren von Ionen auf einer ersten Seite, danach auf der anderen Seite und dann Diffundieren der Ionen in einem Schritt in dem Wafer 2.
  • Andere Schichten wie eine n+-dotierte Kathodenschicht 7, ein p-dotiertes Kathodenkurzgebiet und ein Gatekontakt 95 können jetzt oder bei einem beliebigen anderen angebrachten Herstellungsschritt durch ein beliebiges, dem Fachmann wohlbekanntes Verfahren auf der Kathodenseite 31 hergestellt werden (9).
  • Die Kathodenkontakte und Anodenkontakte 3, 4 werden dann auf dem Wafer 2 im Innengebiet 22 hergestellt (10). Danach wird ein Teil des Wafer im Abschlussgebiet 24 von der Kathodenseite 31 beispielsweise durch Ätzen, Schleifen oder Lappen entfernt, so dass eine negative Anfasung 53 mit mindestens einem von der Kathodenseite 31 (bzw. Anodenseite 41) abnehmenden Winkel ausgebildet wird. Wafermaterial wird ständig entfernt, um bei einem weiteren Ausführungsbeispiel eine Reduktion der Waferdicke im Abschlussgebiet 24 derart zu erzeugen, dass die Waferoberfläche von der Ebene der Kathodenseite 31 um einen einzelnen konstanten Winkel von höchstens 5° abfällt, was zu einer gleichförmigen Dickenreduktion führt, bei einem weiteren Ausführungsbeispiel um 3° und bei noch einer weiteren Ausführungsform um 1,5° (11).
  • Bei einer weiteren Ausführungsform wird Wafermaterial ständig entfernt, um eine Reduktion der Waferdicke 23 im Abschlussgebiet 24 derart zu erzeugen, dass die Waferseite von der Ebene der Kathodenseite 31 (bzw. Anodenseite 41) um zwei konstante Winkel von höchstens 5° und 15° abnimmt, bei einem weiteren Ausführungsbeispiel um 3° und 15° und bei noch einer weiteren Ausführungsform um 1,5° und 15°. Durch einen derartigen abnehmenden Winkel wird eine doppelte negative Anfasung ausgebildet.
  • Ein Winkel für eine einzelne negative Anfasung wird beispielhaft für Bauelemente mit niedrigerer Durchschlagspannung (beispielsweise bis zu 6,5 kV) verwendet, und beispielhaft werden zwei Winkel für eine doppelte negative Anfasung für Bauelemente mit höheren Durchschlagspannungen (beispielsweise über 6,5 kV) verwendet. Natürlich können auch nichtlineare Anfasungen hergestellt werden.
  • Das erfindungsgemäße PCT-Bauelement kann auch nur auf einer Seite, d. h. der Kathodenseite oder Anodenseite (erste Hauptseite) eine Basisschicht oder Anodenschicht 5, 6 von höchstens 45 μm, beispielhaft 30 μm (erste Schicht) und eine tiefere erste oder zweite Abschlussschicht 54, 64 (zweite Schicht) mit einer negativen Anfasung auf der gleichen Seite umfassen, was bedeutet, dass die zuvor erwähnten Herstellungsschritte nur auf einer Seite ausgeführt werden. Die andere Seite kann durch ein beliebiges Verfahren und eine beliebige Struktur, die Fachleuten bekannt ist, hergestellt werden (wie Schutzring 9).
  • Falls in dieser Anmeldung nicht anders erwähnt, können alle über die erste und zweite Schicht bezüglich Design und Herstellungsverfahren erwähnten Eigenschaften auch für die dritte und vierte Schicht für den Fall angewendet werden, dass das Bauelement eine vierschichtige Struktur wie für einen Thyristor aufweist, beispielsweise einen PCT oder GCT.
  • Die Erfindung kann auch auf eine beliebige Art von Thyristoren mit Vierschichtstrukturen wie etwa einem GCT (Gate Commutated Thyristor) angewendet werden.
  • Eine Diode wird auf ähnliche Weise wie der PCT hergestellt, doch wird nur eine p-dotierte Basisschicht 5 (Anodenschicht für die Diode) auf der Anodenseite 41 hergestellt, wohingegen keine p-dotierte Schicht auf der Kathodenseite 31 der Diode hergestellt wird. Stattdessen wird eine stark n-dotierte Kathodenschicht 7 für einen guten Kontakt auf der Kathodenseite 31 hergestellt.
  • Bezugszeichenliste
    • 1
    phasengesteuerter Thyristor
    1'
    Diode
    10
    PCT nach dem Stand der Technik
    2
    Wafer
    22
    Innengebiet
    23
    Waferdicke
    24
    Abschlussgebiet
    26
    Driftschicht
    3
    Kathodenkontakt
    31
    Kathodenseite
    4
    Anodenkontakt
    41
    Anodenseite
    5
    Basisschicht
    51
    Basisschichttiefe
    52
    Basisschichtdicke
    53
    negative Anfasung
    54
    erste Abschlussschicht
    55
    Tiefe der ersten Abschlussschicht
    56
    Dicke der ersten Abschlussschicht
    57
    erste Maske
    58
    erste Randschicht
    59
    Tiefe der ersten Randschicht
    50
    Dicke der ersten Randschicht
    6
    Anodenschicht
    61
    Anodenschichttiefe
    62
    Anodenschichtdicke
    64
    zweite Abschlussschicht
    65
    Tiefe der zweiten Abschlussschicht
    66
    Dicke der zweiten Abschlussschicht
    67
    zweite Maske
    68
    zweite Randschicht
    69
    Tiefe der zweiten Randschicht
    60
    Dicke der zweiten Randschicht
    7
    Kathodenschicht
    71
    Kathodenschichttiefe
    8
    Kathodenkurzgebiet
    81
    Kathodenkurzgebiettiefe
    9
    Schutzring
    91
    Schutzringtiefe
    95
    Gatekontakt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 5710442 [0002]
    • US 7187058 [0008]
    • EP 0485059 [0011]
    • US 2007/108558 [0011]
    • US 4079403 [0012]

Claims (15)

  1. Non-Punch-Through-Bipolarleistungshalbleiterbauelement umfassend einen Halbleiterwafer (2) und einen auf einer ersten Hauptseite des Wafer ausgebildeten ersten elektrischen Kontakt und einen auf einer zweiten Hauptseite des Wafer gegenüber der ersten Hauptseite ausgebildeten zweiten elektrischen Kontakt, wobei der Halbleiterwafer (2) mindestens eine zweischichtige Struktur mit Schichten von verschiedenen Leitfähigkeitsarten umfasst, wobei die mindestens zweischichtige Struktur Folgendes umfasst: – eine Driftschicht (26) von einer ersten Leitfähigkeitsart, – eine erste Schicht von einer zweiten Leitfähigkeitsart, direkt mit der Driftschicht (26) zu der ersten Hauptseite verbunden und den ersten elektrischen Kontakt kontaktierend, und der Wafer (2) ein Innengebiet (22) mit einer konstanten Waferdicke (23), gemessen zwischen der ersten und zweiten Hauptseite, und ein Abschlussgebiet (24) umfasst, das das Innengebiet (22) umgibt und in dem die Waferdicke (23) durch eine negative Abschrägung auf mindestens der ersten Hauptseite reduziert ist, wobei sich die erste Schicht zu einer Tiefe der ersten Schicht erstreckt, wobei die Tiefe der ersten Schicht ab einer Ebene gemessen ist, in der die erste Hauptseite innerhalb des Innengebiets (22) angeordnet ist, und wobei sich die Driftschicht zu einer Tiefe der Driftschicht erstreckt, wobei die Tiefe der Driftschicht innerhalb des Innengebiets (22) ab der Ebene gemessen ist, in der die erste Hauptseite innerhalb des Innengebiets (22) angeordnet ist, dadurch gekennzeichnet, dass eine zweite Schicht von der zweiten Leitfähigkeitsart in dem Abschlussgebiet (24) auf der ersten Hauptseite angeordnet ist, welche zweite Schicht bis zu einer Tiefe der zweiten Schicht angeordnet ist, wobei die Tiefe der zweiten Schicht ab einer Ebene gemessen ist, in der die erste Hauptseite innerhalb des Innengebiets (22) angeordnet ist, und dass die Tiefe der zweiten Schicht größer ist als die Tiefe der ersten Schicht und flacher als die Tiefe des Driftgebiets, dass eine größte Dotierkonzentration der zweiten Schicht geringer ist als eine größte Dotierkonzentration der ersten Schicht, und dass die Tiefe der ersten Schicht höchstens 45 μm, insbesondere höchstens 30 μm beträgt.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass das Bauelement Folgendes umfasst: – auf der ersten Seite eine Kathodenschicht (7) von der ersten Leitfähigkeitsart, die derart angeordnet ist, dass der erste elektrische Kontakt die erste Schicht und die Kathodenschicht (7) kontaktiert, und – auf der zweiten Hauptseite eine dritte Schicht von der zweiten Leitfähigkeitsart, die bis zu einer Tiefe der dritten Schicht angeordnet ist, gemessen ab der zweiten Hauptseite, und dass – eine vierte Schicht von der zweiten Leitfähigkeitsart in dem Abschlussgebiet (24) auf der zweiten Hauptseite bis zu einer Tiefe der vierten Schicht angeordnet ist, gemessen ab der zweiten Hauptseite, und wobei die Tiefe der vierten Schicht größer ist als die Tiefe der dritten Schicht, welche Tiefe der dritten Schicht insbesondere höchstens 45 μm und insbesondere 30 μm beträgt.
  3. Halbleiterbauelement nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Waferdicke (23) in dem Abschlussgebiet (24) mit einer negativen Abschrägung reduziert ist, die einen einzelnen Winkel aufweist, der insbesondere höchstens 5° beträgt, oder mit einem ersten Winkel näher an dem Innengebiet (22), der insbesondere höchstens 5° beträgt, und einem zweiten Winkel näher an dem Rand des Wafer, der insbesondere höchstens 15° beträgt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zumindest entweder die Tiefe der ersten Schicht bis zu mindestens viermal, insbesondere bis zu zehnmal, niedriger ist als die Tiefe der zweiten Schicht oder die Tiefe der dritten Schicht bis zu mindestens viermal, insbesondere bis zu zehnmal, niedriger ist als die Tiefe der vierten Schicht.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zumindest entweder die Tiefe der ersten oder der dritten Schicht mindestens 8 μm, insbesondere mindestens 10 μm, beträgt.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die erste Schicht als eine durchgehende Schicht mit einer konstanten Tiefe der ersten Schicht ausgebildet ist und sich die erste Schicht seitlich in das Abschlussgebiet (24) erstreckt und dass die zweite Schicht zwischen der ersten Schicht und der Driftschicht angeordnet ist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass zumindest entweder die zweite Schicht mit der ersten Schicht verbunden ist oder die vierte Schicht mit der dritten Schicht verbunden ist.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass zumindest entweder die zweite Schicht mit dem ersten elektrischen Kontakt verbunden ist oder die vierte Schicht mit dem zweiten elektrischen Kontakt verbunden ist.
  9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die vierte Schicht eine geringere größte Dotierkonzentration als die dritte Schicht aufweist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Bauelement auf einer der ersten oder zweiten Hauptseite eine Kathodenschicht (7) von der ersten Leitfähigkeitsart mit einer Kathodenschichttiefe (71) umfasst und dass die Tiefe der ersten oder dritten Schicht, die auf der gleichen Hauptseite wie die Kathodenschicht (7) angeordnet ist, größer ist als die Tiefe (71) der Kathodenschicht.
  11. Halbleiterbauelement nach einem der Ansprüche 1 oder 3 bis 10, dadurch gekennzeichnet, dass das Bauelement eine dritte Schicht von der zweiten Leitfähigkeitsart umfasst, die auf der zweiten Hauptseite bis zu einer Tiefe der dritten Schicht angeordnet ist, gemessen ab der zweiten Hauptseite, und dass Schutzringe (9) von der zweiten Leitfähigkeitsart auf der zweiten Hauptseite im Abschlussgebiet (24) angeordnet sind.
  12. Verfahren zum Herstellen eines Non-Punch-Through-Bipolarleistungshalbleiterbauelements, das Folgendes umfasst: einen ersten elektrischen Kontakt auf einer ersten Hauptseite und einen zweiten elektrischen Kontakt auf einer zweiten Hauptseite gegenüber der ersten Hauptseite und mindestens eine zweischichtige Struktur mit Schichten von unterschiedlichen Leitfähigkeitsarten, wobei das Verfahren mindestens die folgenden Herstellungsschritte umfasst: ein Wafer (2) von einer ersten Leitfähigkeitsart wird vorgesehen, eine schwach dotierte zweite Schicht wird auf der ersten Hauptseite hergestellt durch Aufbringen einer ersten Maske (57) auf der ersten Hauptseite, die ein Innengebiet (22) des Wafer bedeckt, Aufbringen von Ionen auf der ersten Hauptseite in einem Abschlussgebiet (24), das das Innengebiet (22) umgibt, und Diffundieren der Ionen in dem Abschlussgebiet (24) in den Wafer bis zu einer Tiefe der zweiten Schicht, die erste Maske (57) wird entfernt, eine erste Schicht, die stärker dotiert ist als die zweite Schicht, wird hergestellt durch Aufbringen von Ionen auf der ersten Hauptseite und Diffundieren der Ionen in den Wafer (2) in eine Tiefe der ersten Schicht von höchstens 45 μm, insbesondere 30 μm, ab der ersten Hauptseite, wobei die Tiefe der ersten Schicht kleiner als die Tiefe der zweiten Schicht ist, der erste und zweite elektrische Kontakt werden auf dem Wafer (2) auf dem Innengebiet (22) aufgebracht, eine negative Abschrägung des Wafer wird auf der ersten Hauptseite im Abschlussgebiet (24) durch teilweises Entfernen von Wafermaterial von der ersten Hauptseite im Abschlussgebiet (24) hergestellt.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass eine vierte Schicht auf der zweiten Hauptseite hergestellt wird durch Aufbringen einer zweiten Maske (67) auf der zweiten Hauptseite, die das Innengebiet (22) bedeckt, Aufbringen von Ionen auf der zweiten Hauptseite im Abschlussgebiet (24), das das Innengebiet (22) umgibt, und Diffundieren der Ionen in den Wafer (2) in dem Abschlussgebiet (24) bis zu einer Tiefe der vierten Schicht, die zweite Maske (67) wird entfernt, und dass eine dritte Schicht auf der zweiten Hauptseite hergestellt wird durch Aufbringen von Ionen auf der zweiten Hauptseite und Diffundieren der Ionen in den Wafer (2) in eine Tiefe der dritten Schicht, die kleiner ist als die Tiefe der vierten Schicht, eine negative Abschrägung des Wafer wird auf der zweiten Hauptseite im Abschlussgebiet (24) durch teilweises Entfernen von Wafermaterial von der zweiten Hauptseite im Abschlussgebiet (24) hergestellt.
  14. Verfahren nach Anspruch einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass zumindest entweder die zweite Schicht eine Tiefe von weniger als 140 μm aufweist oder die vierte Schicht eine Tiefe von weniger als 140 μm aufweist.
  15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass zumindest entweder die erste Abschlussschicht eine Tiefe von mehr als 50 μm aufweist oder dass die zweite Abschlussschicht eine Tiefe von mehr als 50 μm aufweist.
DE112011103230.7T 2010-09-27 2011-09-27 Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements Active DE112011103230B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10180161.1 2010-09-27
EP10180161 2010-09-27
PCT/EP2011/066740 WO2012041836A1 (en) 2010-09-27 2011-09-27 Bipolar non-punch-through power semiconductor device

Publications (2)

Publication Number Publication Date
DE112011103230T5 true DE112011103230T5 (de) 2013-08-01
DE112011103230B4 DE112011103230B4 (de) 2021-11-25

Family

ID=44454540

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103230.7T Active DE112011103230B4 (de) 2010-09-27 2011-09-27 Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements

Country Status (7)

Country Link
US (1) US8803192B2 (de)
JP (1) JP6026418B2 (de)
KR (1) KR101745437B1 (de)
CN (1) CN103222056B (de)
DE (1) DE112011103230B4 (de)
GB (1) GB2497245B (de)
WO (1) WO2012041836A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2850660A1 (de) * 2012-05-17 2015-03-25 General Electric Company Halbleiterbauelement mit verbindungsabschlusserweiterung
CN105378903B (zh) * 2013-07-08 2018-02-13 三菱电机株式会社 半导体装置
WO2015028263A1 (en) 2013-08-28 2015-03-05 Abb Technology Ag Bipolar non-punch-through power semiconductor device
CN107078154B (zh) * 2014-07-31 2021-01-26 Abb电网瑞士股份公司 相控晶闸管
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
CN109103242B (zh) * 2018-09-30 2023-12-15 江苏明芯微电子股份有限公司 一种穿通结构的可控硅芯片及其生产方法
CN112310226B (zh) * 2019-07-29 2022-01-28 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构
EP4006990B1 (de) 2020-11-27 2023-04-05 Hitachi Energy Switzerland AG Halbleiterbauelement mit einer seitenfläche mit unterschiedlichen teilbereichen
CN113161347B (zh) * 2021-06-02 2023-09-08 江苏韦达半导体有限公司 低电容低残压大功率过压保护器件芯片及其制作工艺
CN116504825B (zh) * 2023-06-27 2023-09-19 清华大学 功率半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079403A (en) 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
EP0485059A2 (de) 1990-09-28 1992-05-13 Kabushiki Kaisha Toshiba Halbleiterbauelement mit einer Pin-Diode mit hoher Durchbruchspannung
US5710442A (en) 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
US7187058B2 (en) 2003-12-16 2007-03-06 Infineon Technologies Ag Semiconductor component having a pn junction and a passivation layer applied on a surface
US20070108558A1 (en) 2005-11-10 2007-05-17 Fuji Electric Device Technology Co., Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL272752A (de) * 1960-12-20
DE3867371D1 (en) 1987-08-11 1992-02-13 Bbc Brown Boveri & Cie Gate-turn-off-thyristor.
EP0532941B1 (de) * 1991-09-20 1995-08-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Thyristor mit Randstruktur
JP2003069045A (ja) * 2001-08-22 2003-03-07 Mitsubishi Electric Corp 半導体装置
JP2004014922A (ja) * 2002-06-10 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタ
DE10250608B4 (de) * 2002-10-30 2005-09-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
US7304363B1 (en) * 2004-11-26 2007-12-04 United States Of America As Represented By The Secretary Of The Army Interacting current spreader and junction extender to increase the voltage blocked in the off state of a high power semiconductor device
JP4936670B2 (ja) * 2005-01-11 2012-05-23 三菱電機株式会社 電力用半導体装置
DE102005046707B3 (de) * 2005-09-29 2007-05-03 Siced Electronics Development Gmbh & Co. Kg SiC-PN-Leistungsdiode
US9048302B2 (en) * 2008-01-11 2015-06-02 The Furukawa Electric Co., Ltd Field effect transistor having semiconductor operating layer formed with an inclined side wall
CN201562681U (zh) * 2009-11-27 2010-08-25 西安电力电子技术研究所 正反向对称类台面负角造型晶闸管结终端
CN101752248A (zh) * 2009-12-18 2010-06-23 浙江四方电子有限公司 晶闸管管芯制造工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079403A (en) 1976-11-01 1978-03-14 Electric Power Research Institute, Inc. Thyristor device with self-protection against breakover turn-on failure
EP0485059A2 (de) 1990-09-28 1992-05-13 Kabushiki Kaisha Toshiba Halbleiterbauelement mit einer Pin-Diode mit hoher Durchbruchspannung
US5710442A (en) 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
US7187058B2 (en) 2003-12-16 2007-03-06 Infineon Technologies Ag Semiconductor component having a pn junction and a passivation layer applied on a surface
US20070108558A1 (en) 2005-11-10 2007-05-17 Fuji Electric Device Technology Co., Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
DE112011103230B4 (de) 2021-11-25
GB2497245B (en) 2015-04-01
KR20130118306A (ko) 2013-10-29
US8803192B2 (en) 2014-08-12
GB201305363D0 (en) 2013-05-08
CN103222056A (zh) 2013-07-24
GB2497245A (en) 2013-06-05
WO2012041836A1 (en) 2012-04-05
JP2013542597A (ja) 2013-11-21
US20130207159A1 (en) 2013-08-15
KR101745437B1 (ko) 2017-06-09
CN103222056B (zh) 2016-08-10
JP6026418B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
DE112011103230B4 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements
DE10041344B4 (de) SJ-Halbleitervorrichtung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007001643B4 (de) Halbleitervorrichtung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE19811568B4 (de) Halbleitervorrichtung mit einem Leistungshalbleiterelement
DE102010042998B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102005018378B4 (de) Halbleitervorrichtung der Bauart mit dielektrischer Isolierung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102010016371B4 (de) Halbleitervorrichtung
DE112011100533T5 (de) Halbleitervorrichtung
DE112014001208B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP1812970A1 (de) Halbleitereinrichtung und verfahren für deren herstellung
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE1489937A1 (de) Halbleiterbauelement
DE102012201911A1 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102015209570B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
CH633907A5 (de) Leistungshalbleiterbauelement mit zonen-guard-ringen.
DE112021002169T5 (de) Halbleitervorrichtung
DE102007005347A1 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: HITACHI ENERGY SWITZERLAND AG, CH

Free format text: FORMER OWNER: ABB TECHNOLOGY AG, ZUERICH, CH

Owner name: ABB SCHWEIZ AG, CH

Free format text: FORMER OWNER: ABB TECHNOLOGY AG, ZUERICH, CH

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Representative=s name: ZIMMERMANN & PARTNER PATENTANWAELTE MBB, DE

R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: HITACHI ENERGY SWITZERLAND AG, CH

Free format text: FORMER OWNER: ABB SCHWEIZ AG, BADEN, CH

Owner name: HITACHI ENERGY LTD, CH

Free format text: FORMER OWNER: ABB SCHWEIZ AG, BADEN, CH

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: HITACHI ENERGY LTD, CH

Free format text: FORMER OWNER: HITACHI ENERGY SWITZERLAND AG, BADEN, CH

R082 Change of representative

Representative=s name: DENNEMEYER & ASSOCIATES S.A., DE