CN111755501A - 一种具有边缘深结结构的晶圆芯片结构 - Google Patents

一种具有边缘深结结构的晶圆芯片结构 Download PDF

Info

Publication number
CN111755501A
CN111755501A CN202010557689.3A CN202010557689A CN111755501A CN 111755501 A CN111755501 A CN 111755501A CN 202010557689 A CN202010557689 A CN 202010557689A CN 111755501 A CN111755501 A CN 111755501A
Authority
CN
China
Prior art keywords
edge
chip
layer structure
junction
deep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010557689.3A
Other languages
English (en)
Inventor
曾嵘
任春频
刘佳鹏
陈政宇
余占清
赵彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202010557689.3A priority Critical patent/CN111755501A/zh
Publication of CN111755501A publication Critical patent/CN111755501A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有边缘深结结构的晶圆芯片结构，包括：由所述芯片的中心径向朝向所述芯片的边缘依次设置的平面结构区域和边缘深结区域，所述平面结构区域和边缘深结区域均包括相互贴合的第一层结构和第二层结构；在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第一层结构加厚成为边缘深结结构。本发明的晶圆芯片结构优化了芯片的边缘终端结构，使得如GCT晶圆芯片达到高阻断电压等级同时，对其他性能的影响降到最低。

Description

一种具有边缘深结结构的晶圆芯片结构
技术领域
本发明属于电力半导体器件领域，特别涉及一种具有边缘深结结构的晶圆芯片结构。
背景技术
现有的大容量电力电子器件作为电力设备的核心组成部分，已逐渐成为提升设备可靠性、降低设备成本的关键，其中，IGCT器件凭借其成本低、导通损耗小、可靠性高等特点在低频大容量应用中成为新的关注点。
在高压直流的应用场景中，需要开关器件的阻断电压等级尽可能高，以减小器件数量，降低成本。GCT芯片由于其整晶圆结构，对边缘阻断占用芯片面积要求低，可以通过边缘磨角和钝化处理来实现高阻断电压。
非对称GCT的传统剖面结构如图1所示，图中芯片内部虚线为正向阻断时耗尽层边界。由于芯片边缘电场畸变，边界处耗尽层主要分布在P基区对应斜面磨角区域W1。与平面结处耗尽层宽度W相比，边缘耗尽层宽度W1更小，边缘电场强度峰值更高，使得边缘磨角区域易先发生雪崩击穿。为了实现较高的阻断电压，必须使P基区结深较深，以优化芯片边缘电场强度分布。
逆阻GCT的传统剖面结构如图2所示，图中芯片内部虚线为反向阻断时耗尽层边界。同理，由于芯片边缘电场畸变，边界处耗尽层主要分布在P发射极对应斜面磨角区域W2。为了实现较高的阻断电压，必须使P发射极结深较深，以优化芯片边缘电场强度分布。
需要注意的是非对称GCT只具有正向阻断能力，而逆阻GCT具有正向通流和双向阻断能力，也就是逆阻GCT可以在J1结或J2结耐受电压，在电流源换流器、双向固态断路器等应用中具有显著优势。
但在实际应用中，直接通过增加结深改善芯片边缘电场分布主要存在以下两个问题：
1.P基区/P发射极深结使得工艺过程中扩散所需时间大大增加，芯片承受的热应力也随之增加，容易产生不必要的晶格损伤；
2.P基区/P发射极结深增加使阴极侧NPN晶体管放大系数减小，阳极侧发射极发射效率降低，芯片开通损耗和通态压降相应增加。
故随着阻断电压等级升高，P基区/P发射极结深需要增加，使得GCT晶圆芯片其他性能降低。
发明内容
针对上述问题，本发明提出一种具有边缘深结结构的晶圆芯片结构。
本发明的具有边缘深结结构的晶圆芯片结构，包括：由所述芯片的中心径向朝向所述芯片的边缘依次设置的平面结构区域和边缘深结区域，
所述平面结构区域和边缘深结区域均包括相互贴合的第一层结构和第二层结构；
在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第一层结构加厚成为边缘深结结构。
进一步，
所述芯片设有第一电极；
由所述芯片的中心径向朝向所述芯片的边缘，所述边缘深结区域的初始位置即内部边界位于从最靠近芯片边缘处的所述第一电极至所述芯片的磨角区域之间。
进一步，
所述第一层结构为n-基区，所述第一层结构的厚度为500-1500um，掺杂浓度在5e11-1e14cm-3之间；
所述第二层结构为p基区，所述第二层结构的厚度取为30-60um，峰值掺杂浓度取为1e14-5e15cm-3；
所述第二层结构朝向所述第一层结构加厚所增加的厚度为20-100um，加厚的所述第二层结构中峰值掺杂浓度不大于未加厚的所述第二层结构中峰值掺杂浓度。
进一步，
所述第一层结构为n-基区，所述第一层结构的厚度为500-1500um，掺杂浓度在5e11-1e14cm-3之间；
所述第二层结构为p发射极，所述第二层结构的厚度取为50-120um，峰值掺杂浓度取为1e14-1e16cm-3；
所述第二层结构朝向所述第一层结构加厚所增加的厚度为20-100um，加厚的所述第二层结构中峰值掺杂浓度不大于未加厚的所述第二层结构中峰值掺杂浓度。
进一步，
所述平面结构区域和边缘深结区域均包括第三层结构；
所述第三层结构与所述第二层结构贴合，所述第三层结构与所述第一层结构之间设有所述第二层结构；
在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚成为边缘深结第二结构。
进一步，
所述第三层结构为p+基区，所述第三层结构厚度为30-60um，峰值掺杂浓度为1e16-1e18cm-3；
所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚厚度30-60um，峰值浓度为1e14-5e15cm-3。
进一步，
所述第三层结构为p+发射极，所述第三层结构厚度为1-30um，峰值掺杂浓度为1e17-1e20cm-3；
所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚厚度1-30um，峰值浓度为1e17-1e20cm-3。
进一步，
所述第二层结构朝向所述第三层结构沿着所述晶圆芯片结构的厚度方向加厚至所述第三层结构不与所述第二层结构贴合的表面。
进一步，
由所述芯片的中心径向朝向所述芯片的边缘，所述加厚开始的位置位于最靠近所述芯片边缘处的第一电极与所述芯片边缘之间，且到最靠近所述芯片边缘处的第一电极的距离大于200um，到所述芯片边缘的距离大于100um。
进一步，
所述第一电极为阴极。
本发明的具有边缘深结结构的晶圆芯片结构优化了芯片的边缘终端结构，使得如GCT晶圆芯片达到高阻断电压等级同时，对其他性能的影响降到最低。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了根据现有技术的非对称GCT晶圆芯片传统结构剖面图(正向耐压)；
图2示出了根据现有技术的逆阻GCT晶圆芯片传统结构剖面图(反向耐压)；
图3示出了根据本发明实施例的带边缘深结结构的非对称GCT晶圆芯片剖面图；
图4示出了根据本发明实施例的带边缘深结结构的逆阻GCT晶圆芯片剖面图；
图5示出了根据本发明实施例的优化后带边缘深结结构的逆阻GCT晶圆芯片剖面图；
图6示出了根据本发明实施例的设有边缘深结区域的GCT晶圆芯片的顶视图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地说明，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本创作。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。另外，在附图及实施方式中所使用相同或类似标号的元件/构件是用来代表相同或类似部分。
图3为本发明GCT晶圆芯片结构第一实施例的带边缘深结结构的非对称GCT晶圆芯片剖面图。如图3所示，所述非对称GCT晶圆芯片结构由芯片中心径向向芯片边缘依次为平面结构区域和边缘深结区域。
在所述平面结构区域中，本发明的GCT晶圆芯片结构在芯片的厚度方向包括：阳极(Anode)、引出了阳极的p+发射极、与p+发射极贴合的n缓冲层、与n缓冲层相贴合的n-基区、与n-基区相贴合的p基区(以下也称为第一p基区)、与p基区相贴合的p+基区、与p+基区相贴合的n+发射极、由p+基区引出的门极(gate)、由n+发射极引出的阴极(Cathode)。
其中，
所述p+发射极厚度取为1-30um，峰值掺杂浓度取为1e17-1e20cm-3；
所述n缓冲层厚度取为20-50um，峰值掺杂浓度取为1e14-1e16cm-3；
所述n-基区厚度取为500-1500um，掺杂浓度在5e11-1e14cm-3之间，更示范性小于5e13 cm-3；
所述第一p基区厚度取为50-120um，峰值掺杂浓度取为1e14-5e15cm-3
所述p+基区厚度取为30-60um，峰值掺杂浓度取为1e16-1e18cm-3；
所述n+发射极厚度取为10-25um，横向宽度取为100-400um峰值掺杂浓度取为1e18-1e21cm-3。
本发明中峰值掺杂浓度指净掺杂浓度，即指实际结构中各层中浓度最大值。
在边缘深结区域中，本发明的GCT晶圆芯片结构在芯片的厚度方向包括所述阳极、p+发射极、n缓冲层、n-基区、p基区、p+基区。边缘深结区域包括边缘磨角区域，沿GCT晶圆芯片中心径向向芯片边缘方向，阳极边缘至GCT晶圆芯片边缘的区域为所述边缘磨角区域。边缘磨角区域中，GCT晶圆芯片结构在芯片的厚度方向包括所述p+发射极、n缓冲层、n-基区、p基区、p+基区，W3为正向阻断时该结构边缘斜面上的耗尽层宽度，J1和J2为平面结，J3为发射结。所述边缘磨角区域由阳极边缘至GCT晶圆芯片边缘厚度上逐渐减薄至只有所述n-基区。其中，在所述平面结构与边缘磨角区域之间的p基区朝向n-基区加厚成为边缘深结p基区(以下也称为第二p基区)。第二p基区相比于第一p基区厚度上增加20-100um，第二p基区的厚度可为100-200um，且第二p基区的峰值掺杂浓度与第一p基区的峰值掺杂浓度一致，或比第一p基区的峰值掺杂浓度更小。
所述边缘结深区域位于整个晶圆芯片的边缘。沿GCT晶圆芯片中心径向朝向芯片边缘，所述边缘结深区域的初始位置或者说内部边界可位于从最靠近芯片边缘处的阴极至磨角区域之间任何位置，因而其覆盖范围大于或等于磨角区域，且该区域不作为正常的电流通流区域，门极金属接触不是必须的。
其中，p基区开始加厚的位置位于最靠近芯片边缘处的阴极与芯片边缘之间，且到最靠近边缘的阴极的距离大于200um，到边缘的距离大于100um。
边缘深结区域中，p基区和p发射极结深需要使边缘磨角区域满足耐压设计要求，边缘电场在斜面耗尽层宽度W3内的峰值小于击穿电场强度电场分布；且第二p基区掺杂浓度与结深可以与第一p基区不同，且第二p基区的掺杂浓度不受器件开通等特性对第一p基区掺杂的限制。
平面结构区域中，第一p基区和p+发射极掺杂浓度与结深可以与边缘结深区域不同，平面结构区域作为芯片通流区域，第一p基区和p+发射极设计需要满足平面结的阻断耐压设计，在耐压结处不发生雪崩击穿，在漂移区不发生穿通。同时也需要满足GCT芯片的开通、关断、压降、高温漏电流等特性要求。
平面结构区域中，n-基区主要设计参数为厚度和电阻率，这两个参数需要使平面结构区域耐压满足击穿电场强度和耗尽层扩展穿通两种阻断失效机制的限制，同时也需要使平面结高温漏电流在合理范围内，并使器件导通压降尽可能小。
图4为本发明GCT晶圆芯片结构第二实施例的带边缘深结结构的逆阻GCT晶圆芯片剖面图。如图4所示，所述逆阻GCT晶圆芯片结构由芯片中心径向向芯片边缘依次亦为平面结构区域(以下称为第二平面结构区域)和边缘深结区域(以下称为第二边缘深结区域)。
其中，所述逆阻GCT晶圆芯片与第一实施例的非对称GCT晶圆芯片的差别在于：第二平面结构区域和第二边缘深结区域的p+发射极和n-基区之间为p发射极，即由p发射极替代了第一实施例的非对称GCT晶圆芯片中的n缓冲区；p发射极朝向n-基区加厚成为边缘深结p发射极，图中W4为反向阻断时该结构边缘斜面上的耗尽层宽度，W为平面结J1处耗尽层宽度。边缘深结p发射极的厚度和掺杂浓度参考第一实施例的边缘深结p基区的厚度和掺杂浓度。
图5为本发明GCT晶圆芯片结构第三实施例的优化后带边缘深结结构的逆阻GCT晶圆芯片剖面图，图中W5为正向阻断时该结构边缘斜面上的耗尽层宽度。如图5所示，所述优化后带边缘深结结构的逆阻GCT晶圆芯片结构由芯片中心径向向芯片边缘依次亦为平面结构区域(以下称为第三平面结构区域)和边缘深结区域(以下称为第三边缘深结区域)。
如图5所示，即沿着所述晶圆芯片结构的厚度方向，p基区朝向p+基区结构加厚厚度为30-60um，即使得边缘深结区域的p+基区厚度减小到零，p发射极朝向p+发射极结构加厚厚度为1-30um，即使得边缘深结区域的p+发射极厚度减小到零。该结构下更有利于优化边缘磨角区域电场强度分布，使得边缘斜面上耗尽层宽度变得更宽，峰值电场强度降低，提高了芯片的阻断能力。正向阻断时，边缘斜面的耗尽层宽度如图5中W5所示。对比图4可知，图5中，p+基区和p+发射极区域不是芯片中的完整的一个整层结构，即p+基区和p+发射极分别由于p基区和p发射极分别加厚至芯片的表面和阳极，从而p+基区和p+发射极缩减为原整层结构的一部分。
其中，所述优化后带边缘深结结构的逆阻GCT晶圆芯片与第二实施例的逆阻GCT晶圆芯片的差别在于：第三边缘深结区域的p发射极朝向p+发射极加厚，p发射极可加厚至接触阳极，且第三边缘深结区域的p基区朝向p+基区加厚，p发射极可加厚至芯片表面。加厚后p基区厚度为80-180um，p发射极厚度为50-150um。
图4和图5中，由所述芯片的中心径向朝向所述芯片的边缘(即与芯片厚度相垂直的方向)，p发射极开始加厚的位置与图3中p基区开始加厚的位置范围相同，均位于所述加厚开始的位置位于最靠近所述芯片边缘处的第一电极与所述芯片边缘之间，且到最靠近所述芯片边缘处的第一电极的距离大于200um，到所述芯片边缘的距离大于100um。图4和图5中，p发射极开始加厚的位置与图3中p基区开始加厚的位置可相同、也可不同。即使图5中的p基区或p发射极的向上开始加厚的位置与向下开始加厚的位置可相同、也可不同。
图6所示为本发明的GCT晶圆芯片的顶视图，如图6所示，对应于芯片的平面结构区域的顶部，设有门极接触、阴极环、梳条，图中共设有10条同心的圆环状的阴极环1-10，第5阴极环和第6阴极环之间设有门极接触，各阴极环上设有梳条，第10条阴极环沿芯片的径向向外即为边缘深结区域，边缘深结区域径向向外为芯片外边界。
本发明的GCT芯片优化了芯片的边缘终端结构，使得芯片达到高阻断电压等级同时，对其他性能的影响降到最低。
在考虑芯片的阻断能力时，边缘终端结构是必须考虑的因素。本发明针对采用负斜面终端结构的GCT整晶圆芯片，边缘斜面上耗尽层宽度成为了衡量芯片阻断能力的一个重要因素。因为在边缘处电场发生畸变，边缘斜面上的耗尽层宽度小于平面结区域的耗尽层宽度，由泊松方程可以得到，耗尽层宽度越小，峰值电场强度越大，击穿点容易首先出现在边缘磨角区域。以正向阻断为例，本发明提出的芯片边缘终端结构增加了p-基区的厚度，使得耗尽层宽度增加，且优化后的结构使耗尽层扩展不再受到高浓度p+基区的限制，可以使斜面边缘的耗尽层宽度从图1的W1增加到图5的W5，从而降低峰值电场强度，提高芯片的耐压能力。
基于边缘深结的设计，通过改善边缘结构改善芯片耐压能力的同时，平面结部分结构无需改动。而芯片的导通特性、关断特性等其他性能主要受平面结部分影响，也就是说，边缘深结结构在改善芯片阻断能力的同时，对芯片其他性能几乎没有影响。
尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种具有边缘深结结构的晶圆芯片结构，其特征在于，包括：由所述芯片的中心径向朝向所述芯片的边缘依次设置的平面结构区域和边缘深结区域，
所述平面结构区域和边缘深结区域均包括相互贴合的第一层结构和第二层结构；
在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第一层结构加厚成为边缘深结结构。
2.根据权利要求1所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述芯片设有第一电极；
由所述芯片的中心径向朝向所述芯片的边缘，所述边缘深结区域的初始位置位于从最靠近芯片边缘处的所述第一电极至所述芯片的磨角区域之间。
3.根据权利要求1所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第一层结构为n-基区，所述第一层结构的厚度为500-1500um，掺杂浓度在5e11-1e14cm-3之间；
所述第二层结构为p基区，所述第二层结构的厚度取为30-60um，峰值掺杂浓度取为1e14-5e15cm-3；
所述第二层结构朝向所述第一层结构加厚所增加的厚度为20-100um，加厚的所述第二层结构中峰值掺杂浓度不大于未加厚的所述第二层结构中峰值掺杂浓度。
4.根据权利要求1所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第一层结构为n-基区，所述第一层结构的厚度为500-1500um，掺杂浓度在5e11-1e14cm-3之间；
所述第二层结构为p发射极，所述第二层结构的厚度取为50-120um，峰值掺杂浓度取为1e14-1e16cm-3；
所述第二层结构朝向所述第一层结构加厚所增加的厚度为20-100um，加厚的所述第二层结构中峰值掺杂浓度不大于未加厚的所述第二层结构中峰值掺杂浓度。
5.根据权利要求1-4任一所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述平面结构区域和边缘深结区域均包括第三层结构；
所述第三层结构与所述第二层结构贴合，所述第三层结构与所述第一层结构之间设有所述第二层结构；
在所述边缘深结区域中，所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚成为边缘深结第二结构。
6.根据权利要求5所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第三层结构为p+基区，所述第三层结构厚度为30-60um，峰值掺杂浓度为1e16-1e18cm-3；
所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚厚度30-60um，峰值浓度为1e14-5e15cm-3。
7.根据权利要求5所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第三层结构为p+发射极，所述第三层结构厚度为1-30um，峰值掺杂浓度为1e17-1e20cm-3；
所述第二层结构沿着所述晶圆芯片结构的厚度方向朝向所述第三层结构加厚厚度1-30um，峰值浓度为1e17-1e20cm-3。
8.根据权利要求5所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第二层结构朝向所述第三层结构沿着所述晶圆芯片结构的厚度方向加厚至所述第三层结构不与所述第二层结构贴合的表面。
9.根据权利要求2所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
由所述芯片的中心径向朝向所述芯片的边缘，所述加厚开始的位置位于最靠近所述芯片边缘处的第一电极与所述芯片边缘之间，且到最靠近所述芯片边缘处的第一电极的距离大于200um，到所述芯片边缘的距离大于100um。
10.根据权利要求2或9所述的一种具有边缘深结结构的晶圆芯片结构，其特征在于，
所述第一电极为阴极。
CN202010557689.3A 2020-06-18 2020-06-18 一种具有边缘深结结构的晶圆芯片结构 Pending CN111755501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010557689.3A CN111755501A (zh) 2020-06-18 2020-06-18 一种具有边缘深结结构的晶圆芯片结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010557689.3A CN111755501A (zh) 2020-06-18 2020-06-18 一种具有边缘深结结构的晶圆芯片结构

Publications (1)

Publication Number Publication Date
CN111755501A true CN111755501A (zh) 2020-10-09

Family

ID=72675347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010557689.3A Pending CN111755501A (zh) 2020-06-18 2020-06-18 一种具有边缘深结结构的晶圆芯片结构

Country Status (1)

Country Link
CN (1) CN111755501A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270493A (zh) * 2021-05-17 2021-08-17 湖南大学 一种逆导型碳化硅n-GTO晶闸管及其制备方法
CN116387359A (zh) * 2023-06-02 2023-07-04 清华大学 逆阻型门极换流晶闸管及其制作方法
CN116504825A (zh) * 2023-06-27 2023-07-28 清华大学 功率半导体器件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081050A (en) * 1987-08-11 1992-01-14 Bbc Brown Boveri Ag Method of making a gate turn-off thyristor using a simultaneous diffusion of two different acceptor impurities
CN103222056A (zh) * 2010-09-27 2013-07-24 Abb技术有限公司 双极非穿通功率半导体装置
CN105474400A (zh) * 2013-08-28 2016-04-06 Abb技术有限公司 双极非穿通功率半导体装置
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法
CN212161819U (zh) * 2020-06-18 2020-12-15 清华大学 一种具有边缘深结结构的晶圆芯片结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081050A (en) * 1987-08-11 1992-01-14 Bbc Brown Boveri Ag Method of making a gate turn-off thyristor using a simultaneous diffusion of two different acceptor impurities
CN103222056A (zh) * 2010-09-27 2013-07-24 Abb技术有限公司 双极非穿通功率半导体装置
CN105474400A (zh) * 2013-08-28 2016-04-06 Abb技术有限公司 双极非穿通功率半导体装置
CN108598150A (zh) * 2018-04-25 2018-09-28 西安理工大学 一种横向变掺杂-结终端延伸复合终端结构及其制造方法
CN212161819U (zh) * 2020-06-18 2020-12-15 清华大学 一种具有边缘深结结构的晶圆芯片结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270493A (zh) * 2021-05-17 2021-08-17 湖南大学 一种逆导型碳化硅n-GTO晶闸管及其制备方法
CN116387359A (zh) * 2023-06-02 2023-07-04 清华大学 逆阻型门极换流晶闸管及其制作方法
CN116504825A (zh) * 2023-06-27 2023-07-28 清华大学 功率半导体器件及其制作方法
CN116504825B (zh) * 2023-06-27 2023-09-19 清华大学 功率半导体器件及其制作方法

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
US6696705B1 (en) Power semiconductor component having a mesa edge termination
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
CN107887382B (zh) 半导体器件和用于形成半导体器件的方法
CN111755501A (zh) 一种具有边缘深结结构的晶圆芯片结构
JP6416062B2 (ja) 半導体装置
JP3968912B2 (ja) ダイオード
JP6824135B2 (ja) 半導体装置及びその製造方法
CN111164762B (zh) 肖特基二极管与mosfet的集成
JPH11345969A (ja) 電力用半導体装置
JP6107156B2 (ja) 半導体装置
US9236500B2 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
JP2013179342A (ja) 半導体装置
EP2822038A1 (en) Insulated gate bipolar transistor
US11063143B2 (en) Insulated-gate semiconductor device and method of manufacturing the same
US10056501B2 (en) Power diode with improved reverse-recovery immunity
JPH1074959A (ja) 電力用半導体素子
JP2020072137A (ja) 半導体装置
CN109119419A (zh) 一种集成肖特基续流二极管碳化硅槽栅mosfet
US8907374B2 (en) Insulated gate bipolar transistor
CN212161819U (zh) 一种具有边缘深结结构的晶圆芯片结构
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
CN220604695U (zh) 一种半导体终端保护结构
CN116387358A (zh) 门极换流晶闸管及其制备方法
JPH06283727A (ja) 電力用半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201009

RJ01 Rejection of invention patent application after publication