CN116504825B - 功率半导体器件及其制作方法 - Google Patents

功率半导体器件及其制作方法 Download PDF

Info

Publication number
CN116504825B
CN116504825B CN202310762806.3A CN202310762806A CN116504825B CN 116504825 B CN116504825 B CN 116504825B CN 202310762806 A CN202310762806 A CN 202310762806A CN 116504825 B CN116504825 B CN 116504825B
Authority
CN
China
Prior art keywords
region
terminal
material layer
area
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310762806.3A
Other languages
English (en)
Other versions
CN116504825A (zh
Inventor
曾嵘
吴锦鹏
任春频
刘佳鹏
陈政宇
余占清
屈鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202310762806.3A priority Critical patent/CN116504825B/zh
Publication of CN116504825A publication Critical patent/CN116504825A/zh
Application granted granted Critical
Publication of CN116504825B publication Critical patent/CN116504825B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

本申请提供了一种功率半导体器件及其制作方法，该功率半导体器件包括第一材料层以及形成于所述第一材料层上下两侧的第二材料层和第三材料层；所述功率半导体器件包括有源区和终端区；有源区包括位于所述第一材料层的第一掺杂区、位于所述第二材料层的第二掺杂区、位于所述第三材料层的第三掺杂区、阳极区以及阴极区；终端区包括位于所述第一材料层的第一终端区以及位于所述第二材料层和所述第三材料层的第二终端区和第三终端区；其中，所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。本申请可提升功率半导体器件的阻断能力和最高运行结温。

Description

功率半导体器件及其制作方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种功率半导体器件及其制作方法。
背景技术
功率半导体器件可以分为内侧有源区和边缘终端区，其漏电流自然也分为内侧有源区的漏电流和外侧终端区的漏电流。器件阻断状态时，电场在边缘终端区发生畸变，存在电场强度极大值。而边缘终端区并非通流区域，外侧包裹钝化材料，使其散热能力大大降低。因此，器件阻断时漏电流集中、产热大，无直接接触的电极、散热差，有可能成为阻断状态芯片内的薄弱点。而对于不同电压等级、不同类型的芯片，有源区和终端区都有可能成为阻断状态的薄弱点。
发明内容
本申请的一个目的在于提供一种功率半导体器件，减小终端区的漏电流，对于薄弱点在终端区的功率半导体器件，提升阻断能力和最高运行结温。本申请的另一个目的在于提供一种功率半导体器件制作方法。
为了达到以上目的，本申请一方面公开了一种功率半导体器件，包括第一材料层以及形成于所述第一材料层上下两侧的第二材料层和第三材料层；
所述功率半导体器件包括有源区和终端区；
所述有源区包括位于所述第一材料层的第一掺杂区、位于所述第二材料层的第二掺杂区、位于所述第三材料层的第三掺杂区、阳极区以及阴极区 ；
所述终端区包括位于所述第一材料层的第一终端区以及位于所述第二材料层和所述第三材料层的第二终端区和第三终端区；
其中，所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。
可选的，所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差为10~100um。
可选的，所述第一终端区与所述第一掺杂区通过过渡区连接，所述过渡区的长度为所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差的5~10倍。
可选的，所述第二材料层和所述第三材料层的厚度相同。
可选的，所述第二掺杂区与所述第二终端区的厚度相同，所述第三掺杂区与所述第三终端区的厚度相同。
可选的，所述阳极区包括设置在所述第二掺杂区表面的阳极电极。
可选的，所述阴极区包括形成在所述第三掺杂区表面的阴极发射极、设置在所述阴极发射极表面的阴极电极以及形成在所述第三掺杂区表面且位于所述阴极发射极两侧的第一门极和第二门极。
本申请还公开了一种功率半导体器件制作方法，包括：
将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区；
对所述终端区和所述有源区整体进行预沉积或离子注入；
在预沉积或离子注入之后进行推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
本申请还公开了一种功率半导体器件制作方法，包括：
将衬底的终端区掩蔽，对所述衬底进行预沉积或离子注入得到有源区并进行第一次推进；
对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进；
将所述终端区掩蔽，对所述有源区进行刻蚀得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
本申请还公开了一种功率半导体器件制作方法，包括：
将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区；
将所述有源区掩蔽，对所述终端区进行预沉积或离子注入并进行第一次推进；
对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
本申请功率半导体器件包括第一材料层以及形成于所述第一材料层上下两侧的第二材料层和第三材料层。所述功率半导体器件的有源区包括位于所述第一材料层的第一掺杂区、位于所述第二材料层的第二掺杂区、位于所述第三材料层的第三掺杂区、阳极区以及阴极区；终端区包括位于所述第一材料层的第一终端区以及位于所述第二材料层和所述第三材料层的第二终端区和第三终端区；其中，所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。从而，本申请在使有源区结构不变的情况下，增加终端区的第一终端区的厚度，减小终端区的电流增益，进而减小终端区的漏电流，对薄弱点在终端区的功率半导体器件，提升阻断能力和最高运行结温。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出现有技术中逆阻型GCT芯片的结构图；
图2示出本申请功率半导体器件具体实施例的结构图；
图3~图5示出本申请功率半导体器件制作方法具体实施例的流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
“平行”或“垂直”等位置关系不仅包含完全“平行”或“垂直”的位置关系，还包含相对于完全“平行”或“垂直”的角度偏差在预设偏差范围内的位置关系。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
现有技术中，如图1所示，逆阻型GCT芯片是一种IGCT器件，IGCT器件即集成门极换流晶闸管。逆阻型GCT芯片从阴极到阳极可分为n+发射极、p+基区、p基区、n-基区、p发射极和p+发射极。本申请的功率半导体器件的终端区靠近阳极区和阴极区一侧的表面均高于或单面高于有源区的掺杂区的表面，且终端区位于第一材料层的厚度大于有源区位于第一材料层的厚度，可以提高终端区的耐压水平，减小终端区的漏电流，进而提高整芯片的最高运行温度。
根据本申请的一个方面，本实施例公开了一种功率半导体器件。如图2所示，本实施例中，该功率半导体器件包括第一材料层以及形成于所述第一材料层上下两侧的第二材料层和第三材料层。所述功率半导体器件包括有源区和终端区；所述有源区包括位于所述第一材料层的第一掺杂区、位于所述第二材料层的第二掺杂区、位于所述第三材料层的第三掺杂区、阳极区以及阴极区；所述终端区包括位于所述第一材料层的第一终端区以及位于所述第二材料层和所述第三材料层的第二终端区和第三终端区。其中，所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。
需要说明的是，本申请的功率半导体器件包括但不限于晶闸管、功率二极管、IGBT和单向阻断IGCT。
在可选的实施方式中，所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差为10~100um。
具体的，第一终端区的表面与对应侧所述第一掺杂区的表面的高度差越大，在减小有源区厚度并降低压降的同时，可以使得终端区漏电流尽可能不受到影响。但高度差越大，整面腐蚀的工艺难度也越大，因此高度差为10-100um，在减小有源区厚度的情况下不影响终端区的漏电流，相当于降低终端区的漏电流，对薄弱点在终端区的功率半导体器件，提升阻断能力和最高运行结温。
在可选的实施方式中，所述第一终端区与所述第一掺杂区通过过渡区连接，所述过渡区的长度为所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差的5~10倍。
具体的，第一终端区与所述第一掺杂区高低转换的过渡区的横向宽度如果比较窄，会在高低转换区域形成电场畸变，因此规定横向宽度应该至少为高度差的5-10倍，实现一个横向缓变结。
在可选的实施方式中，所述第二材料层和所述第三材料层的厚度相同。
具体的，可以理解的是，第二材料层和第三材料层的厚度相同时，第二材料层和第三材料层的工艺时间相同，可以通过一次工艺形成，工艺实现较简单。
在可选的实施方式中，所述第二掺杂区与所述第二终端区的厚度相同，所述第三掺杂区与所述第三终端区的厚度相同。
具体的，可以理解的是，在该实施方式中，第二掺杂区与第二终端区的厚度相同，第三掺杂区与第三终端区的厚度相同，即有源区与终端区的厚度差为第一掺杂区与第一终端区的厚度差，所述第一终端区的厚度大于所述第一掺杂区的厚度。从而，有源区的第二掺杂区可以与终端区的第三终端区一次形成，有源区的第三掺杂区可以与第三终端区一次形成，工艺实现较简单。当然，在其他实施方式中，所述第一终端区的厚度与所述第一掺杂区的厚度差也可以与有源区和终端区的厚度差不同，即第二掺杂区与第二终端区的厚度可能不同，第三掺杂区与第三终端区的厚度也可能不同，保证所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面即可。
在可选的实施方式中，所述阳极区包括设置在第二掺杂区表面的阳极电极。所述阴极区包括形成在第三掺杂区表面的阴极发射极、设置在所述阴极发射极表面的阴极电极以及形成在所述第三掺杂区表面且位于所述阴极发射极两侧的第一门极和第二门极。
具体的，在本实施例中，逆阻型GCT芯片从阴极到阳极可分为n+发射极、p基区、n-基区和p发射极。相应的，n+发射极可为阴极发射极，p基区可形成第三掺杂区，n-基区可形成第一掺杂区，p发射极可形成第二掺杂区。
基于相同原理，本实施例还公开了一种功率半导体器件制作方法。本实施例中，如图3所示，所述方法包括：
S110：将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区。
S120：对所述终端区和所述有源区整体进行预沉积或离子注入。
S130：在预沉积或离子注入之后进行推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。
S140：在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
例如，在具体例子中，可以选择n-掺杂的衬底，将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区。对所述终端区和所述有源区整体进行预沉积或离子注入实现P型掺杂，从而有源区中间的n-掺杂的衬底可作为第一掺杂区，即形成n-基区。有源区的第二材料层和第三材料层分别形成第二掺杂区和第三掺杂区，即形成p基区和p发射极。终端区中间的n-掺杂的衬底形成第一终端区，终端区的第二材料层和第三材料层分别形成第二终端区和第三终端区，具体P型掺杂。然后，在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区，即在第二掺杂区的表面形成阳极区的阳极电极，在第三掺杂区的表面形成阴极区的阴极发射极，在阴极发射极表面形成阴极电极，并在所述第三掺杂区表面位于所述阴极发射极两侧的位置形成第一门极和第二门极。
在该实施方式中，所述第二掺杂区与所述第二终端区的厚度相同，所述第三掺杂区与所述第三终端区的厚度相同，即有源区与终端区的厚度差为第一掺杂区与第一终端区的厚度差，从而，有源区的第二掺杂区可以与终端区的第三终端区一次形成，有源区的第三掺杂区可以与第三终端区一次形成，工艺实现较简单。
其中，需要说明的是，预沉积、离子注入及推进为本领域的常规技术手段，本领域技术人员可根据实际需求通过一次或多次工艺得到本申请的逆阻型门极换流晶闸管，在此不再赘述。
由于该方法解决问题的原理与以上器件类似，因此本方法的实施可以参见器件的实施，在此不再赘述。
基于相同原理，本实施例还公开了一种功率半导体器件制作方法。本实施例中，如图4所示，所述方法包括：
S210：将衬底的终端区掩蔽，对所述衬底进行预沉积或离子注入得到有源区并进行第一次推进。
S220：对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进。
S230：将所述终端区掩蔽，对所述有源区进行刻蚀得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。
S240：在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
例如，在具体例子中，可以选择n-掺杂的衬底，将衬底的终端区掩蔽，对所述衬底进行预沉积或离子注入得到有源区，此时掺杂类型为p型，从而有源区中间的n-掺杂的衬底可作为第一掺杂区，即形成n-基区。对所述终端区和所述有源区整体进行预沉积或离子注入实现p型掺杂，然后，将衬底的终端区掩蔽，对有源区的位置刻蚀在第二材料层和第三材料层分别形成第二掺杂区和第三掺杂区，即形成p基区和p发射极。终端区中间的n-掺杂的衬底形成第一终端区，由于第一次推进的p型掺杂，有源区的第一掺杂区的厚度小于终端区的第一终端区的厚度。然后，在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区，即在第二掺杂区的表面形成阳极区的阳极电极，在第三掺杂区的表面形成阴极区的阴极发射极，在阴极发射极表面形成阴极电极，并在所述第三掺杂区表面位于所述阴极发射极两侧的位置形成第一门极和第二门极。
在该实施方式中，有源区的刻蚀是在掺杂之后进行的，从而，所述第一终端区的厚度与所述第一掺杂区厚度的厚度差与有源区和终端区的厚度差不同。
其中，需要说明的是，预沉积、离子注入及推进为本领域的常规技术手段，本领域技术人员可根据实际需求通过一次或多次工艺得到本申请的逆阻型门极换流晶闸管，在此不再赘述。
由于该方法解决问题的原理与以上器件类似，因此本方法的实施可以参见器件的实施，在此不再赘述。
基于相同原理，本实施例还公开了一种功率半导体器件制作方法。本实施例中，如图5所示，所述方法包括：
S310：将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区。
S320：将所述有源区掩蔽，对所述终端区进行预沉积或离子注入并进行第一次推进。
S330：对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面。
S340：在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
例如，在具体例子中，可以选择n-掺杂的衬底，将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区。将所述有源区掩蔽，对所述终端区进行预沉积或离子注入得到第二终端区和第三终端区，此时掺杂类型为p型，从而终端区中间的n-掺杂的衬底可作为第一终端区。对所述终端区和所述有源区整体进行预沉积或离子注入实现p型掺杂，在第二材料层和第三材料层分别形成第二掺杂区和第三掺杂区，即形成p基区和p发射极。在该实施方式中，所述第一终端区的厚度与所述第一掺杂区厚度的厚度差与有源区和终端区的厚度差不同。然后，在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区，即在第二掺杂区的表面形成阳极区的阳极电极，在第三掺杂区的表面形成阴极区的阴极发射极，在阴极发射极表面形成阴极电极，并在所述第三掺杂区表面位于所述阴极发射极两侧的位置形成第一门极和第二门极。
其中，需要说明的是，预沉积、离子注入及推进为本领域的常规技术手段，本领域技术人员可根据实际需求通过一次或多次工艺得到本申请的逆阻型门极换流晶闸管，在此不再赘述。
由于该方法解决问题的原理与以上器件类似，因此本方法的实施可以参见器件的实施，在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (9)

1.一种功率半导体器件，其特征在于，包括第一材料层以及形成于所述第一材料层上下两侧的第二材料层和第三材料层；
所述功率半导体器件包括有源区和终端区；
所述有源区包括位于所述第一材料层的第一掺杂区、位于所述第二材料层的第二掺杂区、位于所述第三材料层的第三掺杂区、阳极区以及阴极区 ；
所述终端区包括位于所述第一材料层的第一终端区以及位于所述第二材料层和所述第三材料层的第二终端区和第三终端区；
其中，所述第一终端区的厚度大于所述第一掺杂区的厚度，并且所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面，所述第二掺杂区与所述第二终端区的厚度相同，所述第三掺杂区与所述第三终端区的厚度相同。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差为10~100um。
3.根据权利要求1所述的功率半导体器件，其特征在于，所述第一终端区与所述第一掺杂区通过过渡区连接，所述过渡区的长度为所述第一终端区的表面与对应侧所述第一掺杂区的表面的高度差的5~10倍。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述第二材料层和所述第三材料层的厚度相同。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述阳极区包括设置在所述第二掺杂区表面的阳极电极。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述阴极区包括形成在所述第三掺杂区表面的阴极发射极、设置在所述阴极发射极表面的阴极电极以及形成在所述第三掺杂区表面且位于所述阴极发射极两侧的第一门极和第二门极。
7.一种如权利要求1-6任一项所述的功率半导体器件的制作方法，其特征在于，包括：
将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区；
对所述终端区和所述有源区整体进行预沉积或离子注入；
在预沉积或离子注入之后进行推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
8.一种如权利要求1-6任一项所述的功率半导体器件的制作方法，其特征在于，包括：
将衬底的终端区掩蔽，对所述衬底进行预沉积或离子注入得到有源区并进行第一次推进；
对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进；
将所述终端区掩蔽，对所述有源区进行刻蚀得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
9.一种如权利要求1-6任一项所述的功率半导体器件的制作方法，其特征在于，包括：
将衬底的终端区掩蔽，对所述衬底进行刻蚀得到有源区；
将所述有源区掩蔽，对所述终端区进行预沉积或离子注入并进行第一次推进；
对所述终端区和所述有源区整体进行预沉积或离子注入并进行第二次推进得到第一材料层以及位于所述第一材料层上下两侧的第二材料层和第三材料层，其中，所述第一材料层包括有源区的第一掺杂区和终端区的第一终端区，所述第二材料层包括有源区的第二掺杂区和终端区的第二终端区，所述第三材料层包括有源区的第三掺杂区和终端区的第三终端区，所述第一终端区的厚度大于第一掺杂区的厚度，所述第二终端区和所述第三终端区的至少之一的表面高于对应的掺杂区的表面；
在所述第二掺杂区的表面形成阳极区，在所述第三掺杂区的表面形成阴极区。
CN202310762806.3A 2023-06-27 2023-06-27 功率半导体器件及其制作方法 Active CN116504825B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310762806.3A CN116504825B (zh) 2023-06-27 2023-06-27 功率半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310762806.3A CN116504825B (zh) 2023-06-27 2023-06-27 功率半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN116504825A CN116504825A (zh) 2023-07-28
CN116504825B true CN116504825B (zh) 2023-09-19

Family

ID=87323468

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310762806.3A Active CN116504825B (zh) 2023-06-27 2023-06-27 功率半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116504825B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003368A (en) * 1987-08-11 1991-03-26 Bbc Brown Boveri Ag Turn-off thyristor
US5710442A (en) * 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
CN103222056A (zh) * 2010-09-27 2013-07-24 Abb技术有限公司 双极非穿通功率半导体装置
CN105474400A (zh) * 2013-08-28 2016-04-06 Abb技术有限公司 双极非穿通功率半导体装置
CN109686785A (zh) * 2018-12-27 2019-04-26 清华大学 具有高阻断电压与高电压冲击耐受力的gct芯片
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构
CN111834451A (zh) * 2019-04-23 2020-10-27 株洲中车时代半导体有限公司 一种逆阻型门极换流晶闸管及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003368A (en) * 1987-08-11 1991-03-26 Bbc Brown Boveri Ag Turn-off thyristor
US5710442A (en) * 1995-02-03 1998-01-20 Hitachi, Ltd. Semiconductor device and method of manufacturing same
CN103222056A (zh) * 2010-09-27 2013-07-24 Abb技术有限公司 双极非穿通功率半导体装置
CN105474400A (zh) * 2013-08-28 2016-04-06 Abb技术有限公司 双极非穿通功率半导体装置
CN109686785A (zh) * 2018-12-27 2019-04-26 清华大学 具有高阻断电压与高电压冲击耐受力的gct芯片
CN111834451A (zh) * 2019-04-23 2020-10-27 株洲中车时代半导体有限公司 一种逆阻型门极换流晶闸管及其制造方法
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构

Also Published As

Publication number Publication date
CN116504825A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US6501146B1 (en) Semiconductor device and method of manufacturing thereof
US20170077216A1 (en) Semiconductor device
US9082843B2 (en) Semiconductor device with step-shaped edge termination, and method for manufacturing a semiconductor device
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
JP3417013B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2010050441A (ja) 半導体装置
JP7024626B2 (ja) 半導体装置、半導体装置の製造方法
US20200287030A1 (en) Semiconductor device and semiconductor device manufacturing method
TWI593119B (zh) 高壓渠溝接合屏障肖特基二極體
US20190051739A1 (en) Semiconductor device
JP6694375B2 (ja) 半導体装置
US9236500B2 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
US20230369486A1 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US6693024B2 (en) Semiconductor component with a semiconductor body having a multiplicity of pores and method for fabricating
US20220376094A1 (en) Insulated gate bipolar transistor
US11374119B2 (en) Semiconductor device and method of manufacturing the same
CN116504825B (zh) 功率半导体器件及其制作方法
CN112310228A (zh) 肖特基势垒二极管
JPH09116152A (ja) パワー半導体素子
CN113054015A (zh) 碳化硅mosfet芯片
US7683454B2 (en) MOS power component with a reduced surface area
US11374091B2 (en) Semiconductor device
US6683328B2 (en) Power semiconductor and fabrication method
US20050121732A1 (en) Active semiconductor component with an optimized surface area
JP2024013911A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant