JP3968912B2 - ダイオード - Google Patents
ダイオード Download PDFInfo
- Publication number
- JP3968912B2 JP3968912B2 JP12823099A JP12823099A JP3968912B2 JP 3968912 B2 JP3968912 B2 JP 3968912B2 JP 12823099 A JP12823099 A JP 12823099A JP 12823099 A JP12823099 A JP 12823099A JP 3968912 B2 JP3968912 B2 JP 3968912B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- diode
- impurity concentration
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 65
- 230000004888 barrier function Effects 0.000 claims description 41
- 239000010410 layer Substances 0.000 description 165
- 230000002441 reversible effect Effects 0.000 description 65
- 238000011084 recovery Methods 0.000 description 58
- 230000002829 reductive effect Effects 0.000 description 22
- 238000002347 injection Methods 0.000 description 18
- 239000007924 injection Substances 0.000 description 18
- 239000000969 carrier Substances 0.000 description 17
- 239000002344 surface layer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000036961 partial effect Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- QIVUCLWGARAQIO-OLIXTKCUSA-N (3s)-n-[(3s,5s,6r)-6-methyl-2-oxo-1-(2,2,2-trifluoroethyl)-5-(2,3,6-trifluorophenyl)piperidin-3-yl]-2-oxospiro[1h-pyrrolo[2,3-b]pyridine-3,6'-5,7-dihydrocyclopenta[b]pyridine]-3'-carboxamide Chemical compound C1([C@H]2[C@H](N(C(=O)[C@@H](NC(=O)C=3C=C4C[C@]5(CC4=NC=3)C3=CC=CN=C3NC5=O)C2)CC(F)(F)F)C)=C(F)C=CC(F)=C1F QIVUCLWGARAQIO-OLIXTKCUSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低不純物濃度の第一導電型ドリフト層の一方の側に高不純物濃度の第一導電型カソード層を、他方の側に第二導電型アノード層を有するいわゆるｐｉｎダイオードに関する。
【０００２】
【従来の技術】
近年、電力用半導体素子（以下パワーデバイスと称する）の用途は、インバータを初めとする様々な分野に、広がりつつある。中でも高耐圧かつ大容量の用途では、絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）に代表される低損失かつ高い周波数で動作可能なスイッチング素子が開発され、適用されている。特に大容量分野では、ゲートターンオフ（ＧＴＯ）サイリスタのＩＧＢＴへの置き換えが進んでいる。
【０００３】
更に、パワーデバイスの低損失化・高速スイッチング化、および、周辺回路の低インダクタンス化、スナバレス化等の動きに伴い、パワーデバイスと組み合わせて使用される電力用ダイオード（フリーホイーリングダイオード：ＦＷＤと呼ぶこともある）の逆回復過程の特性（逆回復耐量・逆回復損失・ソフトスイッチング性等）改善が求められている。更に近年、パワーエレクトロニクス機器でのダイオードの動作時におけるＥＭＩノイズの低減のために、ソフトリカバリー特性が強く要求されるようになっている。
【０００４】
図１６は、現在広く用いられているｐｉｎ構造のスイッチングダイオードの断面図である。
高比抵抗のｎ型半導体基板の一方の主表面の表面層にｐ型アノード層２（以下ｐアノード層と記す）が形成され、他方の主表面の表面層にｎ型カソード層３（以下ｎカソード層と記す）が形成されており、それぞれの表面に接触するアノード電極５、カソード電極６が設けられている。ｐアノード層２とｎカソード層３との中間部分をｎ型ドリフト層１（以下ｎドリフト層と記す）と呼ぶ（ｉ層と呼ぶこともある）。ｎドリフト層１は、高い電圧を確保するために、ｐアノード層２とｎカソード層３よりも高比抵抗とされる。
【０００５】
このダイオードが順方向バイアス［アノード電極５に正、カソード電極６に負の電圧を印加］した場合、ｐアノード層２とｎドリフト層１とで形成されるｐｎ接合７にかかる電圧が（シリコン半導体の場合）約０．６Ｖのえん層電圧を越えると、ｐアノード層２からｎドリフト層１に正孔が注入され、ｎ+ カソード層３からｎドリフト層１に電気的な中性条件を満たすように電子が注入される。（以降、ｎドリフト層１内に過剰に蓄積された電子・正孔を指して、過剰キャリアと称する）。その結果、ｎドリフト層１は蓄積キャリアのため伝導度変調を起こし、その抵抗は極めて小さくなって導通状態となる。
【０００６】
図１７（ａ）は従来の１２００V クラスのダイオードで、ライフタイム制御をおこなったスイッチングダイオードの一例の順方向特性図である。横軸は電圧、縦軸は電流密度である。印加電圧が０．６V 以上になると電流が流れはじめ、急速に増大することがわかる。また、室温（２５℃）より高温（１２５℃）の方が同じ電流密度における順電圧が大きいことがわかる。また、順方向バイアス状態から逆方向バイアス状態に遷移する過程においては、過渡的に大きな逆向きの電流がダイオードに流れる。これを逆回復電流という。
【０００７】
図１７（ｂ）は従来の１２００V クラスのスイッチングダイオードの逆回復時の電流、電圧波形図である。横軸は時間、縦軸は電圧（Ｖ）および電流（Ｉ）である。電流が減少して零になった後、電圧が立ち上がるが、その間逆方向に電流が流れている。この逆方向に流れている電流が逆方向ピーク電流の１／１０になるまでの期間を逆回復時間という。
【０００８】
この逆回復過程は、順方向バイアス時にｎドリフト層１に蓄積されていた過剰キャリアのために、逆バイアスにした直後も過剰キャリアが消滅するまでの間、逆方向に電流が流れつづける（短絡状態）現象である。このときダイオードに、定常的な状態よりも大きな電気的損失が生じる。ダイオードに流れる定常電流を大きくしたり、阻止状態の電圧を大きくすると、ダイオードにかかる電気的責務が大きくなり、そのためにダイオードが破壊することがある。
電力用ダイオードにおいて、高い信頼性を保証するためには、この逆回復耐量を大きくすることが強く要求される。
【０００９】
ｐｉｎダイオードの順バイアス状態での電圧降下［順電圧］、逆回復特性および耐量を改善するための方策として、金や白金等の重金属拡散や電子線やプロトンといった粒子線の照射によって、半導体基板、特にその中のｎドリフト層１のキャリアのライフタイム制御が広く適用されている。
【００１０】
すなわちｎドリフト層１内のライフタイムを小さくすることにより、定常状態における総キャリア濃度が減少するため、逆回復過程で空乏層の広がりで掃きだされるキャリアが減少し、逆回復時間や逆回復ピーク電流、逆回復電荷を小さくすることができる。また、キャリアが空乏層を走り抜けることによる逆回復中の電界強度も、そのキャリア濃度の減少によって緩和されるため、責務が小さくなり、逆回復耐量が向上する。
【００１１】
同様の目的で、Merged pin Schottky Diode （以下ＭＰＳと記す）と称する、少数キャリアの注入効率を下げて逆回復特性を改良したダイオードが開発されている。図１８はそのＭＰＳの部分断面図である［ Wilamowski, B. M., Solid State Electron.,Vol.26,No.5,p.491,(1983)］。
【００１２】低不純物濃度のｎドリフト層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されており、他方の側の表面層には、表面不純物濃度が高くて深いｐシールド領域４が選択的に形成されており、アノード電極５はｎドリフト層１とショットキー接合を形成する金属になっている。ｎ+ カソード層３の表面にはカソード電極６が設けられている。
【００１３】
ｐシールド領域４は、ストライプ状、円形、多角形の島状などで形成される。
このダイオードにおいては、少数キャリアの注入効率を下げることにより、低損失で高速なスイッチング特性が得られる。
【００１４】図１９は、清水らによる別のタイプのダイオードでスタティックシールディングダイオード（ＳＳＤ）と呼ばれるものの要部の部分断面図である［ IEEE Trans. on Electron Devices, Vol.ED-31, No.9, p.1314,(1984)参照］。
【００１５】低不純物濃度のｎベース層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されている。他方の側の表面層には、表面不純物濃度が低くて浅いｐチャネル領域２と、表面不純物濃度が高くて深いｐシールド領域４が形成されている。
【００１６】
例えば、ｐチャネル領域２の表面不純物濃度、拡散深さと幅は５×１０15cm-3、１μm 、６μm であり、ｐシールド領域４の表面不純物濃度、拡散深さと幅は４×１０18cm-3、５μm 、１５μm である。
【００１７】
ｐシールド領域４は、ストライプ状、円形、多角形の島状などで形成される。ｐ層の濃度は２種類ではなく複数種類形成する場合もある。ｎ+ カソード層３の表面にはカソード電極６、ｐチャネル領域２とｐシールド領域４の表面にはアノード電極５が設けられている。
【００１８】
このようにすることによって、低損失で高速なスイッチング特性と正の温度特性とを両立させることができる。これは順バイアス状態において、キャリアの注入が抑えられるために、ライフタイム制御も少なくし、またはライフタイム制御無しで内部のキャリア濃度が低くでき、その結果逆回復ピーク電流や逆回復電荷を低減し、逆回復耐量を向上させることができるのである。
【００１９】図２０は更に別のタイプのダイオードでソフトアンドファストリカバリダイオード（Soft and Fast Recovery Diode以下ＳＦＤと記す）と呼ばれるものの要部の部分断面図である［MORI,M.et.al.,ISPSD '91 p.113 (1991)参照］。
【００２０】低不純物濃度のｎベース層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されている。他方の側の表面層には、表面不純物濃度が高くて深いｐシールド領域４と、非常に薄い合金層８とが形成されている。このダイオードでも、キャリアの注入が抑えられるために、逆回復ピーク電流や逆回復電荷を低減し、逆回復耐量を向上させることができる
【００２１】
【発明が解決しようとする課題】
現在、パワーデバイスの適用範囲は、耐圧６００V 以下の小、中容量から、耐圧２．５kV以上の大容量と広い。それに伴い、ダイオードにも同様の用途において、低損失かつ高い周波数で動作が可能な高速逆回復特性が要求されている。
【００２２】
一方、逆回復特性の他に、順バイアス状態での順電圧の温度係数もダイオードの重要な特性の一つである。順電圧の温度係数とは、定格電流近傍において、室温での順電圧の値に対して高温での順電圧の値が大きいかどうかの指標のことで、高温での順電圧が室温よりも高いと正、低ければ負となる。この順電圧の温度係数は、正であることが望ましい。
【００２３】
この理由を説明するために、ダイオードチップ面内や、チップ間あるいはモジュールの並列動作時における電流のバランスについて考える。例えばあるダイオードチップに電流集中が生じたとき、そこの部分の温度が局所的に増加する。このとき、順電圧の温度係数が正であれば、ダイオードの温度上昇に伴い順電圧が増すため、電流は流れにくくなって並列している他のダイオードチップにより多くの電流が流れるようになり、電流の集中を緩和する効果が期待できる。
【００２４】
一方温度係数が負の場合、電流集中が生じてあるダイオードチップの温度が上昇すると、温度の上昇に伴って順電圧が下がり、そのダイオードチップへの電流の集中が促進される。よって、チップ内、チップ間或いはモジュール間の不均一動作が加速されることになる。
【００２５】
現在、高耐圧かつ大容量の用途では、複数のチップやモジュールの並列動作が増えている。よってバランスのとれた動作のために、順電圧の正の温度係数は強く要求される。
【００２６】ｐｉｎダイオードの場合、逆回復動作を速くするためには、上で述べたように少数キャリアのライフタイム制御が必要である。しかし、例えば電子線などを多く照射し、ライフタイムを短くすると、順電圧の温度係数が負になりやすくなる傾向がある。これは、高温（一般に１２５℃）においては、室温に比べてボルツマン因子[ exp(- ΔE/kT) ］分だけ高い割合で、キャリアがトラップから励起できることと、高温におけるキャリアの捕獲断面積が小さくなるためである。
【００２７】
またｐｉｎダイオードの場合、アノード層の不純物濃度を下げて逆回復特性および逆回復耐量を向上させる方法がある。この方法は、逆回復ピーク電流の抑制に対して効果はある。しかしながら、例えば１０００V 以上の耐圧を確保するためには、ｐアノード層の積分濃度は、最低１．３×１０12/cm2必要であり、ｐアノード層の積分濃度をこの値以下に下げることはできない。
【００２８】
さらに順バイアス時に５００A/cm2 以上の大電流が流れるとき、順電圧が大きくなるというデメリットがある。これは、不純物濃度を下げることで、少数キャリアの注入が少なくなるためである。
従って、アノード層の不純物濃度を下げたｐｉｎダイオードでは、逆回復特性の向上と、順電圧の正の温度係数との両立は困難である。
【００２９】
先に述べたＭＰＳやＳＳＤといったキャリアの注入効率を下げたダイオードは、逆回復特性と正の温度特性とを両立させることができた。これはオン状態において、ホールの注入が抑えられるために、内部のキャリア濃度が低くでき、その結果逆回復ピーク電流や電荷を向上できるだけでなく、ライフタイム制御も少なくまたは無しにすることができるためである。
【００３０】
しかしながらＭＰＳの場合、チップ内にｐｉｎの他にショットキー接合を含むために、逆バイアス時、特に高温のときにショットキー接合からの漏れ電流が増加するというデメリットがある。これは、ショットキー接合におけるバリアハイトローワリングの効果によるものである。
ＳＦＤもショットキー接合を有するので、同様のデメリットがある。
【００３１】
またＳＳＤは、ショットキー接合ではなく薄いｐチャネル領域を形成するため、漏れ電流は小さくなるが、順バイアス時にはそこから正孔が注入されるため、逆回復特性はＭＰＳ程良くならない。
【００３２】
このような状況で上記の問題に鑑み本発明の目的は、簡便な方法で逆回復特性のソフトスイッチング化および、順電圧の負の温度依存性を小さくあるいは正にすることを可能としたダイオードを提供することにある。
【００３３】
【課題を解決するための手段】
以下の記述では、第一導電型を電子が多数キャリアであるｎ型、第二導電型を正孔が多数キャリアであるｐ型とし、それぞれｎ、ｐを冠記して各層、領域を示すが、これを逆にすることもできる。
【００３４】
上記の課題解決のため本発明は、低不純物濃度のｎドリフト層の一方の側に高不純物濃度のｎカソード層を、他方の側にｐアノード層を有し、ｎカソード層、ｐアノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくともｐアノード層とｎドリフト層との間の一部にｎドリフト層より高不純物濃度のｎバリア層を有し、ｐアノード層が接合深さの浅いｐチャネル領域と、接合深さの深いｐシールド領域とからなり、かつｐチャネル領域がｎバリア層内にあり、ｐシールド領域がｎドリフト層に達するものとする。
【００３５】
通常のｐｉｎダイオードにおいて、順方向のバイアスを加えると、ｐアノード層からｎドリフト層に正孔が注入され、かつｎ+ カソード層からｎドリフト層に電子が注入される。一方、本発明のダイオードでは、順方向のバイアスを加えると、まずｐアノード層からｎ+ バリア層にホールが注入されるが、そこでキャリア濃度が減衰する。これは、ｎ+ バリア層の不純物濃度がｎドリフト層のそれより高いため、正孔のｎ+ バリア層における拡散長が短くなるためである。すなわち、ｐアノード層からの正孔の注入効率が、ｎ+ バリア層の濃度の増加に伴い減少する。このため、順バイアス時の定常状態のキャリア密度分布において、アノード側の濃度がカソード側よりも極めて低くなる。
【００３６】
よって、逆回復時、特に逆電流が流れて後ｐ／ｎ+ ／ｎ接合部に空間電荷領域が形成されるときの、空間電荷領域を通り抜ける正孔濃度が低くなり、逆回復ピーク電流の減少が期待できる。
【００３７】
また、通常のｐｉｎダイオードに比べて総キャリア濃度を大幅に減らせるため、逆回復電荷も減少できる。さらにライフタイム制御無しでも、キャリア濃度が低減できるため、順電圧の温度特性も、負から正に近づけることが可能となる。
【００３８】
前項でキャリアの注入効率を下げるためｐアノード層の不純物濃度を下げる方法があるが、その方法では、高耐圧のダイオードとすることが難しいことを述べた。このように、ｎ+ バリア層を間に設ければ、ｐアノード層の不純物濃度を高く保ち、すなわち積分濃度を保ちながらキャリアの注入効率を下げられるので、高耐圧ダイオードに適する構造である。
【００３９】
更に、ｐアノード層が接合深さの浅いｐチャネル領域と、接合深さの深いｐシールド領域とからなるので、順バイアス時の正孔注入量の制御の自由度が増し、ｐシールド領域がｎドリフト層に達しているので、逆バイアス時にそこから広がる空間電荷領域がパンチスルーして、ｐチャネル領域部分の電界を緩和することができる。
【００４０】
本発明のダイオードではさまざまな変形を考えられるが、いずれも逆回復特性の向上が可能となる。
【００４１】
【００４２】
また、ｐシールド領域の表面不純物濃度をｐチャネル領域のそれより高くしても、ｐチャネル領域の表面不純物濃度をｐシールド領域のそれより高くしても良い。
ｐシールド領域、ｐチャネル領域の表面不純物濃度を互いに変えられれば、順バイアス時の正孔注入量の制御の自由度を増すことができる。
【００４３】
また、低不純物濃度のｎドリフト層の一方の側に高不純物濃度のｎカソード層を、他方の側の一部にｐアノード層を有し、ｎカソード層、ｐアノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくともｐアノード層とｎドリフト層との間にｎドリフト層より高不純物濃度のｎバリア層を有し、ｐアノード層がｎバリア層内にあり、かつアノード電極が、更にｐアノード層に覆われないｎバリア層の表面に接触してショットキー接合を形成するものでもよい。このように、アノード電極が、ｐアノード層に覆われないｎ + バリア層の表面に接触してショットキー接合を形成するので、ショットキー接合の部分だけ順バイアス時の正孔注入量が抑制されるので、総キャリア濃度を大幅に減らせるため、逆回復電荷も減少できる。
【００４４】
上記のようなダイオードの製造方法としては、ｎカソード層、ｎ+ バリア層、ｐアノード層の少なくとも一つを不純物イオンの注入と高温の拡散、気相または固相から不純物拡散、エピタキシャル成長により形成するものとする。
いずれの方法によっても、上記のようなダイオードの製造が可能である。
【００４５】
【発明の実施の形態】
以下図面を参照しながら、本発明の実施例について説明する。 以下の記述でｎ、ｐを冠記した層、領域等はそれぞれ電子、正孔を多数キャリアとする層、領域等を意味している。［参考例１］
図１（ａ）は、本発明第一の参考例のダイオードの部分断面図である。図１（ｂ）は、対数表示した不純物濃度の分布図である。
【００４６】
高比抵抗のｎドリフト層１の一方の主表面の表面層にｎ+ カソード層３が形成され、他方の主表面の表面層にはｎ+ バリア層９が形成され、さらにそれに隣接してｐアノード層２が形成されている。ｎ+ カソード層３に接触してカソード電極６が、またｐアノード層２の表面に接触してアノード電極５がそれぞれ設けられている。
【００４７】
図１（ｂ）から、各層の表面不純物濃度と厚さが読み取ることができる。例えば、２５００V クラスのダイオードのとき、ｎドリフト層１の不純物濃度は約４×１０13/cm3、厚さは３００μm である。各層は、イオン注入と高温ドライブインによる拡散により形成され、ｐアノード層２の表面不純物濃度は約５×１０16/cm3、厚さは４μm 、ｎ+ カソード層３の表面不純物濃度は約１×１０20/cm3、厚さは８０μm 、ｎ+ バリア層９の表面不純物濃度は約２×１０16/cm3、厚さは１０μm である。ｎドリフト層１のライフタイムは３μs である。また、高比抵抗のバルクウェハに気相或いは固相からの拡散により形成しても良い。
【００４８】
このダイオードの動作は従来のｐｉｎダイオードとほぼ同様である。順方向バイアス［アノード電極５に正、カソード電極６に負の電圧を印加］した場合、ｐアノード層２とｎドリフト層１とで形成されるｐｎ接合７にかかる電圧が（シリコン半導体の場合）約０．６Ｖのえん層電圧を越えると、ｐアノード層２からｎドリフト層１に正孔が注入され、ｎ+ カソード層３からｎドリフト層１に電気的な中性条件を満たすように電子が注入される。（以降、ｎドリフト層１内に過剰に蓄積された電子・正孔を指して、過剰キャリアと称する）。その結果、ｎドリフト層１は蓄積キャリアのため伝導度変調を起こし、その抵抗は極めて小さくなって導通状態となる。
【００４９】
図１６の従来のｐｉｎダイオードとの違いは、ｐアノード層２の下方にｎ+ バリア層９が形成されている点である。
図２は、参考例１のダイオードの室温（３００K ）と高温（３９８K ）における電流−電圧特性図である（太線）。同図に比較例として従来型ｐｉｎダイオードの電流−電圧特性をも示した（細線）。なお、従来型ｐｉｎダイオードでは、ｐアノード層２の表面濃度を５×１０16/cm3、拡散深さを４μm とし、順電圧を同等とするためにｎドリフト層１のライフタイムは１μs とした。
【００５０】
両者を比較すると、従来型ｐｉｎダイオードの順電圧の温度係数は負であるのに対し、本参考例１のダイオードでは、１００A/cm2 以上において温度係数が正となっていることがわかる。従って、多数チップや多数モジュールの並列運転の場合には、電流集中が緩和され、不均一動作を避けられることになる。
【００５１】
図３は、参考例１のダイオードと従来型ｐｉｎダイオードとの電流密度１００A/cm2 でのキャリア分布の比較図である。従来型ｐｉｎダイオードに対して、本参考例１のダイオードの場合は、アノード側のキャリア濃度が約１／２に減少している。
【００５２】
図４は、参考例１のダイオードの高温（３９８K ）における逆回復過程の電流、電圧波形図である（太線）。同図に従来型ｐｉｎダイオードの電流、電圧波形をも示した（細線）。
【００５３】
図３のキャリア分布を反映して参考例１のダイオードでは、逆回復電流のピーク値が従来型ｐｉｎダイオードに比べて低減されており、ソフトリカバリー波形となっているのがわかる。
【００５４】
［参考例２］
図５は、本発明第二の参考例のダイオードの不純物濃度の分布図である。
このように各層は、エピタキシャル成長により各層がほぼ均一な不純物濃度になるように形成することもできる。
【００５５】
［参考例３］
図６は、本発明第三の参考例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、さらにその表面層にｐチャネル領域２とそれより接合深さの深いｐシールド領域４とが形成されている。そして、ｐチャネル領域２とｐシールド領域４の表面には、アノード電極５が設けられている。
【００５６】
例えば、ｐチャネル領域２の表面不純物濃度は約５×１０16/cm3、厚さは４μm であり、ｐシールド領域４の表面不純物濃度は約５×１０16/cm3、厚さは１０μm である。ｎ+ バリア層９の接合深さは１５μm である。ｐチャネル領域２とｐシールド領域４とは共に紙面に垂直な方向に延びたストライプ状であり、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶことで、少数キャリアの注入量を最適化することができる。このように、ｐチャネル領域２とｐシールド領域４とに分けることによって、ｎドリフト層１へのキャリアの注入量を制御する自由度を増すことができる。
【００５７】
また、図７は参考例３のダイオードの逆バイアス印加時の断面図であり、空間電荷領域の境界１０ａ、１０ｂが点線で示されている。１０ｂは、より高い逆電圧を印加した際の空間電荷領域の境界である。この図に見られるように、この参考例３のダイオードでは、ｐシールド領域４側からｐチャネル領域２の下方に空間電荷領域を広げることによりピンチオフするので、参考例１のダイオードよりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７における電界強度を緩和することができる。
【００５８】
［参考例４］
図８は、本発明第四の参考例のダイオードの部分断面図である。図６の参考例３のダイオードとの違いは、ｐ+ シールド領域４の表面不純物濃度が、例えば１×１０17/cm3、接合深さが４μm と、ｐチャネル領域２の５×１０16/cm3より高くされていることである。ｎ+ バリア層９の接合深さは１５μm 、ｐチャネル領域２の接合深さは、２μm である。
【００５９】図９は、本参考例４のダイオードにおける逆回復過程での電流、電圧波形図である。
ｎドリフト層１の比抵抗が４６Ωcm、厚さ２００μm の場合である。図３と同様に従来型ｐｉｎダイオード、本発明の参考例１の構造のダイオードについても比較した。
【００６０】
本参考例４のダイオードでは、逆回復電流のピーク値が従来型ｐｉｎダイオードは勿論のこと、参考例１の構造のダイオードに比べても低減されており、逆回復電荷が低減され、さらにソフトリカバリー波形となっているのがわかる。
【００６１】
図１０は、図８の構造の参考例４のダイオードにおいて、ｎ+ バリア層９の不純物濃度（ドーズ量）を変えたとき、逆回復ｄｉ／ｄｔ耐量のｎ+ バリア層９の不純物濃度依存性を示した特性図である。ここで、ｎ+ バリア層９のドーズ量が０とは、従来型ｐｉｎダイオードに対応している。
【００６２】
ｎ+ バリア層９のドーズ量が増加するにつれて、逆回復ｄｉ／ｄｔ耐量が向上することがわかる。これは、ｎ+ バリア層９のドーズ量の増加に伴い、ｎドリフト層１への正孔の注入効率が減少するため、逆回復過程で掃きだされるキャリア濃度が減少し、その結果逆回復中に速やかに空間電界領域が広がって、内部電界強度が減少するためである。
【００６３】
［参考例５］
さらに図１１は、本発明第五の参考例のダイオードの部分断面図である。ｐ- シールド領域４の表面不純物濃度が、例えば２×１０16/cm3と、ｐチャネル領域２のそれが５×１０16/cm3である。このように、ｐ- シールド領域４の表面不純物濃度を、ｐチャネル領域２のそれより低くすることもできる。
【００６４】
［実施例１］
図１２は、本発明第一の実施例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、さらにその表面層にｐチャネル領域２とｎ+ バリア層９より深いｐシールド領域４とが形成されている。そして、ｐチャネル領域２とｐシールド領域４の表面には、アノード電極５が設けられている。
【００６５】
例えば、ｐチャネル領域２の表面不純物濃度は約５×１０16/cm3、接合深さは４μm であり、ｐシールド領域４の表面不純物濃度は約５×１０16/cm3、接合深さは２０μm である。ｎ+ バリア層９の接合深さは１５μm である。ｐチャネル領域２とｐシールド領域４とは共に紙面に垂直な方向に延びたストライプ状であり、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶことで、少数キャリアの注入量を最適化することができる。この場合も、ｐチャネル領域２とｐシールド領域４とに分けることによって、ｎドリフト層１へのキャリアの注入量を制御する自由度を増すことができる。
【００６６】
また、逆バイアス印加時には、ｐシールド領域４側からｐチャネル領域２の下方に空乏層を広げることによりピンチオフするので、参考例１のダイオードよりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７における電界強度を緩和することができて高耐圧が得やすい。
【００６７】
［実施例２］
図１３は、本発明第二の実施例のダイオードの部分断面図である。図１２の実施例１のダイオードとの違いは、ｐ+ シールド領域４の表面不純物濃度が、例えば１×１０17/cm3とｐチャネル領域層２の５×１０16/cm3より高くされていることである。逆バイアス印加時に、ｐ+ シールド領域４から空間電荷領域が広がり、ｐチャネル領域２の下方でピンチオフし易い構造である。
【００６８】
［実施例３］
さらに図１４は、本発明第三の実施例のダイオードの部分断面図である。ｐ- シールド領域４の表面不純物濃度が、例えば２×１０16/cm3とｐチャネル領域２の５×１０16/cm3より低くされていることである。このように、ｐ- シールド領域９の表面不純物濃度を、ｐチャネル領域２のそれより低くすることもできる。
【００６９】
［実施例４］
図１５は、本発明第四の実施例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、その表面層に選択的にｐアノード層２が形成されている。ｐアノード層２と、ｎ + バリア層９の表面に共通に接触してアノード電極５が設けられている。特にこのアノード電極５は、ｎ + バリア層９の表面とショットキー接合１１を形成する金属が選ばれる。
【００７０】
ｐアノード層２は例えば紙面に垂直な方向のストライプ状である。ショットキー接合１１部分には、ｐアノード層２が形成されていないため、順バイアス時にこの部分からのホールの注入は起きない。よって全体のキャリア濃度を低く抑えることができる。更に、実施例１〜３のダイオードと同様に逆バイアス印加時には、空乏層がｐアノード層２からショットキー接合１１の下方に広がり、ピンチオフするので、ｎ+ バリア層９／アノード電極５間のショットキー接合１１の電界強度を緩和することができる。よって、ｐアノード層２の幅と、ショットキー接合１１の幅とを適当に選ぶことで、ショットキー接合１１からの漏れ電流を低く抑えることが可能である。
【００７１】
【発明の効果】
以上説明したように本発明によれば、低不純物濃度の第一導電型ドリフト層を有するダイオードにおいて、第二導電型アノード層と第一導電型ドリフト層との間の少なくとも一部に第一導電型ドリフト層より高不純物濃度の第一導電型バリア層を設け、第一導電型バリア層と第二導電型アノード層との関係を特定することにより、順バイアス時の正孔注入量の制御の自由度を増し、かつ逆回復電流が小さく、順電圧の温度依存性を正または小さい負の値のダイオードとすることができる。
【００７２】
そのため、逆回復特性がソフトリカバリーで、保護回路を軽減できるとともに、ダイオードのチップ面内、チップ間等の電流集中を防止でき、均一動作が可能となる。
【００７３】
本発明は、パワーデバイスの低損失化・高速スイッチング化、および、周辺回路の低インダクタンス化、スナバレス化等に必要なダイオードとして大きな貢献をなすものである。
【図面の簡単な説明】
【図１】（ａ）は本発明参考例１のスイッチングダイオードの部分断面図、（ｂ）はその不純物濃度分布図
【図２】 参考例１のダイオードの電流−電圧特性図
【図３】 順バイアス時の１００A/cm2 におけるキャリア分布図
【図４】 参考例１のダイオードと従来型ｐｉｎダイオードにおける逆回復過程の電流、電圧波形図
【図５】 参考例２のダイオードの不純物濃度分布図
【図６】 参考例３のダイオードの部分断面図
【図７】 参考例４のダイオードにおける空乏層のピンチオフの説明図
【図８】 参考例４のダイオードの部分断面図
【図９】 本発明の参考例４のダイオードにおける逆回復過程の電流、電圧波形図
【図１０】 参考例４のダイオードの逆回復ｄｉ／ｄｔ耐量特性図
【図１１】 参考例５のダイオードの部分断面図
【図１２】 実施例１のダイオードの部分断面図
【図１３】 実施例２のダイオードの部分断面図
【図１４】 実施例３のダイオードの部分断面図
【図１５】 実施例４のダイオードの部分断面図
【図１６】 従来のｐｉｎダイオードの部分断面図
【図１７】 （ａ）はｐｉｎダイオードの電流帆電圧特性図、（ｂ）は逆回復過程の電流、電圧波形図
【図１８】 従来のＳＳＤの部分断面図
【図１９】 従来のＭＰＳの部分断面図
【図２０】 従来のＳＦＤの部分断面図
【符号の説明】
１ ｎドリフト層
２ ｐアノード層またはｐチャネル領域
３ ｎ+ カソード層
４ ｐシールド領域、ｐ+ シールド領域またはｐ+ シールド領域
５ アノード電極
６ カソード電極
７ ｐｎ接合
８ 合金層
９ ｎ+ バリア層
１０ａ、１０ｂ 空間電荷領域端
１１ ショットキー接合
【発明の属する技術分野】
本発明は、低不純物濃度の第一導電型ドリフト層の一方の側に高不純物濃度の第一導電型カソード層を、他方の側に第二導電型アノード層を有するいわゆるｐｉｎダイオードに関する。
【０００２】
【従来の技術】
近年、電力用半導体素子（以下パワーデバイスと称する）の用途は、インバータを初めとする様々な分野に、広がりつつある。中でも高耐圧かつ大容量の用途では、絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと記す）に代表される低損失かつ高い周波数で動作可能なスイッチング素子が開発され、適用されている。特に大容量分野では、ゲートターンオフ（ＧＴＯ）サイリスタのＩＧＢＴへの置き換えが進んでいる。
【０００３】
更に、パワーデバイスの低損失化・高速スイッチング化、および、周辺回路の低インダクタンス化、スナバレス化等の動きに伴い、パワーデバイスと組み合わせて使用される電力用ダイオード（フリーホイーリングダイオード：ＦＷＤと呼ぶこともある）の逆回復過程の特性（逆回復耐量・逆回復損失・ソフトスイッチング性等）改善が求められている。更に近年、パワーエレクトロニクス機器でのダイオードの動作時におけるＥＭＩノイズの低減のために、ソフトリカバリー特性が強く要求されるようになっている。
【０００４】
図１６は、現在広く用いられているｐｉｎ構造のスイッチングダイオードの断面図である。
高比抵抗のｎ型半導体基板の一方の主表面の表面層にｐ型アノード層２（以下ｐアノード層と記す）が形成され、他方の主表面の表面層にｎ型カソード層３（以下ｎカソード層と記す）が形成されており、それぞれの表面に接触するアノード電極５、カソード電極６が設けられている。ｐアノード層２とｎカソード層３との中間部分をｎ型ドリフト層１（以下ｎドリフト層と記す）と呼ぶ（ｉ層と呼ぶこともある）。ｎドリフト層１は、高い電圧を確保するために、ｐアノード層２とｎカソード層３よりも高比抵抗とされる。
【０００５】
このダイオードが順方向バイアス［アノード電極５に正、カソード電極６に負の電圧を印加］した場合、ｐアノード層２とｎドリフト層１とで形成されるｐｎ接合７にかかる電圧が（シリコン半導体の場合）約０．６Ｖのえん層電圧を越えると、ｐアノード層２からｎドリフト層１に正孔が注入され、ｎ+ カソード層３からｎドリフト層１に電気的な中性条件を満たすように電子が注入される。（以降、ｎドリフト層１内に過剰に蓄積された電子・正孔を指して、過剰キャリアと称する）。その結果、ｎドリフト層１は蓄積キャリアのため伝導度変調を起こし、その抵抗は極めて小さくなって導通状態となる。
【０００６】
図１７（ａ）は従来の１２００V クラスのダイオードで、ライフタイム制御をおこなったスイッチングダイオードの一例の順方向特性図である。横軸は電圧、縦軸は電流密度である。印加電圧が０．６V 以上になると電流が流れはじめ、急速に増大することがわかる。また、室温（２５℃）より高温（１２５℃）の方が同じ電流密度における順電圧が大きいことがわかる。また、順方向バイアス状態から逆方向バイアス状態に遷移する過程においては、過渡的に大きな逆向きの電流がダイオードに流れる。これを逆回復電流という。
【０００７】
図１７（ｂ）は従来の１２００V クラスのスイッチングダイオードの逆回復時の電流、電圧波形図である。横軸は時間、縦軸は電圧（Ｖ）および電流（Ｉ）である。電流が減少して零になった後、電圧が立ち上がるが、その間逆方向に電流が流れている。この逆方向に流れている電流が逆方向ピーク電流の１／１０になるまでの期間を逆回復時間という。
【０００８】
この逆回復過程は、順方向バイアス時にｎドリフト層１に蓄積されていた過剰キャリアのために、逆バイアスにした直後も過剰キャリアが消滅するまでの間、逆方向に電流が流れつづける（短絡状態）現象である。このときダイオードに、定常的な状態よりも大きな電気的損失が生じる。ダイオードに流れる定常電流を大きくしたり、阻止状態の電圧を大きくすると、ダイオードにかかる電気的責務が大きくなり、そのためにダイオードが破壊することがある。
電力用ダイオードにおいて、高い信頼性を保証するためには、この逆回復耐量を大きくすることが強く要求される。
【０００９】
ｐｉｎダイオードの順バイアス状態での電圧降下［順電圧］、逆回復特性および耐量を改善するための方策として、金や白金等の重金属拡散や電子線やプロトンといった粒子線の照射によって、半導体基板、特にその中のｎドリフト層１のキャリアのライフタイム制御が広く適用されている。
【００１０】
すなわちｎドリフト層１内のライフタイムを小さくすることにより、定常状態における総キャリア濃度が減少するため、逆回復過程で空乏層の広がりで掃きだされるキャリアが減少し、逆回復時間や逆回復ピーク電流、逆回復電荷を小さくすることができる。また、キャリアが空乏層を走り抜けることによる逆回復中の電界強度も、そのキャリア濃度の減少によって緩和されるため、責務が小さくなり、逆回復耐量が向上する。
【００１１】
同様の目的で、Merged pin Schottky Diode （以下ＭＰＳと記す）と称する、少数キャリアの注入効率を下げて逆回復特性を改良したダイオードが開発されている。図１８はそのＭＰＳの部分断面図である［ Wilamowski, B. M., Solid State Electron.,Vol.26,No.5,p.491,(1983)］。
【００１２】低不純物濃度のｎドリフト層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されており、他方の側の表面層には、表面不純物濃度が高くて深いｐシールド領域４が選択的に形成されており、アノード電極５はｎドリフト層１とショットキー接合を形成する金属になっている。ｎ+ カソード層３の表面にはカソード電極６が設けられている。
【００１３】
ｐシールド領域４は、ストライプ状、円形、多角形の島状などで形成される。
このダイオードにおいては、少数キャリアの注入効率を下げることにより、低損失で高速なスイッチング特性が得られる。
【００１４】図１９は、清水らによる別のタイプのダイオードでスタティックシールディングダイオード（ＳＳＤ）と呼ばれるものの要部の部分断面図である［ IEEE Trans. on Electron Devices, Vol.ED-31, No.9, p.1314,(1984)参照］。
【００１５】低不純物濃度のｎベース層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されている。他方の側の表面層には、表面不純物濃度が低くて浅いｐチャネル領域２と、表面不純物濃度が高くて深いｐシールド領域４が形成されている。
【００１６】
例えば、ｐチャネル領域２の表面不純物濃度、拡散深さと幅は５×１０15cm-3、１μm 、６μm であり、ｐシールド領域４の表面不純物濃度、拡散深さと幅は４×１０18cm-3、５μm 、１５μm である。
【００１７】
ｐシールド領域４は、ストライプ状、円形、多角形の島状などで形成される。ｐ層の濃度は２種類ではなく複数種類形成する場合もある。ｎ+ カソード層３の表面にはカソード電極６、ｐチャネル領域２とｐシールド領域４の表面にはアノード電極５が設けられている。
【００１８】
このようにすることによって、低損失で高速なスイッチング特性と正の温度特性とを両立させることができる。これは順バイアス状態において、キャリアの注入が抑えられるために、ライフタイム制御も少なくし、またはライフタイム制御無しで内部のキャリア濃度が低くでき、その結果逆回復ピーク電流や逆回復電荷を低減し、逆回復耐量を向上させることができるのである。
【００１９】図２０は更に別のタイプのダイオードでソフトアンドファストリカバリダイオード（Soft and Fast Recovery Diode以下ＳＦＤと記す）と呼ばれるものの要部の部分断面図である［MORI,M.et.al.,ISPSD '91 p.113 (1991)参照］。
【００２０】低不純物濃度のｎベース層１の一方の側の表面層に高不純物濃度のｎ+ カソード層３が形成されている。他方の側の表面層には、表面不純物濃度が高くて深いｐシールド領域４と、非常に薄い合金層８とが形成されている。このダイオードでも、キャリアの注入が抑えられるために、逆回復ピーク電流や逆回復電荷を低減し、逆回復耐量を向上させることができる
【００２１】
【発明が解決しようとする課題】
現在、パワーデバイスの適用範囲は、耐圧６００V 以下の小、中容量から、耐圧２．５kV以上の大容量と広い。それに伴い、ダイオードにも同様の用途において、低損失かつ高い周波数で動作が可能な高速逆回復特性が要求されている。
【００２２】
一方、逆回復特性の他に、順バイアス状態での順電圧の温度係数もダイオードの重要な特性の一つである。順電圧の温度係数とは、定格電流近傍において、室温での順電圧の値に対して高温での順電圧の値が大きいかどうかの指標のことで、高温での順電圧が室温よりも高いと正、低ければ負となる。この順電圧の温度係数は、正であることが望ましい。
【００２３】
この理由を説明するために、ダイオードチップ面内や、チップ間あるいはモジュールの並列動作時における電流のバランスについて考える。例えばあるダイオードチップに電流集中が生じたとき、そこの部分の温度が局所的に増加する。このとき、順電圧の温度係数が正であれば、ダイオードの温度上昇に伴い順電圧が増すため、電流は流れにくくなって並列している他のダイオードチップにより多くの電流が流れるようになり、電流の集中を緩和する効果が期待できる。
【００２４】
一方温度係数が負の場合、電流集中が生じてあるダイオードチップの温度が上昇すると、温度の上昇に伴って順電圧が下がり、そのダイオードチップへの電流の集中が促進される。よって、チップ内、チップ間或いはモジュール間の不均一動作が加速されることになる。
【００２５】
現在、高耐圧かつ大容量の用途では、複数のチップやモジュールの並列動作が増えている。よってバランスのとれた動作のために、順電圧の正の温度係数は強く要求される。
【００２６】ｐｉｎダイオードの場合、逆回復動作を速くするためには、上で述べたように少数キャリアのライフタイム制御が必要である。しかし、例えば電子線などを多く照射し、ライフタイムを短くすると、順電圧の温度係数が負になりやすくなる傾向がある。これは、高温（一般に１２５℃）においては、室温に比べてボルツマン因子[ exp(- ΔE/kT) ］分だけ高い割合で、キャリアがトラップから励起できることと、高温におけるキャリアの捕獲断面積が小さくなるためである。
【００２７】
またｐｉｎダイオードの場合、アノード層の不純物濃度を下げて逆回復特性および逆回復耐量を向上させる方法がある。この方法は、逆回復ピーク電流の抑制に対して効果はある。しかしながら、例えば１０００V 以上の耐圧を確保するためには、ｐアノード層の積分濃度は、最低１．３×１０12/cm2必要であり、ｐアノード層の積分濃度をこの値以下に下げることはできない。
【００２８】
さらに順バイアス時に５００A/cm2 以上の大電流が流れるとき、順電圧が大きくなるというデメリットがある。これは、不純物濃度を下げることで、少数キャリアの注入が少なくなるためである。
従って、アノード層の不純物濃度を下げたｐｉｎダイオードでは、逆回復特性の向上と、順電圧の正の温度係数との両立は困難である。
【００２９】
先に述べたＭＰＳやＳＳＤといったキャリアの注入効率を下げたダイオードは、逆回復特性と正の温度特性とを両立させることができた。これはオン状態において、ホールの注入が抑えられるために、内部のキャリア濃度が低くでき、その結果逆回復ピーク電流や電荷を向上できるだけでなく、ライフタイム制御も少なくまたは無しにすることができるためである。
【００３０】
しかしながらＭＰＳの場合、チップ内にｐｉｎの他にショットキー接合を含むために、逆バイアス時、特に高温のときにショットキー接合からの漏れ電流が増加するというデメリットがある。これは、ショットキー接合におけるバリアハイトローワリングの効果によるものである。
ＳＦＤもショットキー接合を有するので、同様のデメリットがある。
【００３１】
またＳＳＤは、ショットキー接合ではなく薄いｐチャネル領域を形成するため、漏れ電流は小さくなるが、順バイアス時にはそこから正孔が注入されるため、逆回復特性はＭＰＳ程良くならない。
【００３２】
このような状況で上記の問題に鑑み本発明の目的は、簡便な方法で逆回復特性のソフトスイッチング化および、順電圧の負の温度依存性を小さくあるいは正にすることを可能としたダイオードを提供することにある。
【００３３】
【課題を解決するための手段】
以下の記述では、第一導電型を電子が多数キャリアであるｎ型、第二導電型を正孔が多数キャリアであるｐ型とし、それぞれｎ、ｐを冠記して各層、領域を示すが、これを逆にすることもできる。
【００３４】
上記の課題解決のため本発明は、低不純物濃度のｎドリフト層の一方の側に高不純物濃度のｎカソード層を、他方の側にｐアノード層を有し、ｎカソード層、ｐアノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくともｐアノード層とｎドリフト層との間の一部にｎドリフト層より高不純物濃度のｎバリア層を有し、ｐアノード層が接合深さの浅いｐチャネル領域と、接合深さの深いｐシールド領域とからなり、かつｐチャネル領域がｎバリア層内にあり、ｐシールド領域がｎドリフト層に達するものとする。
【００３５】
通常のｐｉｎダイオードにおいて、順方向のバイアスを加えると、ｐアノード層からｎドリフト層に正孔が注入され、かつｎ+ カソード層からｎドリフト層に電子が注入される。一方、本発明のダイオードでは、順方向のバイアスを加えると、まずｐアノード層からｎ+ バリア層にホールが注入されるが、そこでキャリア濃度が減衰する。これは、ｎ+ バリア層の不純物濃度がｎドリフト層のそれより高いため、正孔のｎ+ バリア層における拡散長が短くなるためである。すなわち、ｐアノード層からの正孔の注入効率が、ｎ+ バリア層の濃度の増加に伴い減少する。このため、順バイアス時の定常状態のキャリア密度分布において、アノード側の濃度がカソード側よりも極めて低くなる。
【００３６】
よって、逆回復時、特に逆電流が流れて後ｐ／ｎ+ ／ｎ接合部に空間電荷領域が形成されるときの、空間電荷領域を通り抜ける正孔濃度が低くなり、逆回復ピーク電流の減少が期待できる。
【００３７】
また、通常のｐｉｎダイオードに比べて総キャリア濃度を大幅に減らせるため、逆回復電荷も減少できる。さらにライフタイム制御無しでも、キャリア濃度が低減できるため、順電圧の温度特性も、負から正に近づけることが可能となる。
【００３８】
前項でキャリアの注入効率を下げるためｐアノード層の不純物濃度を下げる方法があるが、その方法では、高耐圧のダイオードとすることが難しいことを述べた。このように、ｎ+ バリア層を間に設ければ、ｐアノード層の不純物濃度を高く保ち、すなわち積分濃度を保ちながらキャリアの注入効率を下げられるので、高耐圧ダイオードに適する構造である。
【００３９】
更に、ｐアノード層が接合深さの浅いｐチャネル領域と、接合深さの深いｐシールド領域とからなるので、順バイアス時の正孔注入量の制御の自由度が増し、ｐシールド領域がｎドリフト層に達しているので、逆バイアス時にそこから広がる空間電荷領域がパンチスルーして、ｐチャネル領域部分の電界を緩和することができる。
【００４０】
本発明のダイオードではさまざまな変形を考えられるが、いずれも逆回復特性の向上が可能となる。
【００４１】
【００４２】
また、ｐシールド領域の表面不純物濃度をｐチャネル領域のそれより高くしても、ｐチャネル領域の表面不純物濃度をｐシールド領域のそれより高くしても良い。
ｐシールド領域、ｐチャネル領域の表面不純物濃度を互いに変えられれば、順バイアス時の正孔注入量の制御の自由度を増すことができる。
【００４３】
また、低不純物濃度のｎドリフト層の一方の側に高不純物濃度のｎカソード層を、他方の側の一部にｐアノード層を有し、ｎカソード層、ｐアノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくともｐアノード層とｎドリフト層との間にｎドリフト層より高不純物濃度のｎバリア層を有し、ｐアノード層がｎバリア層内にあり、かつアノード電極が、更にｐアノード層に覆われないｎバリア層の表面に接触してショットキー接合を形成するものでもよい。このように、アノード電極が、ｐアノード層に覆われないｎ + バリア層の表面に接触してショットキー接合を形成するので、ショットキー接合の部分だけ順バイアス時の正孔注入量が抑制されるので、総キャリア濃度を大幅に減らせるため、逆回復電荷も減少できる。
【００４４】
上記のようなダイオードの製造方法としては、ｎカソード層、ｎ+ バリア層、ｐアノード層の少なくとも一つを不純物イオンの注入と高温の拡散、気相または固相から不純物拡散、エピタキシャル成長により形成するものとする。
いずれの方法によっても、上記のようなダイオードの製造が可能である。
【００４５】
【発明の実施の形態】
以下図面を参照しながら、本発明の実施例について説明する。 以下の記述でｎ、ｐを冠記した層、領域等はそれぞれ電子、正孔を多数キャリアとする層、領域等を意味している。［参考例１］
図１（ａ）は、本発明第一の参考例のダイオードの部分断面図である。図１（ｂ）は、対数表示した不純物濃度の分布図である。
【００４６】
高比抵抗のｎドリフト層１の一方の主表面の表面層にｎ+ カソード層３が形成され、他方の主表面の表面層にはｎ+ バリア層９が形成され、さらにそれに隣接してｐアノード層２が形成されている。ｎ+ カソード層３に接触してカソード電極６が、またｐアノード層２の表面に接触してアノード電極５がそれぞれ設けられている。
【００４７】
図１（ｂ）から、各層の表面不純物濃度と厚さが読み取ることができる。例えば、２５００V クラスのダイオードのとき、ｎドリフト層１の不純物濃度は約４×１０13/cm3、厚さは３００μm である。各層は、イオン注入と高温ドライブインによる拡散により形成され、ｐアノード層２の表面不純物濃度は約５×１０16/cm3、厚さは４μm 、ｎ+ カソード層３の表面不純物濃度は約１×１０20/cm3、厚さは８０μm 、ｎ+ バリア層９の表面不純物濃度は約２×１０16/cm3、厚さは１０μm である。ｎドリフト層１のライフタイムは３μs である。また、高比抵抗のバルクウェハに気相或いは固相からの拡散により形成しても良い。
【００４８】
このダイオードの動作は従来のｐｉｎダイオードとほぼ同様である。順方向バイアス［アノード電極５に正、カソード電極６に負の電圧を印加］した場合、ｐアノード層２とｎドリフト層１とで形成されるｐｎ接合７にかかる電圧が（シリコン半導体の場合）約０．６Ｖのえん層電圧を越えると、ｐアノード層２からｎドリフト層１に正孔が注入され、ｎ+ カソード層３からｎドリフト層１に電気的な中性条件を満たすように電子が注入される。（以降、ｎドリフト層１内に過剰に蓄積された電子・正孔を指して、過剰キャリアと称する）。その結果、ｎドリフト層１は蓄積キャリアのため伝導度変調を起こし、その抵抗は極めて小さくなって導通状態となる。
【００４９】
図１６の従来のｐｉｎダイオードとの違いは、ｐアノード層２の下方にｎ+ バリア層９が形成されている点である。
図２は、参考例１のダイオードの室温（３００K ）と高温（３９８K ）における電流−電圧特性図である（太線）。同図に比較例として従来型ｐｉｎダイオードの電流−電圧特性をも示した（細線）。なお、従来型ｐｉｎダイオードでは、ｐアノード層２の表面濃度を５×１０16/cm3、拡散深さを４μm とし、順電圧を同等とするためにｎドリフト層１のライフタイムは１μs とした。
【００５０】
両者を比較すると、従来型ｐｉｎダイオードの順電圧の温度係数は負であるのに対し、本参考例１のダイオードでは、１００A/cm2 以上において温度係数が正となっていることがわかる。従って、多数チップや多数モジュールの並列運転の場合には、電流集中が緩和され、不均一動作を避けられることになる。
【００５１】
図３は、参考例１のダイオードと従来型ｐｉｎダイオードとの電流密度１００A/cm2 でのキャリア分布の比較図である。従来型ｐｉｎダイオードに対して、本参考例１のダイオードの場合は、アノード側のキャリア濃度が約１／２に減少している。
【００５２】
図４は、参考例１のダイオードの高温（３９８K ）における逆回復過程の電流、電圧波形図である（太線）。同図に従来型ｐｉｎダイオードの電流、電圧波形をも示した（細線）。
【００５３】
図３のキャリア分布を反映して参考例１のダイオードでは、逆回復電流のピーク値が従来型ｐｉｎダイオードに比べて低減されており、ソフトリカバリー波形となっているのがわかる。
【００５４】
［参考例２］
図５は、本発明第二の参考例のダイオードの不純物濃度の分布図である。
このように各層は、エピタキシャル成長により各層がほぼ均一な不純物濃度になるように形成することもできる。
【００５５】
［参考例３］
図６は、本発明第三の参考例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、さらにその表面層にｐチャネル領域２とそれより接合深さの深いｐシールド領域４とが形成されている。そして、ｐチャネル領域２とｐシールド領域４の表面には、アノード電極５が設けられている。
【００５６】
例えば、ｐチャネル領域２の表面不純物濃度は約５×１０16/cm3、厚さは４μm であり、ｐシールド領域４の表面不純物濃度は約５×１０16/cm3、厚さは１０μm である。ｎ+ バリア層９の接合深さは１５μm である。ｐチャネル領域２とｐシールド領域４とは共に紙面に垂直な方向に延びたストライプ状であり、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶことで、少数キャリアの注入量を最適化することができる。このように、ｐチャネル領域２とｐシールド領域４とに分けることによって、ｎドリフト層１へのキャリアの注入量を制御する自由度を増すことができる。
【００５７】
また、図７は参考例３のダイオードの逆バイアス印加時の断面図であり、空間電荷領域の境界１０ａ、１０ｂが点線で示されている。１０ｂは、より高い逆電圧を印加した際の空間電荷領域の境界である。この図に見られるように、この参考例３のダイオードでは、ｐシールド領域４側からｐチャネル領域２の下方に空間電荷領域を広げることによりピンチオフするので、参考例１のダイオードよりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７における電界強度を緩和することができる。
【００５８】
［参考例４］
図８は、本発明第四の参考例のダイオードの部分断面図である。図６の参考例３のダイオードとの違いは、ｐ+ シールド領域４の表面不純物濃度が、例えば１×１０17/cm3、接合深さが４μm と、ｐチャネル領域２の５×１０16/cm3より高くされていることである。ｎ+ バリア層９の接合深さは１５μm 、ｐチャネル領域２の接合深さは、２μm である。
【００５９】図９は、本参考例４のダイオードにおける逆回復過程での電流、電圧波形図である。
ｎドリフト層１の比抵抗が４６Ωcm、厚さ２００μm の場合である。図３と同様に従来型ｐｉｎダイオード、本発明の参考例１の構造のダイオードについても比較した。
【００６０】
本参考例４のダイオードでは、逆回復電流のピーク値が従来型ｐｉｎダイオードは勿論のこと、参考例１の構造のダイオードに比べても低減されており、逆回復電荷が低減され、さらにソフトリカバリー波形となっているのがわかる。
【００６１】
図１０は、図８の構造の参考例４のダイオードにおいて、ｎ+ バリア層９の不純物濃度（ドーズ量）を変えたとき、逆回復ｄｉ／ｄｔ耐量のｎ+ バリア層９の不純物濃度依存性を示した特性図である。ここで、ｎ+ バリア層９のドーズ量が０とは、従来型ｐｉｎダイオードに対応している。
【００６２】
ｎ+ バリア層９のドーズ量が増加するにつれて、逆回復ｄｉ／ｄｔ耐量が向上することがわかる。これは、ｎ+ バリア層９のドーズ量の増加に伴い、ｎドリフト層１への正孔の注入効率が減少するため、逆回復過程で掃きだされるキャリア濃度が減少し、その結果逆回復中に速やかに空間電界領域が広がって、内部電界強度が減少するためである。
【００６３】
［参考例５］
さらに図１１は、本発明第五の参考例のダイオードの部分断面図である。ｐ- シールド領域４の表面不純物濃度が、例えば２×１０16/cm3と、ｐチャネル領域２のそれが５×１０16/cm3である。このように、ｐ- シールド領域４の表面不純物濃度を、ｐチャネル領域２のそれより低くすることもできる。
【００６４】
［実施例１］
図１２は、本発明第一の実施例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、さらにその表面層にｐチャネル領域２とｎ+ バリア層９より深いｐシールド領域４とが形成されている。そして、ｐチャネル領域２とｐシールド領域４の表面には、アノード電極５が設けられている。
【００６５】
例えば、ｐチャネル領域２の表面不純物濃度は約５×１０16/cm3、接合深さは４μm であり、ｐシールド領域４の表面不純物濃度は約５×１０16/cm3、接合深さは２０μm である。ｎ+ バリア層９の接合深さは１５μm である。ｐチャネル領域２とｐシールド領域４とは共に紙面に垂直な方向に延びたストライプ状であり、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶことで、少数キャリアの注入量を最適化することができる。この場合も、ｐチャネル領域２とｐシールド領域４とに分けることによって、ｎドリフト層１へのキャリアの注入量を制御する自由度を増すことができる。
【００６６】
また、逆バイアス印加時には、ｐシールド領域４側からｐチャネル領域２の下方に空乏層を広げることによりピンチオフするので、参考例１のダイオードよりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７における電界強度を緩和することができて高耐圧が得やすい。
【００６７】
［実施例２］
図１３は、本発明第二の実施例のダイオードの部分断面図である。図１２の実施例１のダイオードとの違いは、ｐ+ シールド領域４の表面不純物濃度が、例えば１×１０17/cm3とｐチャネル領域層２の５×１０16/cm3より高くされていることである。逆バイアス印加時に、ｐ+ シールド領域４から空間電荷領域が広がり、ｐチャネル領域２の下方でピンチオフし易い構造である。
【００６８】
［実施例３］
さらに図１４は、本発明第三の実施例のダイオードの部分断面図である。ｐ- シールド領域４の表面不純物濃度が、例えば２×１０16/cm3とｐチャネル領域２の５×１０16/cm3より低くされていることである。このように、ｐ- シールド領域９の表面不純物濃度を、ｐチャネル領域２のそれより低くすることもできる。
【００６９】
［実施例４］
図１５は、本発明第四の実施例のダイオードの断面図である。
高比抵抗のｎドリフト層１の一方の側にｎ+ カソード層３が形成され、その表面に接触してカソード電極６が設けられている。ｎドリフト層１の他方の側には、ｎ+ バリア層９が形成され、その表面層に選択的にｐアノード層２が形成されている。ｐアノード層２と、ｎ + バリア層９の表面に共通に接触してアノード電極５が設けられている。特にこのアノード電極５は、ｎ + バリア層９の表面とショットキー接合１１を形成する金属が選ばれる。
【００７０】
ｐアノード層２は例えば紙面に垂直な方向のストライプ状である。ショットキー接合１１部分には、ｐアノード層２が形成されていないため、順バイアス時にこの部分からのホールの注入は起きない。よって全体のキャリア濃度を低く抑えることができる。更に、実施例１〜３のダイオードと同様に逆バイアス印加時には、空乏層がｐアノード層２からショットキー接合１１の下方に広がり、ピンチオフするので、ｎ+ バリア層９／アノード電極５間のショットキー接合１１の電界強度を緩和することができる。よって、ｐアノード層２の幅と、ショットキー接合１１の幅とを適当に選ぶことで、ショットキー接合１１からの漏れ電流を低く抑えることが可能である。
【００７１】
【発明の効果】
以上説明したように本発明によれば、低不純物濃度の第一導電型ドリフト層を有するダイオードにおいて、第二導電型アノード層と第一導電型ドリフト層との間の少なくとも一部に第一導電型ドリフト層より高不純物濃度の第一導電型バリア層を設け、第一導電型バリア層と第二導電型アノード層との関係を特定することにより、順バイアス時の正孔注入量の制御の自由度を増し、かつ逆回復電流が小さく、順電圧の温度依存性を正または小さい負の値のダイオードとすることができる。
【００７２】
そのため、逆回復特性がソフトリカバリーで、保護回路を軽減できるとともに、ダイオードのチップ面内、チップ間等の電流集中を防止でき、均一動作が可能となる。
【００７３】
本発明は、パワーデバイスの低損失化・高速スイッチング化、および、周辺回路の低インダクタンス化、スナバレス化等に必要なダイオードとして大きな貢献をなすものである。
【図面の簡単な説明】
【図１】（ａ）は本発明参考例１のスイッチングダイオードの部分断面図、（ｂ）はその不純物濃度分布図
【図２】 参考例１のダイオードの電流−電圧特性図
【図３】 順バイアス時の１００A/cm2 におけるキャリア分布図
【図４】 参考例１のダイオードと従来型ｐｉｎダイオードにおける逆回復過程の電流、電圧波形図
【図５】 参考例２のダイオードの不純物濃度分布図
【図６】 参考例３のダイオードの部分断面図
【図７】 参考例４のダイオードにおける空乏層のピンチオフの説明図
【図８】 参考例４のダイオードの部分断面図
【図９】 本発明の参考例４のダイオードにおける逆回復過程の電流、電圧波形図
【図１０】 参考例４のダイオードの逆回復ｄｉ／ｄｔ耐量特性図
【図１１】 参考例５のダイオードの部分断面図
【図１２】 実施例１のダイオードの部分断面図
【図１３】 実施例２のダイオードの部分断面図
【図１４】 実施例３のダイオードの部分断面図
【図１５】 実施例４のダイオードの部分断面図
【図１６】 従来のｐｉｎダイオードの部分断面図
【図１７】 （ａ）はｐｉｎダイオードの電流帆電圧特性図、（ｂ）は逆回復過程の電流、電圧波形図
【図１８】 従来のＳＳＤの部分断面図
【図１９】 従来のＭＰＳの部分断面図
【図２０】 従来のＳＦＤの部分断面図
【符号の説明】
１ ｎドリフト層
２ ｐアノード層またはｐチャネル領域
３ ｎ+ カソード層
４ ｐシールド領域、ｐ+ シールド領域またはｐ+ シールド領域
５ アノード電極
６ カソード電極
７ ｐｎ接合
８ 合金層
９ ｎ+ バリア層
１０ａ、１０ｂ 空間電荷領域端
１１ ショットキー接合
Claims (4)
- 低不純物濃度の第一導電型ドリフト層の一方の側に高不純物濃度の第一導電型カソード層を、他方の側に第二導電型アノード層を有し、第一導電型カソード層、第二導電型アノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくとも第二導電型アノード層と第一導電型ドリフト層との間の一部に第一導電型ドリフト層より高不純物濃度の第一導電型バリア層を有し、第二導電型アノード層が接合深さの浅い第二導電型チャネル領域と、接合深さの深い第二導電型シールド領域とからなり、かつ第二導電型チャネル領域が第一導電型バリア層内にあり、第二導電型シールド領域が第一導電型ドリフト層に達することを特徴とするダイオード。
- 第二導電型シールド領域の表面不純物濃度が第二導電型チャネル領域の表面不純物濃度より高いことを特徴とする請求項１に記載のダイオード。
- 第二導電型チャネル領域の表面不純物濃度が第二導電型シールド領域の表面不純物濃度より高いことを特徴とする請求項１に記載のダイオード。
- 低不純物濃度の第一導電型ドリフト層の一方の側に高不純物濃度の第一導電型カソード層を、他方の側の一部に第二導電型アノード層を有し、第一導電型カソード層、第二導電型アノード層の表面にそれぞれ接触してカソード電極、アノード電極が設けられたｐｉｎダイオードにおいて、少なくとも第二導電型アノード層と第一導電型ドリフト層との間に第一導電型ドリフト層より高不純物濃度の第一導電型バリア層を有し、第二導電型アノード層が第一導電型バリア層内にあり、かつアノード電極が、更に第二導電型アノード層に覆われない第一導電型バリア層の表面に接触してショットキー接合を形成することを特徴とするダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323488A JP2000323488A (ja) | 2000-11-24 |
| JP3968912B2 true JP3968912B2 (ja) | 2007-08-29 |
Family
ID=14979722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12823099A Expired - Lifetime JP3968912B2 (ja) | 1999-05-10 | 1999-05-10 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968912B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311314A (zh) * | 2012-03-11 | 2013-09-18 | 深圳市立德电控科技有限公司 | 快恢复二极管及制作该二极管的方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| DE10207522B4 (de) * | 2001-02-23 | 2018-08-02 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| JP4047153B2 (ja) | 2002-12-03 | 2008-02-13 | 株式会社東芝 | 半導体装置 |
| US6974720B2 (en) * | 2003-10-16 | 2005-12-13 | Cree, Inc. | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby |
| JP2006156637A (ja) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | ダイオードおよびブリッジダイオード |
| JP2009049045A (ja) * | 2007-08-13 | 2009-03-05 | Kansai Electric Power Co Inc:The | ソフトリカバリーダイオード |
| WO2009034658A1 (ja) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | 半導体装置 |
| WO2010026653A1 (ja) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | 記憶装置 |
| JP2012190873A (ja) | 2011-03-09 | 2012-10-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2012204811A (ja) | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| CN102194894B (zh) * | 2011-05-06 | 2013-01-02 | 杭州杭鑫电子工业有限公司 | 一种抗电浪涌低压保护硅二极管及其制备方法 |
| JP5922886B2 (ja) * | 2011-07-13 | 2016-05-24 | 株式会社豊田中央研究所 | ダイオードおよび半導体装置 |
| US9520465B2 (en) | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
| JP2013030618A (ja) | 2011-07-28 | 2013-02-07 | Rohm Co Ltd | 半導体装置 |
| JP5969927B2 (ja) * | 2013-01-18 | 2016-08-17 | 株式会社 日立パワーデバイス | ダイオード、電力変換装置 |
| JP2014154849A (ja) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | 半導体装置 |
| JP5981859B2 (ja) * | 2013-02-15 | 2016-08-31 | 株式会社豊田中央研究所 | ダイオード及びダイオードを内蔵する半導体装置 |
| EP2960941B1 (en) * | 2014-06-26 | 2017-01-04 | ABB Schweiz AG | Reverse-conducting power semiconductor device |
| JP6405212B2 (ja) * | 2014-12-03 | 2018-10-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6152861B2 (ja) | 2015-02-09 | 2017-06-28 | トヨタ自動車株式会社 | ダイオードの製造方法 |
| JP6217700B2 (ja) * | 2015-07-21 | 2017-10-25 | トヨタ自動車株式会社 | ダイオード |
| WO2018055318A1 (en) * | 2016-09-23 | 2018-03-29 | Dynex Semiconductor Limited | A Power MOSFET with an Integrated Schottky Diode |
| CN108598153B (zh) * | 2018-06-29 | 2023-12-29 | 南京晟芯半导体有限公司 | 软恢复功率半导体二极管及其制备方法 |
| JP6667584B2 (ja) * | 2018-08-08 | 2020-03-18 | ローム株式会社 | ショットキーバリアダイオード |
| US11069770B2 (en) * | 2018-10-01 | 2021-07-20 | Ipower Semiconductor | Carrier injection control fast recovery diode structures |
| CN111883577B (zh) * | 2020-06-16 | 2024-03-01 | 西安理工大学 | 一种SiC耐高压抗浪涌pn结单极二极管 |
-
1999
- 1999-05-10 JP JP12823099A patent/JP3968912B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311314A (zh) * | 2012-03-11 | 2013-09-18 | 深圳市立德电控科技有限公司 | 快恢复二极管及制作该二极管的方法 |
| CN103311314B (zh) * | 2012-03-11 | 2016-08-03 | 深圳市立德电控科技有限公司 | 快恢复二极管及制作该二极管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000323488A (ja) | 2000-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968912B2 (ja) | ダイオード | |
| JP4843253B2 (ja) | 電力用半導体装置 | |
| US9312334B2 (en) | Semiconductor component | |
| JP6846119B2 (ja) | ダイオード、およびそれを用いた電力変換装置 | |
| US5418376A (en) | Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure | |
| KR100726899B1 (ko) | 반도체 장치 | |
| JP2005317751A (ja) | 逆導通型半導体素子とその製造方法 | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| JPH10284718A (ja) | 絶縁ゲート型サイリスタ | |
| US11967638B2 (en) | Segmented power diode structure with improved reverse recovery | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| JP3214343B2 (ja) | 絶縁ゲート型サイリスタ | |
| JP2006295014A (ja) | Ｉｇｂｔとそれを用いた電力変換装置 | |
| JPH10125896A (ja) | 絶縁ゲート型サイリスタ | |
| JPH09139492A (ja) | 絶縁ゲート型サイリスタ | |
| JP5017850B2 (ja) | 電力用半導体装置およびそれを用いた電力変換装置 | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| US6465874B2 (en) | Power semiconductor rectifier having schottky contact combined with insulation film | |
| CN117219665A (zh) | 一种门极换流晶闸管芯片及晶闸管 | |
| GB2612636A (en) | Semiconductor device | |
| JP2018107479A (ja) | 半導体装置 | |
| JPH10326900A (ja) | 電力用ダイオード | |
| CN112736134A (zh) | 碳化硅pnpn晶闸管注入型igbt器件 | |
| JP5077508B2 (ja) | 半導体装置およびその製造方法 | |
| CN213583807U (zh) | 一种抗电磁干扰抗浪涌碳化硅mps器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |