JP2006295014A - Ｉｇｂｔとそれを用いた電力変換装置 - Google Patents

Ｉｇｂｔとそれを用いた電力変換装置 Download PDF

Info

Publication number
JP2006295014A
JP2006295014A JP2005116406A JP2005116406A JP2006295014A JP 2006295014 A JP2006295014 A JP 2006295014A JP 2005116406 A JP2005116406 A JP 2005116406A JP 2005116406 A JP2005116406 A JP 2005116406A JP 2006295014 A JP2006295014 A JP 2006295014A
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
carrier concentration
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005116406A
Other languages
English (en)
Other versions
JP2006295014A5 (ja
JP5135666B2 (ja
Inventor
Taika Arai
大夏 新井
Mutsuhiro Mori
睦宏 森
Kazuhiro Koyama
和博 小山
Yasuhiko Kono
恭彦 河野
Naoki Sakurai
直樹 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36691439&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2006295014(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005116406A priority Critical patent/JP5135666B2/ja
Priority to EP10009398A priority patent/EP2256813A3/en
Priority to EP20060007623 priority patent/EP1713128B1/en
Publication of JP2006295014A publication Critical patent/JP2006295014A/ja
Publication of JP2006295014A5 publication Critical patent/JP2006295014A5/ja
Application granted granted Critical
Publication of JP5135666B2 publication Critical patent/JP5135666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】
ターンオフ時に、残留キャリアによるテール電流で生じる損失を低減した信頼性が高いＩＧＢＴを提供すること。
【解決手段】
本発明のＩＧＢＴは、コレクタ側に基板よりもキャリア濃度が大きく深いｎ層をもち、かつコレクタ側に低いスイッチング損失を実現する低注入のｐ層を備え、コレクタ側のｐ層のキャリア濃度の最大値が、そのｐ層に隣接するｎ層のキャリア濃度の最大値の１０から１００倍の範囲として、ＩＧＢＴの逆バイアス安全動作領域（ＲＢＳＯＡ）を低下させることなくターンオフ損失を低減した。
【選択図】図１

Description

本発明は、ノイズの発生を低減し、損失が少ない絶縁ゲートバイポーラトランジスタに関する。
絶縁ゲートバイポーラトランジスタ（以下ＩＧＢＴと略す。）は、ゲート電極に加える電圧でコレクタ電極とエミッタ電極の間に流す電流を制御するスイッチング素子である。制御できる電力は数十ワットから数十万ワットに及び、スイッチング周波数も数十ヘルツから百キロヘルツ超と幅広い。この特徴を生かして、エアコンや電子レンジなど家庭用の小電力機器から、鉄道や製鉄所のインバータなど大電力機器まで広く使われている。
図１８は、特許文献１に記載のターンオフ時の跳ね上がり電圧を抑制し逆バイアス安全動作領域（Reverse Biase Safty Operation Area、以下ＲＢＳＯＡと略す。）を拡大するＩＧＢＴである。図１８において符号５００はコレクタ電極、１０１はコレクタ電極５００と低抵抗接触するｐ+層、１１３はｐ+ 層１０１よりキャリア濃度が低いｎ+層、１１１はｎ+層１１３よりキャリア濃度が低いｎ-層、１１０はｎ- 層１１１よりキャリア濃度が低いｎ--層、１２０はｐ層、１３０はｎ+層、６００はｎ+層１３０に低抵抗接触するエミッタ電極、３００、３０１、４００は絶縁膜、５０１はコレクタ端子、６０１はエミッタ端子、２００はゲート電極、２０１はゲート端子である。
図１８のＩＧＢＴの特徴は、ｎ+層１１３とｎ--層１１０の間にｎ-層１１１を加えた構造にある。ＩＧＢＴの電流を遮断する、いわゆるターンオフ時には、ｐ層１２０とｎ--層１１０の境界からｎ--層１１０側に空乏層が伸びる。この空乏層が不純物濃度の高いｎ+層１１３に達すると残留キャリアが急激に消滅して、電流が急減する。電流が急減すると、この電流変化率ｄｉ／ｄｔと回路中に存在する寄生インダクタンスＬｓによりＩＧＢＴの両端に高い跳ね上がり電圧Ｖｓｐ＝Ｌｓ×ｄｉ／ｄｔが印加され、損失が増大する。そのため、図１８に示すＩＧＢＴではｎ- 層１１１を設けて、空乏層の伸びを緩和し、電流の急激な減少による電圧の跳ね上がり現象を防止している。
特開平１０−１８９９５６号公報（図１、（００８）段落から（００１０）段落の記載）
しかしながら、上述の図１８のＩＧＢＴには、以下に示すような問題がある。図１９に図１８のＩＧＢＴのターンオフ時の主電流波形を示す。大きさＩｃ１に流れていたコレクタ電流が時刻ｔ１のＩＧＢＴオフにより減少し始める。しかし時刻ｔ２になると電流の減少は緩やかになり時刻ｔ３まで裾を引くようにゆっくりと減少してゆく。この時刻ｔ２からｔ３の期間の電流をテール電流と呼ぶ。
テール電流は主にＩＧＢＴ内部の残留キャリアによるもので、キャリアの残留領域すなわち図１８のｎ- 層１１１の領域のキャリアの寿命により電流の大きさが決まる。この電流の低減のためには、図１８のＩＧＢＴのｎ- 層１１１のキャリア濃度を大きくし、ライフタイムを小さくする方法があるが、特許文献１の（００２０）段落に記載されている様に、ｎ- 層１１１のキャリア濃度を大きくすると、ターンオフ時の跳ね上がり電圧を抑制できずＲＢＳＯＡが狭くなる問題がある。加えて、エミッタ側のｐｎ接合での電界が大きくなり耐圧が低下する問題もある。
本発明の目的は、上記課題を解決し、低い損失で信頼性が高い半導体装置とそれを用いた電力変換装置を提供することにある。
上記課題を解決するために、以下の構造を有する半導体装置およびそれを使った電力変換装置にすれば良い。すなわち、本発明のＩＧＢＴは、コレクタ側に基板よりも濃度が大きく深いｎ層をもち、かつコレクタ側に低スイッチング損失を実現する低注入のｐ層を備え、コレクタ側のｐ層のキャリア濃度の最大値が、そのｐ層に隣接するｎ層のキャリア濃度の最大値の１０から１００倍である。
本発明の半導体装置は、一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、前記第２の半導体領域に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、前記第３の半導体領域上に隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、前記第４の半導体領域内に伸びる複数個の第１導電形の第５の半導体領域と、該第５の半導体領域内に位置する第２の導電形の第６の半導体領域と、前記第４、第５及び第６の半導体領域の表面上に形成されたゲート絶縁膜と、さらに該絶縁膜上に形成されたゲート電極と、前記第５の半導体領域と第６の半導体領域に低抵抗接触したエミッタ電極と、前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０から１００倍とすればよい。
また、本発明の半導体装置はトレンチゲートを有する半導体装置であって、一対の主表面を有する半導体基体と、該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、前記第２の半導体領域に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、前記第３の半導体領域上に隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、前記第４の半導体領域内に延在し、少なくとも２種類の異なる隣り合う間隔を有する複数個のＭＯＳ形トレンチゲートと、該ＭＯＳ形トレンチゲート間にあって前記第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第５の半導体領域と、隣り合う間隔が狭いＭＯＳ形トレンチゲート間にあって前記第５の半導体領域内に位置するとともに前記ＭＯＳ形トレンチゲートに接し第５の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域と、前記第５の半導体領域と第６の半導体領域に低抵抗接触したエミッタ電極と、前記第１の半導体領域に低抵抗接触したコレクタ電極とを有し、前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０から１００倍とすれば良い。
さらに、前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることが望ましい。また、前記第１の半導体領域の厚さが３μｍ以下であればさらに望ましく、さらには前記第１の半導体領域に接するコレクタ電極がその接触面領域で少なくともアルミニウムを含有すればより好ましい。
また、電力変換装置のスイッチング素子として上記半導体装置を用いる際は、併用する還流ダイオードが次の構造をもつと良い。すなわちダイオードの構造は、一対の主表面を有する半導体基体と、前記半導体基体の一方の主表面に隣接し該基体内に位置する第１導電形の第１の半導体領域と、前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第１導電形の第２の半導体領域と、前記第２の半導体領域上に隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第１導電形の第３の半導体領域と、前記第１の半導体領域に隣接する第２導電形の第４の半導体領域と、前記第４の半導体領域に接触する第１の電極と、前記第１の半導体領域に接触する第２の電極とを有すればよい。さらに該ダイオードの高耐圧化や宇宙線耐量向上には、前記第２の半導体領域の厚さが前記第１の半導体領域の厚さより厚く前記第３の半導体領域の厚さより薄いことが望ましく、損失低減には前記第１の半導体領域のシートキャリア濃度が１×１０12cm-2以下、ピーク濃度が１×１０16cm-3以下であると良い。
本発明によれば逆バイアス安全動作領域（ＲＢＳＯＡ）を低下させることなくＩＧＢＴのターンオフ損失を低減できるので、電力変換装置の効率を向上できる。
以下、本発明の詳細を図面を用いながら説明する。
図１は、本実施例のＩＧＢＴの断面構造図を示す。図１において、図１８と同じ構成要素には同一の符号を付してある。図２は、図１のＡ−Ｂ間における濃度プロファイルを示し、図３は、図１のＩＧＢＴのターンオフ波形の例を示す。図１において、符号１１２は低キャリア濃度のｎ層、１００は低キャリア濃度のｐ層である。
図１に示すＩＧＢＴの特徴は、ｐ層１００、ｎ層１１２のキャリア濃度が前記従来技術のＩＧＢＴより低く、かつｎ-層１１１を備えた点にある。ｐ層１００のキャリア濃度が低いとｐ層１００からのホールの注入が抑えられ、ｎ層１１２、ｎ- 層１１１のキャリア濃度が低くなる。ｎ-層１１１のキャリア濃度が低くなるとターンオフ時のｎ-層１１１内の残留キャリアが少なくなり、テール電流が減少する。これによりターンオフ時の電流波形が図３の実線で示す波形となり、テール期間Ｔａが、破線で示した従来技術のＩＧＢＴのテール期間Ｔｂより短くなって損失を低減できる。また、本実施例ではライフタイムの長いｎ- 層１１１があるため、急激なテール電流の減少を抑制でき、跳ね上がり電圧の発生しないターンオフ特性を実現できる。
本実施例のＩＧＢＴで、高破壊耐量、高耐圧、低損失を同時に実現するためには、ｐ層１００のキャリア濃度をｎ層１１２のキャリア濃度の１０倍〜１００倍の範囲にすることが好ましく、特にｎ層１１２のキャリア濃度の総和（シートキャリア濃度）を１×１０12cm-2〜１×１０13cm-2、ｐ層１００の厚さを３μｍ以下とするとさらに効果的である。この理由を以下に述べる。
ｐ層１００のキャリア濃度がｎ層１１２のキャリア濃度の１０倍未満の場合には、ｐ層１００からのキャリアの注入が少なくなる。この場合にはｎ- 層１１１内のキャリア濃度も少なくなるために、ターンオフ時にｐ層１２０とｎ--層１１０の接合からｎ--層１１０内に伸びる空乏層がｎ- 層１１１に到達すると急激に電流が減少して跳ね上がり電圧が発生する。また、ｐ層１００のキャリア濃度がｎ層１１２のキャリア濃度の１００倍以上になると、ｐ層１００からのキャリアの注入が大きくなり過ぎ、テール電流が増えて損失が増大する。従って、ｐ層１００とｎ層１１２のキャリア濃度の関係は１０倍〜１００倍の範囲に設定することが好ましい。
次に、ｎ層１１２のキャリア濃度が１０12cm-2未満になると、過電圧がＩＧＢＴに印加され空乏層がｎ層１１２に到達した時に、空乏層がｐ層１００に伸びることを抑制できず、空乏層がｐ層１００に到達してパンチスルー現象が発生する。パンチスルー現象が発生すると電流が流れ始め、ＩＧＢＴがスイッチとして機能しなくなる。一方、ｎ層１１２のキャリア濃度が１×１０13cm-2より高くなると、ｐ層１００のキャリア濃度を１×１０14cm-2より高くしなければならず、様々な製造上の問題が発生する。例えば、キャリア濃度１×１０14cm-2以上のｐ層１００をボロンなどの不純物打ち込み法で作ると、イオンの打ち込み量が多くなるためにシリコン半導体基板の結晶欠陥が増大し、漏れ電流が多くなる。このように、ｎ層１１２のキャリア濃度には好ましい範囲がある事が発明者らの実験で明らかとなった。
また、ｐ層１００の厚みを３μｍ以下にすると、キャリア濃度を低減しなくてもｐ層
１００からのキャリアの注入を低減でき、上述した不純物の打ち込み量を減らして、漏れ電流を低減できる。ここで、ｐ層１００の厚みは３μｍ〜０.３μｍ が好ましく、３μｍ〜１μｍがさらに好ましい。ｐ層１００の厚みが０.３μｍ 未満ではコレクタ電極５００との電気的な接触が不良になる場合がある。
さらには、コレクタ電極５００に接するｐ層１００では、表面のキャリア濃度が低いため、コレクタ電極５００に使う金属の種類によっては接触抵抗が大きくなる。そこで、コレクタ電極にｐ形不純物、例えばアルミニウムあるいはアルミニウム、を含む合金を適用すれば、ｐ層１００との接触抵抗を低減できることが分かった。本発明者らの実験で、アルミニウムをコレクタ電極５００の一部として使えば、低濃度のｐ層１００との電気的接触も問題なく、半導体装置の損失低減や電力変換装置の短絡耐量を確保出来ることが分かった。
加えて図１の構造のＩＧＢＴの耐圧向上を検討した結果、次のことも分かった。ｎ--層１１０の厚さをＬｎ--、ｎ-層１１１の厚さをＬｎ-、ｎ層１１２の厚さをＬｎとしたとき、Ｌｎ--＞Ｌｎ-＞Ｌｎとすることで、ｎ--層１１０とｐ層１２０の境界の電界強度が低減され、耐圧が向上する。また、特に５ｋＶ〜６ｋＶ程度以上の耐圧をもつ半導体装置では、宇宙線による破壊頻度が高くなることが知られているが、本実施例のＩＧＢＴでは宇宙線耐量も向上していることが分った。なお、各層の厚さをＬｎ--＞Ｌｎ- ＞Ｌｎとすることによって、ｐ層１００、ｎ層１１２のキャリア濃度が高い場合にも耐圧が向上することを確認した。
なお、耐圧が低くても良く、宇宙線耐量の考慮は不要なＩＧＢＴでは、ｎ-層１１１の厚さＬｎ-は厚くし、コレクタエミッタ間のシリコン基板全体の厚さを薄くして、導通損失を低減できる。
図４は、本実施例のＩＧＢＴ断面構造図を示す。図４では、図１と同じ構成要素には同一の符号を付してある。図４の構造は、ｎ--層１１０より高い濃度のｎ層１５０を備えることが実施例１の図１と異なり、その他は同じである。ｐ層１００から注入されるプラスのキャリア、すなわちホールは、ｎ層１１２、ｎ- 層１１１、ｎ--層１１０、ｐ層１２０、ｐ+ 層１２１を通ってエミッタ電極６００に流れる。ｎ層１５０が形成されると、ｎ層１５０はｎ--層１１０よりもホールにとってのポテンシャル障壁が高いため、ホールがｐ層１２０に流れにくくなり、ホールがｎ--層１１０に蓄積される。ｎ--層１１０にホールが蓄積されると導通状態の抵抗が小さくなり、導通損失を低減できる。
低注入のｐ層１００ではホールの注入が減少するため、ｎ--層１１０に蓄積されるキャリアが減り、導通損失が増える場合があるが、本実施例によれば、ｐ層１００の注入を低減しても、ｎ層１５０によりｎ--層１１０にホールが蓄積されるために導通損失が増えない。
図５は、本実施例のＩＧＢＴの断面構造図を示す。図５では、図１，図４と同じ構成要素には同一の符号を付してある。図５において、符号１０は絶縁膜、１４０は半導体基板である。図５構造の特徴は、コレクタ電極５００とエミッタ電極６００が同一表面に形成されているいわゆるラテラル型のＩＧＢＴである。ｎ--層１１０は半導体基板１４０と絶縁膜４１０で電気的に分離されている。このような構造は、同一表面上にすべての電極が配置されているので、同一チップ内に保護回路や駆動回路などの集積化が可能となり、高電圧ＬＳＩなどに好適である。本実施例でも、実施例１や実施例２と同様、低濃度のｐ層１００、ｎ層１１２およびｎ- 層１１１により、ターンオフ損失を低減する。さらに半導体基板１４０をエミッタ電極と同電位とすることで、ＲＥＳＵＲＦ効果と呼ばれる耐圧向上効果も与えることができる。また、このＲＥＳＵＲＦ効果では、ｐ層１２０直下での電界集中を引き起こすことがあるが、コレクタ電極とエミッタ電極の電位の間の任意の電位とすることで、さらに耐圧を向上できる。
図６は、本実施例のＩＧＢＴ断面構造図を示す。図６では、図１、図４、図５と同じ構成要素には同一の符号を付してある。本実施例では、実施例３の構造に加え、図６に示すｎ--層１１０より濃度の高いｎ層１５０を配置した。図６に示す本実施例では、実施例２と同様、ｎ層１５０によりｎ--層１１０にキャリアが蓄積されるため、導通損失を低減できる。さらに半導体基板１４０をエミッタ電極と同電位とすることで、ＲＥＳＵＲＦ効果と呼ばれる耐圧向上効果も与えることができる。また、このＲＥＳＵＲＦ効果では、ｐ層１２０直下での電界集中を引き起こすことがあるが、コレクタ電極とエミッタ電極の電位の間の任意の電位とすることで、さらに耐圧を向上できる。
図７は本実施例のＩＧＢＴの断面構造図を示す。図７では、図１と同じ構成要素には同一の符号を付してある。図７で、符号１２５はｐ層、４０１、４０２は絶縁膜である。本実施例では、トレンチゲート型ＩＧＢＴに低濃度のｐ層１００とｎ層１１２及び、ｎ-層１１１を設けた。図７で、エミッタ電極６００は隣り合うトレンチ形ＭＯＳゲート（ゲート電極２００、ゲート絶縁膜３００）間の距離が短い領域のｐ+層１２１とｎ+層１３０とに電気的に接触している。この断面では、隣り合うトレンチ形ゲート間が広い部分のｐ層１２５は、絶縁膜４０１、４０２でエミッタ電極６００と絶縁分離され、ｐ層１２５はフローティング電位となっている。この結果、ｐ層１００から注入したホールの一部が、一旦ｐ層１２５に流れ込み、トレンチ形ＭＯＳゲートの底に沿うように流れ、ｐ層１２０、ｐ+ 層１２１、エミッタ電極６００へ流入する。その結果、このホールがバイポーラトランジスタのベース電流のような働きをし、トレンチ形ＭＯＳゲートの底部に形成された蓄積層から電子がｎ--層１１０へ注入し、ｎ--層１１０の伝導度変調が促進される。これにより本実施例のＩＧＢＴは損失が低くなる。
本実施例は実施例２と同様に、低濃度のｐ層１００でキャリアの注入が減少し定常損失が増大する場合でも、上述の伝導度変調の促進により導通損失の増大を回避できる。
図８は、本実施例のＩＧＢＴの断面構造図を示す。図８で、図５や図７と同じ構成要素には同一の符号を付してある。本実施例のＩＧＢＴは、実施例５のトレンチゲート型の構造を高圧ＬＳＩ用に適用しやすいコレクタ電極５００とエミッタ電極６００が、同一表面上に形成された、いわゆるラテラル型の半導体装置６である。コレクタ側に面した領域にフローティングのｐ層１２５が形成されており、実施例３で述べた伝導度変調の向上効果が実現できるとともに、高電圧ＬＳＩの高集積化が可能である。また、本実施例ではｐ層１２５を設けることにより、ゲート絶縁膜３００に加わる電界、特にコレクタ側の電界を緩和でき、ゲート絶縁膜３００の信頼性を高くできる。
図９に本実施例のＩＧＢＴの断面構造図を示す。図９で、実施例５の図７と同じ構成要素には同一の符号を付してある。本実施例のＩＧＢＴは、図７に示す実施例５のＩＧＢＴにｎ層１５１を加えたことが異なり、その他は同様である。隣り合うトレンチ形ＭＯＳゲート間の距離が短い領域のｐ層１２０とｎ--層１１０の間に設けたｎ層１５１は、実施例２のｎ層１５０と同様の効果を持ち、ｎ--層１１０にホールを蓄積し、さらなる導通損失を低減する。
図１０に本実施例のＩＧＢＴの断面構造図を示す。図１０で、実施例６の図８と同じ構成要素には同一の符号を付してある。図１０に示す本実施例では、実施例６の図８のＩＧＢＴにｎ層１５１を加えたことが異なり、その他は同様である。隣り合うトレンチ形ＭＯＳゲート間の距離が短い領域のｐ層１２０とｎ--層１１０の間に設けたｎ層１５１は、実施例２のｎ層１５０と同様の効果を持ち、ｎ--層１１０にホールを蓄積し、さらなる導通損失を低減する。
図１１は、本実施例の電力変換装置のインバータ部の回路構成を示す。図１２と図１３は本実施例の電力変換装置に用いるダイオードの断面構造図である。図１１に示す電力変換装置では、電力半導体スイッチング素子であるＩＧＢＴ７０１〜７０６に実施例１から実施例８に記載の構造のＩＧＢＴを使い、ダイオード７１１〜７１６に図１２、図１３に示した構造のダイオードを適用した。ＩＧＢＴチップとダイオードチップは、いわゆるＩＧＢＴモジュールとして金属ベース上に配置したセラミックス回路基板に搭載し、樹脂ケースに収容あるいは、樹脂モールドされている。
図１１で、符号８０１〜８０６はゲート回路、９００はＰ端子、９０１はＮ端子でこれらの端子に直流電源が接続される。また、図１１で符号９１０はＵ端子、９１１はＶ端子、９１２はＷ端子である。本実施例では図１１に示すように、２つのＩＧＢＴが直列に接続されたアームを３つ備え、各アームの上アームと下アームのＩＧＢＴの接続点がそれぞれＵ端子９１０、Ｖ端子９１１、Ｗ端子９１２に接続し、これらの３つの端子から３相交流電力が負荷であるモータ９５０に出力される。
図１２は本実施例の電力変換装置のＩＧＢＴに逆並列に接続した還流ダイオードの断面図であって、符号５１０はカソード電極、１０２はｎ層、１１１はｎ層１０２より濃度の低いｎ-層、１１０はｎ-層１１１より濃度の低いｎ--層、１６０はｐ層、６１０はｐ層１６０と低抵抗接触するアノード電極、５１１はカソード端子、６１１はアノード端子である。
また、図１３は低注入アノード構造を持つダイオードの断面構造であって、図１２と同一の構成要素には同じ符号を付してある。図１３で、符号１６２はｐ層、１６１はアノード電極６１０とショットキー接触した低濃度ｐ-層である。
図１２、図１３のダイオードは通電状態から逆方向電圧の印加状態に移行するいわゆるリバースリカバリ時にアノード側のｐｎ接合からｎ--層１１０に伸びる空乏層がｎ層１０２に到達することを、ｎ- 層１１１で防止する構造となっている。これにより、リバースリカバリー時に発生する電流振動やそれに伴う過電圧の発生を防止している。
図１１の電力変換装置では図１２もしくは図１３のダイオードを実施例１から実施例８のＩＧＢＴと組み合わせて使うことにより、インバータ部の低損失化と、高信頼化を実現している。図１１で、本発明のスイッチング素子だけを適用する場合には、例えば、ＩＧＢＴだけ本発明の構造を適用してもよいが、ダイオードがリバースリカバリー時に電流振動や電圧の跳ね上がりなどを引き起こすために、ＩＧＢＴのターンオンスピードを緩やかにしなければならず、本発明のＩＧＢＴの性能を完全に発揮できない。本発明のＩＧＢＴの性能を最大限に発揮するには、図１２、図１３に示すダイオードと組み合わせると良い。なお、図１１のインバータ装置の構成は一例であって、例えば、スイッチング素子とダイオードが逆並列された上下のアームの直列組み合わせが、交流出力の相数と同数結合されたインバータ装置であれば同様である。
図１１に示した本実施例の電力変換装置を構成するスイッチング素子とダイオードは、図１４に示す同じ構成の半導体基板、例えばシリコン基板から作製できる。図１４で、符号１０２はｎ層、１１１はｎ層１０２より濃度の低いｎ-層、１１０はｎ-層１１１より濃度の低いｎ--層である。図１５は、図１４のＡ−Ｂ間の濃度分布を示す。
また、図１４に示す半導体基板は、図１５に示すキャリア濃度分布に加え、図１６および図１７に示すようなキャリア濃度分布を持つ基板であっても良い。図１６に示す半導体基板の特徴は、ｎ--層１１０とｎ- 層１１１の明確な境界はないが、ＡからＢへキャリア濃度が連続して緩やかに増加している。
図１７に示す半導体基板では、ＡからＢへキャリア濃度が複数の層、この場合は濃度が異なる２つのｎ -層を経て増加していく点に特徴がある。図１６、図１７に示すこれら基板の製造は、イオン打ち込みやエピタキシャル成長、熱拡散などの適用により可能で、形成は図１４のｎ--層１１０側からでも、ｎ層１０２側からでもよい。またｎ１０２層は、ｎ--層１１０およびｎ-層１１１に比べて層の厚さが薄いので、製造工程の任意の段階で形成してもよい。
ＩＧＢＴとダイオードを組み合わせて用いる場合、例えばパワーモジュールとして用いる場合には、ダイオードの耐圧や宇宙線耐量などの特性が低いと全体の信頼性が低下する。しかし、図１５のｎ--層厚さＬｎ--、ｎ-層厚さＬｎ-、ｎ層厚さＬｎがＬｎ--＞Ｌｎ-＞Ｌｎの大小関係を満たすとき、ダイオードもＩＧＢＴと同様に高耐圧、高宇宙線耐量の効果が得られることを、本発明者は確認した。また、ダイオードのさらなる低損失化には、ｎ-層濃度のシートキャリア濃度を１×１０12cm-2以下とするか、ピーク濃度が１×１０16cm-3以下とするか、あるいは両者を満たすことが望ましい。これによりカソードからのキャリア注入が抑えられ、ダイオードのオフ時の損失が低減される。
以上、本実施例では直流を交流に変換するインバータについて説明したが、もちろんこれに限定されるものではなく、交流を直流に変換するコンバータについても同様である。
実施例１のＩＧＢＴの断面構造図。 図１のＡ−Ｂ間のキャリア濃度プロファイル図。 実施例１のＩＧＢＴのターンオフ時の電流波形の説明図。 実施例２のＩＧＢＴの断面構造図。 実施例３のＩＧＢＴの断面構造図。 実施例４のＩＧＢＴの断面構造図。 実施例５のＩＧＢＴの断面構造図。 実施例６のＩＧＢＴの断面構造図。 実施例７のＩＧＢＴの断面構造図。 実施例８のＩＧＢＴの断面構造図。 実施例９の電力変換装置の回路構成図。 実施例９の電力変換装置に用いるダイオードの断面構造図。 実施例９の電力変換装置に用いる別のダイオードの断面構造図。 実施例９の電力変換装置に用いるＩＧＢＴ、ダイオードを製造する半導体基板の説明図。 図１４のＡ−Ｂ間のキャリア濃度プロファイル図。 図１４のＡ−Ｂ間の別のキャリア濃度プロファイル図。 図１４のＡ−Ｂ間のさらに別のキャリア濃度プロファイル図。 従来技術のＩＧＢＴの断面構造図。 従来例技術のＩＧＢＴのターンオフ時の電流波形の説明図。
符号の説明
１、２、３、４、５、６、７、８、２０、３０、４０…半導体装置、５０、１４０…半導体基板、１００、１２０、１２５、１６０、１６２…ｐ層、１０１、１２１…ｐ+層、１０２、１１２、１５０、１５１…ｎ層、１１０…ｎ--層、１１１…ｎ-層、１１３、１３０…ｎ+層、１６１…ｐ-層、２００…ゲート電極、２０１…ゲート端子、３００…ゲート絶縁膜、３０１…厚いゲート絶縁膜、４００、４０１、４０２、４１０…絶縁膜、５００…コレクタ電極、５０１…コレクタ端子、５１０…カソード電極、５１１…カソード端子、６００…エミッタ電極、６０１…エミッタ端子、６１０…アノード電極、６１１…アノード端子、７０１、７０２、７０３、７０４、７０５、７０６…ＩＧＢＴ、７１１、７１２、７１３、７１４、７１５、７１６…ダイオード、８０１、８０２、８０３、８０４、８０５、８０６…ゲート回路、９００…Ｐ端子、９０１…Ｎ端子、９１０…Ｕ端子、９１１…Ｖ端子、９１２…Ｗ端子、９５０…モータ。

Claims (16)

  1. 一対の主表面を有する半導体基体と、
    前記半導体基体の一方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記半導体基体の他方の主表面より前記第４の半導体領域内に伸びる複数個の第１導電形の第５の半導体領域と、
    前記半導体基体の他方の主表面より該第５の半導体領域内に伸びる第２導電形の第６の半導体領域と、
    前記第４と第６の領域の間の第５の半導体領域の他方の主表面の露出部分に形成された絶縁膜と、
    該絶縁膜上に形成された第１の電極と、
    前記第５の半導体領域と第６の半導体領域に接触する第２の電極と、
    前記第１の半導体領域に接触する第３の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍〜１００倍であることを特徴とする半導体装置。
  2. 請求項１において、前記第４の半導体領域と第５の半導体領域との間に配置され、前記第５の半導体領域に隣接し、前記第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第７の半導体領域を有することを特徴とする半導体装置。
  3. 請求項１において、前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とする半導体装置。
  4. 請求項１において、前記第１の半導体領域の厚さが３μｍ以下であることを特徴とする半導体装置。
  5. 請求項１において、前記第２の半導体領域の厚さが前記第３の半導体領域より薄く、前記第３の半導体領域の厚さが前記第４の半導体領域より薄いことを特徴とする半導体装置。
  6. 請求項１において、前記第３の電極の前記第１の半導体領域の接触面が、アルミニウムを含有することを特徴とする半導体装置。
  7. 一対の主表面を有する半導体基体と、
    前記半導体基体の他方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記半導体基体の他方の主表面より前記第４の半導体領域内に伸びる第１導電形の第５の半導体領域と、
    前記半導体基体の他方の主表面より該第５の半導体領域内に伸びる第２導電形の第６の半導体領域と、
    前記第４の半導体領域と第６の半導体領域との間の第５の半導体領域の他方の主表面の露出部分に形成された絶縁膜と、
    該絶縁膜上に形成された第１の電極と、
    前記第５の半導体領域と第６の半導体領域に接触する第２の電極と、
    該第２の電極から離間し、前記第１の半導体領域に接触する第３の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０から１００倍であることを特徴とする半導体装置。
  8. 請求項７において、前記第４の半導体領域と第５の半導体領域の間にあって第５の半導体領域に隣接し、前記第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第７の半導体領域を有することを特徴とする半導体装置。
  9. 請求項７において、前記第２の半導体領域のキャリア濃度の総和が１×１０12cm-2から１×１０13cm-2であることを特徴とする半導体装置。
  10. 請求項７において、前記第１の半導体領域の厚さが３μｍ以下であることを特徴とする半導体装置。
  11. 請求項７において、前記第３の電極の前記第１の半導体領域の接触面が、アルミニウムを含有することを特徴とする半導体装置。
  12. 一対の主表面を有する半導体基体と、
    前記半導体基体の一方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記他方の主表面から前記第４の半導体領域内に伸びる少なくとも２種類の異なる間隔を有する複数のＭＯＳ形トレンチゲート電極と、
    該複数のＭＯＳ形トレンチゲート電極の間に配置されていて、前記第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第５の半導体領域と、
    前記複数のＭＯＳ形トレンチゲート電極の間に配置され、前記第５の半導体領域内に位置するとともに前記ＭＯＳ形トレンチゲート電極に絶縁膜を介して接し第５の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域と、
    前記第５の半導体領域と第６の半導体領域に接触する第１の電極と、
    前記第１の半導体領域に接触する第２の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍〜１００倍であることを特徴とする半導体装置。
  13. 請求項１２において、複数のＭＯＳ形トレンチゲート電極の間にあって、前記第４の半導体領域と前記第５の半導体領域との間に位置するとともに前記ＭＯＳ形トレンチゲート電極に接し、第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第７の半導体領域を有することを特徴とする半導体装置。
  14. 一対の直流端子と、
    交流の相数と同数の交流端子と、
    電力半導体スイッチング素子と逆極性のダイオードの並列回路を２個直列接続し、該直列接続した一端と他端とを前記一対の直流端子に接続し、
    前記電力半導体スイッチング素子と逆極性のダイオードの並列回路の直列接続点を前記交流端子に接続する電力変換装置において、
    前記電力半導体スイッチング素子が、
    一対の主表面を有する半導体基体と、
    前記半導体基体の一方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記半導体基体の他方の主表面より前記第４の半導体領域内に伸びる複数個の第１導電形の第５の半導体領域と、
    前記半導体基体の他方の主表面より該第５の半導体領域内に伸びる第２導電形の第６の半導体領域と、
    前記第４と第６の領域の間の第５の半導体領域の他方の主表面の露出部分に形成された絶縁膜と、
    該絶縁膜上に形成された第１の電極と、
    前記第５の半導体領域と第６の半導体領域に接触する第２の電極と、
    前記第１の半導体領域に接触する第３の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍〜１００倍であることを特徴とする電力変換装置。
  15. 請求項１４に記載の電力変換装置において、前記電力半導体スイッチング素子に代えて、
    一対の主表面を有する半導体基体と、
    前記半導体基体の他方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記半導体基体の他方の主表面より前記第４の半導体領域内に伸びる第１導電形の第５の半導体領域と、
    前記半導体基体の他方の主表面より該第５の半導体領域内に伸びる第２導電形の第６の半導体領域と、
    前記第４の半導体領域と第６の半導体領域との間の第５の半導体領域の他方の主表面の露出部分に形成された絶縁膜と、
    該絶縁膜上に形成された第１の電極と、
    前記第５の半導体領域と第６の半導体領域に接触する第２の電極と、
    該第２の電極から離間し、前記第１の半導体領域に接触する第３の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０から１００倍である電力半導体スイッチング素子としたことを特徴とする電力変換装置。
  16. 請求項１４に記載の電力変換装置において、前記電力半導体スイッチング素子に代えて、
    一対の主表面を有する半導体基体と、
    前記半導体基体の一方の主表面に隣接し前記半導体基体内に位置する第１導電形の第１の半導体領域と、
    前記第１の半導体領域に隣接し第１の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第２の半導体領域と、
    前記第２の半導体領域と隣接し第２の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第３の半導体領域と、
    前記第３の半導体領域と隣接し第３の半導体領域のキャリア濃度より低いキャリア濃度を有する第２導電形の第４の半導体領域と、
    前記他方の主表面から前記第４の半導体領域内に伸びる少なくとも２種類の異なる間隔を有する複数のＭＯＳ形トレンチゲート電極と、
    該複数のＭＯＳ形トレンチゲート電極の間に配置されていて、前記第４の半導体領域のキャリア濃度より高いキャリア濃度を有する第１導電形の第５の半導体領域と、
    前記複数のＭＯＳ形トレンチゲート電極の間に配置され、前記第５の半導体領域内に位置するとともに前記ＭＯＳ形トレンチゲート電極に絶縁膜を介して接し第５の半導体領域のキャリア濃度より高いキャリア濃度を有する第２導電形の第６の半導体領域と、
    前記第５の半導体領域と第６の半導体領域に接触する第１の電極と、
    前記第１の半導体領域に接触する第２の電極とを有し、
    前記第１の半導体領域のキャリア濃度の最大値が、前記第２の半導体領域のキャリア濃度の最大値の１０倍〜１００倍である電力半導体スイッチング素子としたことを特徴とする電力変換装置。

JP2005116406A 2005-04-14 2005-04-14 電力変換装置 Active JP5135666B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005116406A JP5135666B2 (ja) 2005-04-14 2005-04-14 電力変換装置
EP10009398A EP2256813A3 (en) 2005-04-14 2006-04-11 Electric power conversion device
EP20060007623 EP1713128B1 (en) 2005-04-14 2006-04-11 IGBT and electric power conversion device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005116406A JP5135666B2 (ja) 2005-04-14 2005-04-14 電力変換装置

Publications (3)

Publication Number Publication Date
JP2006295014A true JP2006295014A (ja) 2006-10-26
JP2006295014A5 JP2006295014A5 (ja) 2008-03-27
JP5135666B2 JP5135666B2 (ja) 2013-02-06

Family

ID=36691439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005116406A Active JP5135666B2 (ja) 2005-04-14 2005-04-14 電力変換装置

Country Status (2)

Country Link
EP (2) EP1713128B1 (ja)
JP (1) JP5135666B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181886A (ja) * 2010-02-05 2011-09-15 Denso Corp 絶縁ゲート型半導体装置
JP2013201450A (ja) * 2013-05-31 2013-10-03 Rohm Co Ltd 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US10205013B2 (en) 2017-04-21 2019-02-12 Mitsubishi Electric Corporation Semiconductor switching element and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102254942A (zh) * 2011-07-27 2011-11-23 江苏物联网研究发展中心 新型阶梯栅结构igbt及其制造方法
CN102412266B (zh) * 2011-10-13 2014-12-10 上海华虹宏力半导体制造有限公司 提高soa能力的功率器件结构及其制造方法
CN103165651A (zh) * 2011-12-12 2013-06-19 上海华虹Nec电子有限公司 增加驱动电流能力绝缘栅双极型晶体管结构
CN104241346B (zh) * 2013-06-21 2017-03-15 上海北车永电电子科技有限公司 绝缘栅双极晶体管及其制备方法
DE102016111844A1 (de) * 2016-06-28 2017-12-28 Infineon Technologies Ag Leistungshalbleitervorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258476A (ja) * 1988-04-08 1989-10-16 Toshiba Corp 高耐圧半導体装置の製造方法
JP2001111047A (ja) * 1999-10-08 2001-04-20 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2001332729A (ja) * 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2002261282A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体装置とその製造方法
JP2003347549A (ja) * 2002-05-31 2003-12-05 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006173297A (ja) * 2004-12-15 2006-06-29 Denso Corp Ｉｇｂｔ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524715A1 (fr) * 1982-03-30 1983-10-07 Thomson Csf Diode rapide
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
EP0837508A3 (en) * 1996-10-18 1999-01-20 Hitachi, Ltd. Semiconductor device and electric power conversion apparatus therewith
JPH10189956A (ja) 1996-12-25 1998-07-21 Hitachi Ltd 半導体装置
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6271061B1 (en) * 1997-12-03 2001-08-07 Stmicroelectronics S.R.L. Fabrication of insulated gate bipolar devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258476A (ja) * 1988-04-08 1989-10-16 Toshiba Corp 高耐圧半導体装置の製造方法
JP2001111047A (ja) * 1999-10-08 2001-04-20 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2001332729A (ja) * 2000-03-14 2001-11-30 Toshiba Corp 半導体装置
JP2002261282A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体装置とその製造方法
JP2003347549A (ja) * 2002-05-31 2003-12-05 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置
JP2004103982A (ja) * 2002-09-12 2004-04-02 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2006173297A (ja) * 2004-12-15 2006-06-29 Denso Corp Ｉｇｂｔ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181886A (ja) * 2010-02-05 2011-09-15 Denso Corp 絶縁ゲート型半導体装置
JP2013201450A (ja) * 2013-05-31 2013-10-03 Rohm Co Ltd 半導体装置
JP2016066701A (ja) * 2014-09-25 2016-04-28 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
US10205013B2 (en) 2017-04-21 2019-02-12 Mitsubishi Electric Corporation Semiconductor switching element and method of manufacturing the same

Also Published As

Publication number Publication date
EP1713128B1 (en) 2011-07-06
EP2256813A2 (en) 2010-12-01
EP2256813A3 (en) 2012-09-05
EP1713128A1 (en) 2006-10-18
JP5135666B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP4843253B2 (ja) 電力用半導体装置
JP6846119B2 (ja) ダイオード、およびそれを用いた電力変換装置
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP5135666B2 (ja) 電力変換装置
JP4791704B2 (ja) 逆導通型半導体素子とその製造方法
US10333387B2 (en) Electric assembly including a semiconductor switching device and a clamping diode
US8928030B2 (en) Semiconductor device, method for manufacturing the semiconductor device, and method for controlling the semiconductor device
JP3968912B2 (ja) ダイオード
JP2007258363A (ja) 半導体装置
JP5875680B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2007227412A (ja) 半導体装置およびそれを用いたインバータ装置
US20120273897A1 (en) Semiconductor Device and Electric Power Conversion Device Using Same
JP2010129697A (ja) 半導体装置
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
JP5017850B2 (ja) 電力用半導体装置およびそれを用いた電力変換装置
US10186571B2 (en) Power semiconductor device and method therefor
JP2003347549A (ja) 半導体装置およびそれを用いた電力変換装置
JP3695249B2 (ja) 半導体装置及びそれを用いた電力変換装置
JP6002387B2 (ja) ダイオードおよびそれを用いた電力変換システム
JP2007243212A (ja) 半導体装置およびそれを用いた電力変換装置
JP2017120801A (ja) 半導体装置およびそれを用いる電力変換装置
JP2020039001A (ja) 半導体装置及び半導体装置の製造方法
WO2022224840A1 (ja) 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JPH07283401A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R151 Written notification of patent or utility model registration

Ref document number: 5135666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350