JP2003347549A - 半導体装置およびそれを用いた電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体スイッチング素子の低損失化と、それを
用いた電力変換装置の短絡耐量の確保とを両立する。 【解決手段】本発明の半導体スイッチング素子は、エミ
ッタ側に電荷を蓄積し高伝導化を実現できるエミッタ構
造をもち、かつコレクタ側に低スイッチング損失を実現
する低注入のｐ層をもつＩＧＢＴ構造とし、コレクタ側
のｐ層のキャリア濃度の最大値が、そのｐ層に隣接する
ｎ層のキャリア濃度の最大値の１０倍から１００倍であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電力用半導体装置
とそれを用いた電力変換装置に係り、特に電力用半導体
装置の低損失，省エネルギーを実現し、電力変換装置の
破壊耐量を向上する半導体素子構造に関する。

【０００２】

【従来の技術】絶縁ゲートバイポーラトランジスタ（Ｉ
ＧＢＴ）は、ゲート電極に加える電圧でコレクタ電極と
エミッタ電極の間に流す電流を制御するスイッチング素
子である。制御できる電力は数十ワットから数十万ワッ
トに及び、スイッチング周波数も数十ヘルツから百キロ
ヘルツ超と幅広い。この特徴を生かして、エアコンや電
子レンジなど家庭用の小電力機器から、鉄道や製鉄所の
圧延機駆動インバータなど大電力機器まで広く使われて
いる。

【０００３】ＩＧＢＴの性能の中で最も重要なものの一
つが損失である。近年注目されている２種類の低損失な
ＩＧＢＴ構造を示す。図９は、特開平１０−１７８１７
４号公報に記載されている高電導なＩＧＢＴ１０であ
る。コレクタ電極５００にｐ⁺層１０１が接し、ｐ⁺ 層
１０１にｐ⁺ 層１０１よりキャリア濃度が低いｎ⁺ 層１
１２が接する。ｎ⁺層１１２には、ほぼ均一なキャリア
濃度を備えｎ⁺層１１２よりキャリア濃度が低いｎ^- 層
１１０が接しており、その表面には，複数個のｎ層１５
０がｎ^- 層１１０内に拡散されている。ｎ層１５０内に
はｐ層１２０が形成され、ｐ層１２０内にはｎ⁺ 層１３
０が形成されている。ｎ⁺ 層１３０，ｐ層１２０，ｎ層
１５０，ｎ^- 層１１０の表面には、ゲート絶縁膜３０
０，厚いゲート絶縁膜３０１，ゲート電極２００，絶縁
膜４００からなるＭＯＳゲートが形成されている。ｐ層
１２０の表面にはｐ⁺ 層１２１が形成され、ｐ⁺ 層１２
１とｎ⁺ 層１３０はエミッタ電極６００に接している。

【０００４】各電極は、コレクタ端子５０１，エミッタ
端子６０１，ゲート端子２０１として、それぞれ電気的
に導かれている。このＩＧＢＴは、ｐ層１２０の回りに
ｎ層１５０が形成されている。これにより、ＭＯＳゲー
トにより、ｎ^- 層１１０中に流入した電子によってｐ⁺
層１０１から注入したホールを、ｐ層１２０内へ流入し
にくくし、ｎ^-層１１０内のキャリア濃度を高くする。
その結果、ｎ^-層１１０が高伝導となり、低損失なＩＧ
ＢＴを得ることができる。ｎ層を形成することによっ
て、ノイズ誤動作の原因となるゲートの帰還容量が増え
るが、部分的に厚くしたゲート絶縁膜３０１と併用して
帰還容量を低減している。

【０００５】図１０は、図９のｎ層１５０はないが、ｐ
層１００とｎ層１１１のキャリア濃度を、それぞれ図９
のｐ⁺ 層１０１やｎ⁺ 層１１２より低くし、ｐ層１００
の厚さを薄くしたＩＧＢＴ構造の半導体装置２０であ
る。このような構造は、ISPSD(International Symposiu
m on Power Semiconductor Devices and Ics)１９９６
年、Proceedings 、３２７頁〜３３０頁に記載されてい
る。この構造の半導体装置２０では、ｐ層１００のキャ
リア濃度を薄くし、そのキャリア濃度を低くして、ｐ層
１００からのホールの注入を抑え、スイッチング時のタ
ーンオフ損失を低減できる。これにより、４.５ｋＶ の
高電圧のＩＧＢＴにおいても損失の低減を可能にしてい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来技術のＩＧＢＴには、以下に示す問題がある。

【０００７】図１１は、ＩＧＢＴを搭載し、モータ９５
０を駆動する電力変換装置の一例を示す。本願の発明者
が、図９，図１０に示すＩＧＢＴを７０１，７０２，７
０３，７０４，７０５，７０６のＩＧＢＴに適用し、そ
れぞれダイオード７１１，７１２，７１３，７１４，７
１５，７１６と逆並列に接続したモジュールとして、図
１１に示す回路で動作試験した。図１２は、その動作試
験の一例を示す。これは、短絡耐量試験と呼んでいるも
ので、例えばＩＧＢＴ７０１がオン状態の時、誤ってＩ
ＧＢＴ７０１の出力端子が地絡し、電源電圧Ｖｃｃの端
子の電位と短絡した場合を想定しており、電源電圧Ｖｃ
ｃ全体がＩＧＢＴ７０１に印加され、ＩＧＢＴ７０１に
ゲート回路８０１からのゲート電圧で制限される飽和電
流が流れた状態である。飽和電流は、ＩＧＢＴの定格電
流の５〜１０倍であり、電力変換装置では過電流と判定
し、時間ｔ後に電流を遮断する。従って、ＩＧＢＴとし
ては、時間ｔの間、電源電圧Ｖｃｃと飽和電流で発生す
るジュール熱に耐えながら、ＩＧＢＴのもつ寄生サイリ
スタがラッチアップしないようにしなければならない。

【０００８】ところが、低損失化のために図９に示すＩ
ＧＢＴのｎ層１５０のキャリア濃度を高くすると、図１
２に示す短絡耐量が低下するという不具合が生じた。本
願の発明者が解析した結果、ｎ層１５０のキャリア濃度
を高くすると、図１３に示すように、ｎ層１５０とｐ層
１２０からなるｐｎ接合の電界が強くなり、このｐｎ接
合で破壊することが分かった。

【０００９】一方、図１０のＩＧＢＴでは、低損失化の
ためにｐ層１００のキャリア濃度を低くしたり、ｐ層１
００を薄くすると、この場合も短絡耐量が低下すること
が分かった。この原因を本願の発明者が解析すると、ｐ
層１００のキャリア濃度低減等による低注入化によっ
て、ｎ層１１１および、ｎ層１１１に近いｎ^- 層１１０
付近において、ホール濃度の低下が生じ、ｐ層１００と
ｎ層１１１からなるｐｎ接合の電界が強くなり、破壊す
ることが分かった。

【００１０】本発明の目的は、低損失を達成しながら、
短絡耐量の大きなＩＧＢＴおよびそれを用いた電力変換
装置を提供することである。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に、以下の構造を有する半導体装置およびそれを用いた
電力変換装置にすれば良い。すなわち、一対の主表面を
有する半導体基体と、該基体内に位置する第１導電形の
第１の半導体領域と、前記第１の半導体領域に隣接し第
１の半導体領域のキャリア濃度より低いキャリア濃度で
ある第２導電形の第２の半導体領域と、前記第２の半導
体領域上に隣接し第２の半導体領域のキャリア濃度より
低いキャリア濃度である第２導電形の第３の半導体領域
と、前記第３の半導体領域内に伸び前記第３の半導体領
域のキャリア濃度より高いキャリア濃度である複数個の
第２導電形の第４の半導体領域と、該第４の半導体領域
内に位置する第１の導電形の第５の半導体領域と、該第
５の半導体領域内に位置する第２の導電形の第６の半導
体領域と、前記第３，第４，第５及び第６の半導体領域
の表面上に形成されたゲート絶縁膜と、さらに該絶縁膜
上に形成されたゲート電極と、前記第５の半導体領域と
第６の半導体領域に接したエミッタ電極と、前記第１の
半導体領域に接したコレクタ電極とを備え、前記第１の
半導体領域のキャリア濃度の最大値が、前記第２の半導
体領域のキャリア濃度の最大値の１０倍から１００倍と
すれば良い。

【００１２】また、トレンチゲートを有する半導体装置
およびそれを用いた電力変換装置においては、一対の主
表面を有する半導体基体と、該基体内に位置する第１導
電形の第１の半導体領域と、前記第１の半導体領域に隣
接し第１の半導体領域のキャリア濃度より低いキャリア
濃度である第２導電形の第２の半導体領域と、前記第２
の半導体領域上に隣接し第２の半導体領域のキャリア濃
度より低いキャリア濃度である第２導電形の第３の半導
体領域と、前記第３の半導体領域内に伸び少なくとも２
種類の異なる隣り合う間隔を有する複数個のＭＯＳ形ト
レンチゲートと、該ＭＯＳ形トレンチゲート間にあって
前記第３の半導体領域のキャリア濃度より高いキャリア
濃度である第１導電形の第４の半導体領域と、隣り合う
間隔が狭いＭＯＳ形トレンチゲート間にあって前記第４
の半導体領域内に位置するとともに前記ＭＯＳ形トレン
チゲートに接し第４の半導体領域のキャリア濃度より高
いキャリア濃度である第２導電形の第５の半導体領域
と、前記第４の半導体領域と第５の半導体領域に接した
エミッタ電極と、前記第１の半導体領域に接したコレク
タ電極とを備え、前記第１の半導体領域のキャリア濃度
の最大値が、前記第２の半導体領域のキャリア濃度の最
大値の１０倍から１００倍とすれば良い。

【００１３】さらに本発明の効果を高めるには、前記第
２の半導体領域のキャリア濃度の総和が１×１０¹²cm^-2
から１×１０^{1 3}cm^-2であることが望ましい。また、前記
第１の半導体領域の厚さが３μｍ以下であればさらに望
ましく、さらには前記第１の半導体領域に接するコレク
タ電極がその接触面領域でアルミニウムを含有すればよ
り効果的である。

【００１４】

【発明の実施の形態】（実施例１）図１は、本実施例の
断面構造図を示す。図９，図１０と同じ構成要素には同
一の符号を付けてある。図１の特徴は、エミッタ電極６
００側はｎ層１５０等を有する図９の構造をもち、コレ
クタ電極５００側はキャリア濃度の低いｐ層１００等を
有する図１０の構造を合わせ持つことである。本願の発
明者が図１の構造での短絡時の電界を解析した結果を図
２に示す。図１に示す構造とすることによって、図２に
示すようにＩＧＢＴ内部の電界を、コレクタ側，エミッ
タ側の片方に偏ることなく、分散でき、電力変換装置の
短絡耐量を十分確保できる。

【００１５】図３は、ｐ層１００の最大キャリア濃度と
ｎ層１１１の最大キャリア濃度の比と、短絡耐量の関係
を示す。この場合の短絡耐量は、短絡時にＩＧＢＴが破
壊するまでの時間ｔを示す。図３よりこの比を約１０〜
１００とすることが好ましいことが分かった。１０以下
とすると、コレクタ側のｐｎ接合の電界が高くなり短絡
破壊しやすくなり、比が１００を超えるとエミッタ側の
ｐｎ接合がアバランシェ降伏しやすくなり、短絡耐量が
低下することが分かった。また、比が１００を超える
と、ホールの注入が増えスイッチング損失も増加する。

【００１６】さらに本実施例のＩＧＢＴの短絡耐量の向
上効果を高めるには、前記第２の半導体領域であるｎ層
１１１のキャリア濃度の総和が１×１０¹²cm^-2から１×
10^{1 3}cm^-2であることが望ましい。つまり、低いキャリア
濃度のｐ層１００を使うが、ある程度注入効率を確保す
るためには、ｎ層１１１の濃度を下げることが好まし
い。しかし、あまりｎ層１１１の濃度を下げると、ｐ層
１２０から広がる空乏層がｐ層１００にパンチスルーし
やすくなるため、静的な耐圧の低下を招く。その結果、
ｎ層１１１のキャリア濃度の総和（シートキャリア濃
度）は、１×１０¹²cm^-2から１×１０^{1 3}cm^-2とすること
が良い。またｐ層１００の厚さは、３μｍ以下であれば
さらに望ましく、ｐ層１００が低キャリア濃度でもある
程度の注入を確保でき、本発明の半導体装置１の構造と
して好ましい。本願の発明者が詳細に実験した結果、ｐ
層の最大のキャリア濃度を４×１０^{1 6}cm^{- 3}から４×１０
^{1 7}cm^{- 3}で厚さ２μｍ以下、ｎ層１１１の最大のキャリア
濃度を１×１０^{1 5}cm^{- 3}から１×１０^{1 6}cm^{- 3}で厚さ３０μ
ｍ以下にすることがより好ましく、半導体装置１を低損
失にし、かつ電力変換装置の短絡耐量を強固にできる。

【００１７】さらに、コレクタ電極５００に接するｐ層
１００の表面濃度は、そのキャリア濃度が低いため、コ
レクタ電極５００に使う金属によっては接触抵抗が大き
くなる。そこで、コレクタ電極にｐ形不純物を含む金属
を適応すれば、ｐ層１００との接触抵抗を低減できる。
本願の発明者が実験した結果、その接触面領域にアルミ
ニウムをコレクタ電極５００の一部として使えば、低濃
度のｐ層１００との電気的接触も問題なく、半導体装置
の損失低減やこれを用いた電力変換装置の短絡耐量を確
保出来る。

【００１８】（実施例２）図４は本実施例の平面図を示
す。本実施例の半導体装置２の構造が図１と異なる点
は、コレクタ電極５００とエミッタ電極６００が同一半
導体表面に形成されていることである。ｎ^- 層１１０は
半導体基板１４０と絶縁膜４１０で電気的に分離されて
いる。このような構造は、表面から電流を出し入れでき
るため、ほかの回路との電気的接続が容易であり、高電
圧ＬＳＩなどに適用できる。もちろん、ｎ層１５０と低
注入のｐ層１００，ｎ層１１１構造を設けることによ
り、半導体装置の低損失と電力変換装置の短絡耐量の両
立ができる。なお、Ｃ−Ｄ間が単位セルであり、これを
反転繰り返すことによりセル数を増やし、高出力化がで
きる。

【００１９】（実施例３）図５は本実施例の断面図を示
す。本願の発明者が、本発明のコンセプトであるエミッ
タ側の電界とコレクタ側の短絡時の電界を均一化する構
造として、他のエミッタ構造で検討した結果、特開２０
００−４５０８１号公報や、ＩＳＰＳＤ２００１年、Pr
oceedings 、４１７頁〜４２０頁に記載されている構造
でも有効なことを確認した。図５において、エミッタ電
極６００は隣り合うトレンチ形ＭＯＳゲート（ゲート電
極２００，ゲート絶縁膜３００）間の距離が短い領域の
ｐ⁺ 層１２１とｎ⁺ 層１０３に電気的に接触している。
この断面では、隣り合うトレンチ形ゲート間が広い部分
の間にあるｐ層１２５は、絶縁膜４０１，４０２でエミ
ッタ電極６００と絶縁分離され、ｐ層１２５はフローテ
ィング電位となっている。この結果、上記特開２０００
−４５０８１号公報などでも述べているように、ｐ層１
００から注入したホールの一部が、一旦ｐ層１２５に流
れ込み、トレンチ形ＭＯＳゲートの底に沿うように流
れ、ｐ層１２０，ｐ⁺ 層１２１，エミッタ電極６００へ
流入する。その結果、このホールがバイポーラトランジ
スタのベース電流のような働きをし、トレンチ形ＭＯＳ
ゲートの底部に形成された蓄積層から電子がｎ^- 層１１
０へ注入し、ｎ^- 層１１０の伝導度変調が促進される。
これにより半導体装置３が低損失化できる。

【００２０】ところが、この構造ではｐ層１２０へ電流
が集中し、ｐ層１２５がフローティングの電位であるた
め、ｐ層１２０とｎ^- 層１１０からなるｐｎ接合の電界
が短絡時に強くなり、破壊しやすいことが分かった。

【００２１】そこで、低注入のコレクタ構造をもつコレ
クタ電極５００，ｐ層１００，ｎ層１１１を導入した本
実施例の半導体装置３とすることで、実施例１の半導体
装置１と同様の低損失な半導体装置、および短絡耐量の
強い電力変換装置を得ることができる。また、実施例の
半導体装置３ではトレンチ形ＭＯＳゲートの低部のゲー
ト絶縁膜３００の電界を和らげるため、ゲート酸化膜の
信頼性も向上する。

【００２２】（実施例４）図６は、本実施例の平面構造
を示す。本実施例は図５の構造を高圧ＬＳＩに好適なコ
レクタ電極５００とエミッタ電極６００とが、同一表面
上に形成された半導体装置４である。コレクタ側に面し
た領域にフローティングのｐ層１２５が形成されてお
り、実施例３で述べた伝導度変調の向上効果が実現で
き、高電圧LSIの高集積化ができる。また、本実施例で
はｐ層１２５を設けることにより、ゲート絶縁膜３００
に加わる電界、とくにコレクタ側の電界を緩和でき、ゲ
ート絶縁膜３００の信頼性も向上する。

【００２３】（実施例５）図７に本実施例の断面図を示
す。図７の半導体装置５は、図５に示す半導体装置３と
ほぼ同様の構造であるが、隣り合うトレンチ形ＭＯＳゲ
ート間の距離が短い領域のｐ層１２０とｎ^- 層１１０の
間にｎ層１５１を設けた点が異なる。ｎ層１５１を設け
たことにより、先に述べたＭＯＳゲート底部の蓄積層か
らの電子注入に加え、ホールの蓄積効果が重なり、さら
にｎ^- 層１１０の伝導度変調の向上効果が高まる。

【００２４】しかし、ｎ層１５１を追加することによっ
て、さらにｐ層１２０とｎ層１５１からなるｐｎ接合の
電界強度が高くなり、短絡時に破壊しやすくなるが、図
７に示すような低注入のコレクタ領域を有する本実施例
の半導体装置５とすることによって、半導体装置の低損
失性を損なうことなく、電力変換装置の短絡耐量を確保
できる。

【００２５】（実施例６）図８に本実施例の断面図を示
す。図８の半導体装置６は、図６に示す半導体装置４と
ほぼ同様の構造であるが、実施例５と同様に、隣り合う
トレンチ形ＭＯＳゲート間の距離が短い領域のｐ層１２
０とｎ^- 層１１０の間にｎ層１５１を設けたことによ
り、ＭＯＳゲート底部の蓄積層からの電子注入に加え、
ホールの蓄積効果が重なり、さらにｎ^- 層１１０の伝導
度変調の向上効果が高まる。

【００２６】しかし、ｎ層１５１を追加することによっ
て、さらにｐ層１２０とｎ層１５１からなるｐｎ接合の
電界強度が高くなり、短絡時に破壊しやすくなる。図８
に示すような低注入のコレクタ領域を有する半導体装置
６とすることによって、半導体装置の低損失性を損なう
ことなく、電力変換装置の短絡耐量を確保できる。

【００２７】（実施例７）本実施例では、実施例１から
実施例６のＩＧＢＴを前記図１１に示す電力変換装置の
ＩＧＢＴ７０１〜ＩＧＢＴ７０６として用いた。図１１
において、符号７０１〜７０６はＩＧＢＴ、７１１〜７
１６はダイオード、８０１〜８０６はゲート回路、９０
０はＰ端子、９０１はＮ端子、９１０はＵ端子、９１１
はＶ端子、９１２はＷ端子、９５０はモータである。

【００２８】本実施例の電力変換装置は、一対の直流端
子であるＰ端子９００，Ｎ端子901と、交流出力の相数
と同数の交流端子であるＵ端子９１０，Ｖ端子９１１，
Ｗ端子９１２と、前記一対の直流端子間に接続され、そ
れぞれ電力半導体スイッチング素子であるＩＧＢＴ７０
１〜ＩＧＢＴ７０６と、逆極性のダイオード７１１〜ダ
イオード７１６の並列回路とを２個直列接続した構成か
らなり、並列回路の相互接続点が異なる交流端子に接続
された交流出力の相数と同数のインバータ単位とを具備
し、前記ＩＧＢＴ７０１〜ＩＧＢＴ７０６が実施例１か
ら実施例６の何れかに記載のものである。

【００２９】本実施例の電力変換装置は実施例１から実
施例６のＩＧＢＴを用いているので、低損失であり、短
絡耐量が大きい。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
高伝導のＩＧＢＴのエミッタ側とコレクタ側の電界強度
を低減でき、またコレクタ側のｐ層からのホールの注入
が少ないにもかかわらず、エミッタ側の電荷を蓄積する
効果などにより、伝導度変調を促進できるため、半導体
装置の低損失性と電力変換装置の短絡耐量時の破壊強度
の向上を同時に達成できる。

【図面の簡単な説明】

【図１】実施例１の断面構造図である。

【図２】実施例１の短絡時の電界強度分布である。

【図３】実施例１の構造と短絡耐量の関係を示す図であ
る。

【図４】実施例２の断面構造図である。

【図５】実施例３の断面構造図である。

【図６】実施例４の断面構造図である。

【図７】実施例５の断面構造図である。

【図８】実施例６の断面構造図である。

【図９】第１の従来技術の断面構造図である。

【図１０】第２の従来技術の断面構造図である。

【図１１】電力変換装置の回路構成図である。

【図１２】短絡時の動作波形である。

【図１３】第１の従来技術の電界分布である。

【図１４】第２の従来技術の電界分布である。

【符号の説明】

１，２，３，４，５，６，１０，２０…半導体装置、１
００…ｐ層、１０１，１２１…ｐ⁺ 層、１１１，１５
０，１５１…ｎ層、１１２，１３０…ｎ⁺ 層、１１０…
ｎ^- 層、１２０…ｐ層、１４０…半導体基板、２００…
ゲート電極、２０１…ゲート端子、３００…ゲート絶縁
膜、３０１…厚いゲート絶縁膜、400,４０１，４０２，
４１０…絶縁膜、５００…コレクタ電極、５０１…コレ
クタ端子、６００…エミッタ電極、６０１…エミッタ端
子、７０１〜７０６…ＩＧＢＴ、７１１〜７１６…ダイ
オード、８０１〜８０６…ゲート回路、９００…Ｐ端
子、９０１…Ｎ端子、９１０…Ｕ端子、９１１…Ｖ端
子、９１２…Ｗ端子、９５０…モータ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 欣剛 茨城県ひたちなか市市毛1070番地 株式会 社日立製作所交通システム事業部水戸交通 システム本部内 (72)発明者 斉藤 克明 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立事業所内 (72)発明者 増田 浩太郎 茨城県日立市幸町三丁目１番１号 株式会 社日立製作所日立事業所内 (72)発明者 河野 泰彦 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5F110 AA07 AA11 BB12 CC02 CC09 DD05 DD11 EE22 FF12 GG02 GG34 HL03 5H007 AA07 AA17 BB06 CA01 CB05 CC07 FA03 FA13 HA03

Claims (10)

【特許請求の範囲】
1. 【請求項１】一対の主表面を有する半導体基体と、該基
   体内に位置する第１導電形の第１の半導体領域と、前記
   第１の半導体領域に隣接し第１の半導体領域のキャリア
   濃度より低いキャリア濃度である第２導電形の第２の半
   導体領域と、前記第２の半導体領域の上に隣接し第２の
   半導体領域のキャリア濃度より低いキャリア濃度である
   第２導電形の第３の半導体領域と、前記第３の半導体領
   域内に伸び前記第３の半導体領域のキャリア濃度より高
   いキャリア濃度である複数個の第２導電形の第４の半導
   体領域と、該第４の半導体領域内に位置する第１の導電
   形の第５の半導体領域と、該第５の半導体領域内に位置
   する第２の導電形の第６の半導体領域と、前記第３，第
   ４，第５及び第６の半導体領域の上に形成されたゲート
   絶縁膜と、該絶縁膜の上に形成されたゲート電極と、前
   記第５の半導体領域と第６の半導体領域に接したエミッ
   タ電極と、前記第１の半導体領域に接したコレクタ電極
   とを備え、前記第１の半導体領域のキャリア濃度の最大
   値が、前記第２の半導体領域のキャリア濃度の最大値の
   １０倍から１００倍であることを特徴とする半導体装
   置。
2. 【請求項２】請求項１において、前記第２の半導体領域
   のキャリア濃度の総和が１×１０¹²cm^-2から１×１０^{1 3}
   cm^-2であることを特徴とする半導体装置。
3. 【請求項３】請求項１および請求項２のいずれかにおい
   て、前記第１の半導体領域の厚さが３μｍ以下であるこ
   とを特徴とする半導体装置。
4. 【請求項４】請求項１から請求項３のいずれかにおい
   て、前記第１の半導体領域に接するコレクタ電極がその
   接触面領域でアルミニウムを含むことを特徴とする半導
   体装置。
5. 【請求項５】一対の主表面を有する半導体基体と、該基
   体内に位置する第１導電形の第１の半導体領域と、前記
   第１の半導体領域に隣接し第１の半導体領域のキャリア
   濃度より低いキャリア濃度である第２導電形の第２の半
   導体領域と、前記第２の半導体領域上に隣接し第２の半
   導体領域のキャリア濃度より低いキャリア濃度である第
   ２導電形の第３の半導体領域と、前記第３の半導体領域
   内に伸び少なくとも２種類の異なる隣り合う間隔で配置
   した複数個のＭＯＳ形トレンチゲートと、該ＭＯＳ形ト
   レンチゲート間にあって前記第３の半導体領域のキャリ
   ア濃度より高いキャリア濃度である第１導電形の第４の
   半導体領域と、隣り合う間隔が狭いＭＯＳ形トレンチゲ
   ート間にあって前記第４の半導体領域内に位置するとと
   もに前記ＭＯＳ形トレンチゲートに接し第４の半導体領
   域のキャリア濃度より高いキャリア濃度である第２導電
   形の第５の半導体領域と、前記第４の半導体領域と第５
   の半導体領域に接したエミッタ電極と、前記第１の半導
   体領域に接したコレクタ電極とを備え、前記第１の半導
   体領域のキャリア濃度の最大値が、前記第２の半導体領
   域のキャリア濃度の最大値の１０倍から１００倍である
   ことを特徴とする半導体装置。
6. 【請求項６】請求項５において、隣り合う間隔が狭いＭ
   ＯＳ形トレンチゲート間にあって、前記第３の半導体領
   域と前記第４の半導体領域内の間に位置するとともに前
   記ＭＯＳ形トレンチゲートに接し、第３の半導体領域の
   キャリア濃度より高いキャリア濃度である第２導電形の
   第６の半導体領域を備えることを特徴とする半導体装
   置。
7. 【請求項７】請求項５または請求項６のいずれかにおい
   て、前記第２の半導体領域のキャリア濃度の総和が１×
   １０¹²cm^-2から１×１０^{1 3}cm^-2であることを特徴とする
   半導体装置。
8. 【請求項８】請求項５から請求項７のいずれかにおい
   て、前記第１の半導体領域の厚さが３μｍ以下であるこ
   とを特徴とする半導体装置。
9. 【請求項９】請求項５から請求項８のいずれかにおい
   て、前記第１の半導体領域に接するコレクタ電極がその
   接触面領域でアルミニウムを含むことを特徴とする半導
   体装置。
10. 【請求項１０】一対の直流端子と、交流出力の相数と同
    数の交流端子と、一対の直流端子間に接続され、それぞ
    れ電力半導体スイッチング素子と逆極性のダイオードの
    並列回路とを２個直列接続した構成からなり、並列回路
    の相互接続点が異なる交流端子に接続された交流出力の
    相数と同数のインバータ単位とを具備し、前記電力半導
    体スイッチング素子が請求項１から請求項９の何れかに
    記載の半導体装置であることを特徴とする電力変換装
    置。