DE102008023316A1

DE102008023316A1 - Halbleitereinrichtung

Info

Publication number: DE102008023316A1
Application number: DE102008023316A
Authority: DE
Inventors: Mutsuhiro Mori; Taiga Arai
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2007-05-17
Filing date: 2008-05-13
Publication date: 2009-01-02
Also published as: CN101308872A; US20080283867A1; JP2008288386A; US7948005B2; CN101308872B

Abstract

Ein vierter Halbleiterbereich eines ersten Leitfähigkeitstyps ist in einem Teilbereich eines dritten Halbleiterbereichs des zweiten Leitfähigkeitstyps vorgesehen. Diese Konfiguration verbessert die Sperrspannung zu dem Zeitpunkt, wenn die Schicht-Ladungsträgerkonzentration eines fünften Halbleiterbereichs erhöht wird.

Description

HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, beispielsweise einen bipolaren Transistor mit isoliertem Gate (IGBT = insulated-gate bipolar transistor), und insbesondere auf seine verlustarme Umsetzung.
Der bipolare Transistor mit isoliertem Gate (IGBT) ist ein Schaltelement, in dem ein Strom, der zwischen einer Kollektorelektrode und einer Emitterelektrode fließt, unter Verwendung einer an eine Gate-Elektrode angelegten Spannung gesteuert wird. Dieser IGBT ist mit Merkmalen ausgestattet, sodass er in der Lage ist, mit einem vergleichsweise breiten Leistungsbereich umzugehen, und dass seine Schaltfrequenz breit genug ist. Folglich war in den letzten Jahren der IGBT in weitem Einsatz, der von im Haus verwendeten Geräten mit niedriger Leistung, beispielsweise Klimageräten und Mikrowellenöfen, zu Geräten mit hoher Leistung, beispielsweise Inverter bei Bahnlinien und Stahlherstellungsanlagen, reicht.
Unter diesen Betriebseigenschaften der IGBTs ist eine der Betriebseigenschaften, deren Verbesserung am ernsthaftesten gefordert wird, eine Verminderung seines Verlusts. In den letzten Jahren wurde die Implementierung von IGBTs mit niedrigem Verlust in Erwägung gezogen und entworfen.
Beispielsweise zeigt 11 einen hochleitfähigen IGBT des planaren Typs, der in JP-A-10-178174 offenbart ist. In diesem IGBT ist eine p-Schicht 100 in Kontakt mit einer Kollektorelektrode C. Darüber hinaus ist eine n-Schicht 111, deren Ladungsträgerkonzentration geringer ist als die dieser p-Schicht 100, in schichtweise auf der p-Schicht 100 angebracht. Eine n^–-Schicht 110, die eine im Wesentlichen gleichförmige Ladungsträgerkonzentration hat, die geringer ist als die der n-Schicht 111, ist schichtweise auf der n-Schicht 111 aufgebracht. Eine n-Schicht 150 ist auf der anderen Oberflächenseite dieser n- Schicht 110 tiefenfundiert. Eine p-Schicht 120 ist in der n-Schicht 150 ausgebildet, und ferner ist eine n⁺-Schicht 130 in dieser p-Schicht 120 ausgebildet. Auf den Oberflächen der n⁺-Schicht 130, der p-Schicht 120, der n-Schicht 150 und der n^–-Schicht 110 ist MOS-Gate vorgesehen, das durch Einbeziehung einer Isolierschicht 300, einer Isolierschicht 400 und einer Gate-Elektrode G ausgebildet ist, die mit diesen Isolierschichten 300 und 400 isoliert ist.
Im Übrigen ist eine p⁺-Schicht 121 auf der Oberfläche der p-Schicht 120 ausgebildet. Die p⁺-Schicht 121 und die n⁺-Schicht 130 sind im niederobigen Kontakt mit einer Emitterelektrode E. Die jeweiligen Elektroden E, C und D sind elektrisch zu Anschlüssen geführt, die jeweils dazu korrespondieren.
In diesem IGBT ist sein Hauptmerkmal, dass die n-Schicht 150 auf der Peripherie und dem Umfang der p-Schicht 120 ausgebildet ist. Indem die n-Schicht 150 vorgesehen wird, wird es schwieriger und weniger wahrscheinlich, dass Löcher in die p-Schicht 120 durch das MOS-Gate fließen, wobei die Löcher von der p-Schicht 100 durch Elektronen injiziert werden, die in die n^–-Schicht 110 geflossen sind, und die Ladungsträgerkonzentration innerhalb der n^–-Schicht 110 wird höher gemacht. Als ein Ergebnis wird die n^–-Schicht 110 in hohem Maße leitfähig, was die Umsetzung eines verlustarmen IGBTs ermöglicht. Hier erhöht die Ausbildung der n-Schicht 150 die Rückkopplungskapazität des Gates, was zu einer Ursache für eine Fehlfunktion aufgrund von Rauschbildung führt. Entsprechend wird die Rückkopplungskapazität durch teilweise Fertigung der Gate-Isolierschicht 300 reduziert.
Darüber hinaus zeigt die 12 einen hochleitfähigen IGBT vom Trench-Typ, der in JP-A-2000-307116 offenbart ist. In diesem IGBT sind eine Vielzahl von Trench-Gatestrukturen T, die eine Gate-Elektrode G umfassen, die mit einer Gate-Isolierschicht 300 isoliert sind, auf der Seite einer Emitterelektrode E alternativ mit zwei unterschiedlichen, dazwischen angeordneten Abständen ausgebildet. Unter den Abständen zwischen den Trench- Gates ist in dem Abschnitt mit normaler Breite eine n-Schicht 151 ausgebildet, die in Kontakt mit einer n^–-Schicht 110 ist. Eine p-Schicht 120 ist so ausgebildet, dass sie angrenzend an diese n-Schicht 151 hergestellt wird. Auch werden eine p⁺-Schicht 121 und eine n⁺-Schicht 130, die in niederohmigen Kontakt mit der Emitterelektrode 600 sind, in der p-Schicht 120 ausgebildet.
Im Übrigen wird unter den Abständen zwischen den Trench-Gates in dem Abschnitt mit breiter Weite eine p-Schicht 125 ausgebildet. Die p-Schicht 125 ist durch die Isolierschichten 401 und 402 von der Emitterelektrode E isoliert. Die n-Schicht 150 wird zu einer Barriere gegen Löcher, die von der p-Schicht 100 injiziert werden. Folglich zeigt die n-Schicht 151 die Wirkung, elektrische Ladungen in der n^–-Schicht 110 anzusammeln, wodurch die Leitfähigkeit verbessert wird. Auch die p-Schicht 125 hat eine Funktion, die Löcher aufzusammeln, die von der p-Schicht 100 in die p-Schicht 125 injiziert werden. Diese Löcher fließen in der Nachbarschaft zu dem Trench-Gate, fließen dann in die Emitterelektrode E über die n-Schicht 155, die p-Schicht 120 und die p⁺-Schicht 121. Die Potenzialdifferenz, wenn die Löcher in die Nachbarschaft zu dem Trench-Gate fließen, induziert eine Elektrodeninjektion von einer Inversionsschicht des Trench-Gate und fördert ferner die Leitfähigkeitsmodulation der n^–-Schicht 110. Als ein Ergebnis davon wird der IGBT ein verlustarmer IGBT.
ZUSAMMENFASSUNG DER ERFINDUNG
In den oben beschriebenen, herkömmlichen IGBTs wird die Ladungsträgerkonzentration der n-Schicht 150 oder 151, die zwischen der p-Schicht 120, die auf der Emitterseite vorhanden ist, und der n^–-Schicht 100 liegt, die die elektrischen Ladungen aufsammelt, hoch gemacht. Diese Verbesserungsmaßnahme reduziert die EIN-Spannung, wodurch die herkömmlichen IGBTs in die Lage versetzt werden, verlustarm zu arbeiten. Es gab jedoch ein Problem, das dadurch, dass die Ladungsträgerkonzentration dieser n-Schicht 150 oder 151 höher und höher gemacht wird, in ei ner Absenkung der Sperrspannung resultiert. Als ein spezielles, experimentelles Beispiel, wie es in 13 gezeigt ist, produziert die Anhebung der Schicht-Ladungsträgerkonzentration (d. h. eine Ebenen-Dichte der Ladungsträgerkonzentration auf einer Ebene, deren Tiefe von der emitterseitigen Oberfläche konstant ist) der n-Schicht 150 oder 151 die EIN-Spannung. Die Durchbruchsspannung wird jedoch steil über die Schicht-Barrierekonzentration von 1 × 10¹²/cm² hinaus abgesenkt (dieser Wert kann als Schwellenwert in diesem Fall betrachtet werden), wodurch sich eine Absenkung der Sperrspannung ergibt.
Folglich wird die EIN-Spannung, die in der Lage ist, die Durchbruchsspannung aufrecht zu erhalten, die unter dem praktischen Gesichtspunkt groß genug ist, durch diese Grenze (d. h. den Wert niedriger als 1 × 10¹²/cm²) der Schicht-Ladungsträgerkonzentration der n-Schicht 150 oder 151 eingeschränkt.
Im Hinblick auf die oben beschriebenen, tatsächlichen Umstände wurde die vorliegende Erfindung ausgearbeitet. Entsprechend ist es eine der Ziele davon, eine Halbleitervorrichtung bereitzustellen, die es möglich macht, einen verlustarmen Betrieb ohne Beschädigung der Sperrspannung zu erreichen.
In der vorliegenden Erfindung wird zur Lösung des Problems der oben beschriebenen, herkömmlichen Beispiele eine Halbleitervorrichtung bereitgestellt, bei der eine Kollektorelektrode so vorgesehen ist, dass die Kollektorelektrode in Kontakt mit einer Oberflächenseite eines Halbleitersubstrats steht, wobei die Halbleitervorrichtung umfasst: einen ersten Schichtabschnitt, in dem ein erster Halbleiterbereich eines ersten Leitfähigkeitstyps, ein zweiter Halbleiterbereich eines zweiten Leitfähigkeitstyps und ein dritter Halbleiterbereich des zweiten Leitfähigkeitstyps, der eine Ladungsträgerkonzentration niedriger als die Ladungsträgerkonzentration des zweiten Halbleiterbereichs hat, schichtweise von einer Oberflächenseite her aufgebracht sind; wobei ein zweiter Schichtabschnitt einen vierten Halbleiterbereich des ersten Leitfähigkeitstyps, der schichtweise in einem Teilbereich des dritten Halbleiterbereichs auf gebracht ist und der eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des dritten Halbleiterbereichs hat, einen fünften Halbleiterbereich des zweiten Leitfähigkeitstyps, der schichtweise auf dem vierten Halbleiterbereich aufgebracht ist, einen sechsten Halbleiterbereich des ersten Leitfähigkeitstyps, der schichtweise auf dem fünften Halbleiterbereich aufgebracht ist, und einen siebten Halbleiterbereich des zweiten Leitfähigkeitstyps hat, der schichtweise in einem Teilbereich des sechsten Halbleiterbereichs aufgebracht ist und der eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des sechsten Halbleiterbereichs hat; eine Gate-Elektrode, die entlang dem zweiten Schichtbereich über eine Gate-Isolierschicht angeordnet ist, wobei die Gate-Isolierschicht so vorgesehen ist, dass die Gate-Isolierschicht in Kontakt mit den Halbleiterbereichen ist, die in dem zweiten Schichtabschnitt enthalten sind; und eine Emitterelektrode, die in niederohmigem Kontakt mit dem siebten Halbleiterbereich des zweiten Schichtabschnitts ist.
Auch ist die Ebenendichte (d. h., die Schicht-Ladungsträgerkonzentration) der Ladungsträgerkonzentration auf einer Ebene, deren Abstand von einer Oberfläche auf der Emitterelektrodenseite konstant ist, so eingestellt, dass sie höher als 1 × 10¹²/cm² in dem vierten Halbleiterbereich ist.
Darüber hinaus können die Oberflächen der sechsten und siebten Halbleiterbereiche, mit denen die Emitterelektrode in Kontakt steht, und die Oberflächen der dritten, vierten, fünften, sechsten und siebten Halbleiterbereiche frei liegen und auf denen die Gate-Oxidschicht ausgebildet ist, auf im Wesentlichen derselben flachen Ebene vorhanden sein. Ferner kann die Gate-Oxidschicht zusammen mit den jeweiligen Halbleiterbereichen, die in dem zweiten Schichtabschnitt und auf eine Seitenfläche eines Trench eingeschlossen sind, ausgebildet werden, wobei der Trench sich zu dem ersten Schichtabschnitt hin erstreckt und zu dem dritten Halbleiterbereich gelangt.
Wenn der Trench in dieser Weise vorgesehen ist, kann der Trench auf einer Seitenfläche davon in Kontakt mit den jeweiligen Halbleiterbereichen stehen, die in dem zweiten Schichtabschnitt enthalten sind, wobei ein achter Halbleiterbereich des ersten Leitfähigkeitstyps in Kontakt mit der anderen Seitenfläche des Trench steht, wobei der achte Halbleiterbereich schichtweise in dem dritten Halbleiterbereich so aufgebracht ist, dass ein Teilbereich des achten Halbleiterbereichs in Kontakt damit stehen kann und eine Ladungsträgerkonzentration hat, die höher ist als die Ladungsträgerkonzentration des dritten Halbleiterbereichs. Darüber hinaus können die Trenchs in einer mehrfachen Anzahl vorgesehen sein. Wenn die Trenchs in einer mehrfachen Anzahl auf diese Weise vorgesehen sind, können die Trenchs so angeordnet werden, dass der Abstand zwischen den Trenchs, die nebeneinander liegen, über den achten Halbleiterbereich größer ist als der Abstand zwischen den Trenchs, die nebeneinander liegen, zu dem zweiten Schichtabschnitt, der dazwischen angeordnet ist. Ferner kann ein neunter Halbleiterbereich des zweiten Leitfähigkeitstyps in dem sechsten Halbleiterbereich ausgebildet sein, wobei der neunte Halbleiterbereich zwischen dem siebten Halbleiterbereich und der Gate-Oxidschicht angeordnet ist, die auf der Seitenoberfläche des Trench ausgebildet ist.
Im Übrigen kann die Dichte der Ladungsträgerkonzentration in einer Ebene, deren Abstand von einer Oberfläche auf der Emitterelektrodenseite konstant ist, niedriger als 1 × 10¹⁷/cm³ in dem fünften Halbleiterbereich sein.
Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst auch: einen Halbleitersubstratabschnitt eines zweiten Leitfähigkeitstyps; eine erste Halbleiterschicht, die schichtweise auf einer Oberflächenseite des Halbleitersubstratabschnitts aufgebracht ist und unter Verwendung eines Halbleiters des zweiten Leitfähigkeitstyps mit einer Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des Halbleiters des Halbleitersubstratabschnitts ausgebildet ist; eine zweite Halbleiterschicht, die schichtweise ferner auf der ersten Halbleiterschicht aufgebracht ist und unter Verwendung eines Halbleiters des ersten Halbleitertyps ausgebildet ist und in Kontakt mit einer Kollektorelektrode steht; einen Halbleiterschichtabschnitt, der schichtweise auf der anderen Oberflächenseite des Halbleitersubstratabschnittes aufgebracht ist, wobei der Halbleiterschichtabschnitt und die Gate-Elektrode über eine Isolierschicht in der Nachbarschaft zueinander sind; wobei der Halbleiterschichtabschnitt eine dritte Halbleiterschicht, die in Kontakt mit einer Emitterelektrode steht und unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist, eine vierte Halbleiterschicht, die schichtweise auf einer Seite der dritten Halbleiterschicht gegenüberliegend zu der Emitterelektrode aufgebracht ist und unter Verwendung eines Halbleiters des zweiten Leitfähigkeitstyps ausgebildet ist, der eine Ladungsträgerkonzentration niedriger als die Ladungsträgerkonzentration des Halbleiters hat, aus dem die dritte Halbleiterschicht gebildet ist, und eine fünfte Halbleiterschicht hat, die schichtweise ferner auf der vierten Halbleiterschicht aufgebracht ist und unter Verwendung eines Halbleiters des ersten Halbleitertyps ausgebildet ist; und einen Zwischenschichtabschnitt, der zwischen dem Halbleitersubstratabschnitt und dem Halbleiterschichtabschnitt angeordnet ist, sodass der Zwischenschichtabschnitt dazwischen angeordnet ist und unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist. In diesem Fall kann die Oberflächendichte der Ladungsträgerkonzentration auf einer Oberfläche, deren Abstand von einer Oberfläche auf der Emitterelektrodenseite konstant ist, gleich oder höher als 1 × 10¹²/cm² in dem Zwischenschichtabschnitt sein.
Diese Halbleitervorrichtung kann entweder eine Struktur vom planaren Typ oder eine Struktur vom Trenchtyp sein.
Gemäß der vorliegenden Erfindung wird es möglich, einen verlustarmen Betrieb ohne Zerstörung der Sperrspannung zu erreichen.
Andere Ziele, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung der Ausführungsbeispiele der Erfindung, genommen im Zusammenhang mit den beigefügten Zeichnungen ersichtlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein beispielhaftes Diagramm, um ein Strukturbeispiel der Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zu zeigen.
2 ist ein beispielhaftes Diagramm, um ein Beispiel der Ladungsträgerkonzentration der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zu zeigen.
3 ist ein beispielhaftes Diagramm, um ein experimentelles Ergebnis der Sperrspannung in dem Fall zu zeigen, dass die Schicht-Ladungsträgerkonzentration des vierten Halbleiterbereichs in der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung modifiziert ist.
4 ist ein beispielhaftes Diagramm, um ein experimentelles Ergebnis der Sperrspannung in dem Fall zu zeigen, dass die Schicht-Ladungsträgerkonzentration eines fünften Halbleiterbereichs in der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung modifiziert ist.
5 ist ein beispielhaftes Diagramm, um ein anderes Strukturbeispiel der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zu zeigen.
6 ist ein beispielhaftes Diagramm, um noch ein anderes Strukturbeispiel der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zu zeigen.
7 ist ein beispielhaftes Diagramm, um ein Strukturbeispiel des planaren Typs der Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung zu zeigen.
8 ist ein beispielhaftes Diagramm, um ein Strukturbeispiel eines Lateraltyps der Halbleitervorrichtung, gemäß dem Ausfüh rungsbeispiel der vorliegenden Erfindung zu zeigen.
9 ist ein beispielhaftes Diagramm, um ein Beispiel zu zeigen, wo die Halbleitervorrichtung gemäß dem Ausführungsbeispiel gemäß der vorliegenden Erfindung eine planare Struktur vom Lateraltyp hat.
10 ist ein beispielhaftes Diagramm, um ein Beispiel eines Leistungsumsetzers zu zeigen, der die Halbleitervorrichtung gemäß dem Ausführungsbeispiel der vorliegenden Erfindung verwendet.
11 ist ein beispielhaftes Diagramm, um das Strukturbeispiel der Halbleitervorrichtung vom planaren Typ zu zeigen.
12 ist ein beispielhaftes Diagramm, um das Beispiel der Trench-Gate-Struktur-Halbleitervorrichtung zu zeigen.
13 ist ein beispielhaftes Diagramm, um das experimentelle Ergebnis der Beziehung zwischen der Schicht-Ladungsträgerkonzentration der n-Schicht in Kontakt mit der n^–-Schicht, die Durchbruchsspannung und die EIN-Spannung zu zeigen.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Im Folgenden wird unter Bezugnahme auf die Zeichnungen die Erläuterung in Bezug auf die Ausführungsbeispiele der vorliegenden Erfindung unten gegeben. Die Halbleitervorrichtung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist eine IGBT-Vorrichtung, die mit einer Struktur versehen ist, die beispielhaft in 1 gezeigt ist. Insbesondere sind in der Halbleitervorrichtung von der Seite der Kollektorelektrode C ein erster Schichtabschnitt 10 ausgebildet, in dem von der Seite einer Leiterplatte 500 her, die elektrische mit der Kollektorelektrode C verbunden ist, schichtweise ein erster Halbleiterbereich 100, der mit einem Halbleiter eines ersten Leitfähigkeitschips (p-Typ in 1) ausgebildet ist, ein zweiter Halb leiterbereich 111, der mit einem Halbleiter von einem zweiten Leitfähigkeitstyp (n-Typ in 1) ausgebildet ist, und ein dritter Halbleiterbereich 110 des zweiten Leitfähigkeitstyps, der mit einem Halbleiter mit einer Ladungsträgerkonzentration niedriger als die Ladungsträgerkonzentration des Halbleiters ausgebildet ist, mit dem der zweite Halbleiterbereich 111 gebildet ist, ausgebildet.
Auch reicht eine Gate-Isolierschicht (Gateoxidschicht) 300 zu dem dritten Halbleiterbereich 110 hin, wodurch wenigstens ein Trench T (oder Graben T) gebildet wird. 1 zeigt einen Abschnitt, wo vier Trenchs T ausgebildet sind. Die Trenchs T sind mit Abstand dazwischen angeordnet, die abwechselnd unterschiedlich sind. Unter diesen Abständen ist ein Bereich, wo sich ein vergleichsweise breiter Abstand öffnet, ein Bereich (achter Halbleiterbereich) 125 des ersten Leitfähigkeitstyps eingefügt. Auch ist in einem Bereich, wo sich ein vergleichsweise schmaler Abstand öffnet, ein zweiter Schichtabschnitt 20 eingefügt, wo eine Vielzahl von Halbleiterbereichen schichtweise ausgebildet sind.
Dieser zweite Schichtabschnitt 20 umfasst einen vierten Halbleiterbereich 122 des ersten Leitfähigkeitstyps, der in Kontakt mit einem teilweisen Bereich des dritten Halbleiterbereiches 110 ist, einen fünften Halbleiterbereich 151 als Loch-Barriereschicht, die schichtweise auf diesem vierten Halbleiterbereich 122 aufgebracht ist und die mit einem Halbleiter des zweiten Halbleitertyps ausgebildet ist, und einen sechsten Halbleiterbereich 120, der auf diesem fünften Halbleiterbereich 151 schichtweise aufgebracht ist und der mit einem Halbleiter des ersten Leitfähigkeitstyps ausgebildet ist. Auch ist ein siebter Halbleiterbereich 121, der mit einem Halbleiter des ersten Leitfähigkeitstyps ausgebildet ist und der eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des sechsten Halbleiterbereichs 120 hat, in einem Teilbereich des sechsten Halbleiterbereiches 120 ausgebildet. Dieser siebte Halbleiterbereich 121 ist in keinem direkten Kontakt mit den Isolierschichten 300 und 402. Stattdessen ist ein Halbleiterbe reich 130, der mit einem Halbleiter des zweiten Leitfähigkeitstyps ausgebildet ist, dazwischen angeordnet. Die Ladungsträgerkonzentration dieses Halbleiterbereichs 130 ist höher gemacht als die Ladungsträgerkonzentration der zweiten und fünften Halbleiterbereiche 111 und 151.
Im Übrigen ist die Ladungsträgerkonzentration des Halbleiters, mit dem der vierte Halbleiterbereich 122 ausgebildet ist, größer gemacht als die Ladungsträgerkonzentration des Halbleiters, mit dem der dritte Halbleiterbereich 110 ausgebildet ist. Darüber hinaus ist in dem Ausführungsbeispiel in 1 die Oberfläche, auf der der vierte Halbleiterbereich 122 mit dem dritten Halbleiterbereich 110 in Kontakt ist, im Wesentlichen bei der gleichen Tiefe wie die Oberfläche, auf der der achte Halbleiterbereich 150 in Kontakt mit dem dritten Halbleiterbereich 110 ist.
Die Gate-Isolierschicht 402 ist so vorgesehen, dass die Schicht 402 in Kontakt mit den jeweiligen Halbleiterbereichen 122, 151 und 120 ist, die in dem zweiten Schichtabschnitt 20 enthalten sind. Ferner ist ein Leiter 200, der elektrisch mit einer Gate-Elektrode G verbunden ist, so angeordnet, dass der Leiter 200 angrenzend an den zweiten Schichtabschnitt 20 über die Gate-Isolierschicht 402 hergestellt ist. Auch eine Emitterelektrode E ist in niederohmigem Kontakt (d. h. elektrisch gekoppelt) mit dem siebten Halbleiterbereich 121 des zweiten Schichtabschnitts 20.
Auch hier ist der Halbleiter, mit dem der achte Halbleiterbereich 125 des ersten Leitfähigkeitstyps ausgebildet ist, schichtweise in dem dritten Halbleiterbereich 110 so ausgebildet, dass ein Teilbereich des achten Halbleiterbereiches in Kontakt damit steht. Darüber hinaus hat der Halbleiter eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des Halbleiters, mit dem der dritte Halbleiterbereich 110 ausgebildet ist.
Zusätzlich liegt in diesem Ausführungsbeispiel ein Halbleiter bereich des zweiten Leitfähigkeitstyps zwischen dem siebten Halbleiterbereich 121 und den Isolierschichten 300 und 402.
Wenn die in 1 gezeigte Halbleitervorrichtung entlang dem Schnitt A-B geschnitten wird, der durch den zentralen Abschnitt (der Abschnitt, der den siebten Halbleiterbereich 212 umfasst) des zweiten Schichtabschnitts 20 verläuft, geschnitten wird, ist eine Änderung der Ladungsträgerkonzentration entlang dem Schnitt A-B in 2 gezeigt. In dieser 2 bezeichnet die horizontale Achse die Tiefe fortschreitend von A zu B und die vertikale Achse bezeichnet die Schicht-Ladungsträgerkonzentration. Die Schicht-Ladungsträgerkonzentration wird durch Integration (Summierung) der Ladungsträgerkonzentration entlang einer Ebene senkrecht zu dem A-B Querschnitt (d. h. die Ebene, deren Abstand (Tiefe) von der Emitterelektrodenseite konstant ist) berechnet und durch Dividieren der integrierten Ladungsträgerkonzentration durch den ebenen Bereich berechnet. 3 zeigt ein experimentelles Ergebnis der Messung der Sperrspannung, wenn die Schicht-Ladungsträgerkonzentration in dem vierten Halbleiterbereich 122 geändert wird, wenn die Schicht-Ladungsträgerkonzentration in dem fünften Halbleiterbereich 151 gleich oder größer als 1 × 10¹²/cm² gemacht wird. Wie in 3 gezeigt ist, rührt, wenn die Schicht-Ladungsträgerkonzentration des Halbleiters, mit dem der vierte Halbleiterbereich 122 ausgebildet ist, größer als 1 × 10¹²/cm² gemacht wird, die Eigenschaft der Sperrspannung aufrecht erhalten, selbst, wenn die Schicht-Ladungsträgerkonzentration des Halbleiters, mit dem der fünfte Halbleiterbereich 151 ausgebildet ist, auch höher als 1 × 10¹²/cm² eingestellt ist.
Der Grund für die erfolgreiche Aufrechterhaltung der Eigenschaft der Sperrspannung ist nämlich wie folgt: angenommen, dass beispielsweise der fünfte Halbleiterbereich 151 die n-Schicht und der vierte Halbleiterbereich 122 die p-Schicht ist, ist in dem Fall, wo der vierte Halbleiterbereich 122 nicht vorhanden ist, wie in der JP-A-2003-347549 offenbart ist, die Intensität des elektrischen Feldes in dem p-n-Übergang zwischen dem sechsten Halbleiterbereich 120 und dem fünften Halbleiter bereich 151 signifikant hoch. Als Ergebnis tritt ein Durchbruch zwischen dem Bereich 120 und dem Bereich 151 von diesem p-n-Übergang auf. Im Gegensatz zu dieser Situation macht es das Vorhandensein des vierten Halbleiterbereiches 122 möglich, die signifikante Erhöhung der Intensität des elektrischen Feldes zu unterdrücken. Auf diese Weise wird der vierte Halbleiterbereich 122 (Zwischenschicht) zwischen den fünften Halbleiterbereich 151 und den dritten Halbleiterbereich 110 eingefügt. Darüber hinaus wird die Schicht-Ladungsträgerkonzentration dieser Zwischenschicht höher als 1 × 10¹²/cm² gemacht. Diese Konfiguration und Einstellung gestattet es, dass die Schicht-Ladungsträgerkonzentration des fünften Halbleiterbereichs 151 höher gemacht wird als 1 × 10¹²/cm² ohne die Durchbruchsspannung abzusenken, wodurch es möglich gemacht wird, die EIN-Spannung zu reduzieren.
Im Übrigen können der vierte Halbleiterbereich 122 und der fünfte Halbleiterbereich 150 unter Verwendung eines Ionen-Implantationsverfahrens bei Anlegung einer Beschleunigungsspannung bei einigen MeV oder mehr ausgebildet werden. Dies ermöglicht die Implementierung der gewünschten Form und Ladungsträgerkonzentration, sodass es möglich gemacht wird, eine hohe Sperrspannung und eine niedrige EIN-Spannung zu erreichen.
Darüber hinaus zeigt 4 ein experimentelles Ergebnis, das durch Änderung der Schicht-Ladungsträgerkonzentration des fünften Halbleiterbereichs 151 erhalten wurde, wodurch die Beziehung mit der Sperrspannung analysiert wird. Gemäß diesem Ergebnis wird, wenn die Schicht-Ladungsträgerkonzentration des fünften Halbleiterbereichs 151 höher als 1 × 10¹⁷/cm³ wird, die Sperrspannung steil abgesenkt. Folglich wird es, indem die Schicht-Ladungsträgerkonzentration des fünften Halbleiterbereiches 151 niedriger als 1 × 10¹⁷/cm³ gemacht wird, möglich, die Sperrspannung mehr stabil sicherzustellen.
Ferner zeigt 5 ein anderes Ausführungsbeispiel der vorliegenden Erfindung. In diesem Ausführungsbeispiel ist ein neunter Halbleiterbereich 131 zwischen dem achten Halbleiterbereich 125 und der Gate-Isolierschicht 402 ausgebildet, wobei ein Halbleiter des zweiten Halbleitertyps verwendet wird, der zu den Leitfähigkeitstyp des Halbleiters des achten Halbleiterbereichs 125 unterschiedlich ist. Die Ladungsträgerkonzentration dieses neunten Halbleiterbereichs 131 wird höher gemacht als die Ladungsträgerkonzentration des zweiten Halbleiterbereichs 111 (beispielsweise wird der Bereich 131 als n⁺-Schicht ausgebildet).
In diesem Ausführungsbeispiel in 5 werden, wenn die Gate-Elektrode G auf EIN geschaltet wird, die n⁺-Schicht, die der Halbleiterbereich 130 ist, der den siebten Halbleiterbereich 121 umgibt, und die n⁺-Schicht, die der neunte Halbleiterbereich 131 ist, über die Zwischenschicht und die Sammelschicht auf der Peripherie der Gate-Elektrode G leitfähig. Zusätzlich erzeugt ein Löcher-Strom, der durch die t-Schicht, die der achte Halbleiterbereich 125 ist, zu der Emitterelektrode 600 fließt, eine Potenzialdifferenz in dem achten Halbleiterbereich 125. Als ein Ergebnis werden Elektronen von dem neunten Halbleiterbereich 131 in den achten Halbleiterbereich 125 und den dritten Halbleiterbereich 110 (die n^–-Schicht in diesem Ausführungsbeispiel) injiziert.
Dies erfordert auch die Leitfähigkeitsmodulation in dem dritten Halbleiterbereich 110, der sich in der Nachbarschaft zu dem achten Halbleiterbereich 125 befindet. Darüber hinaus wird die EIN-Spannung reduziert, was die Umsetzung eines verlustarmen Betriebes gestattet. Die Situation bleibt im Wesentlichen die gleiche, wenn die Leitfähigkeitstypen ausgetauscht werden.
Im Übrigen sind in der vorherigen Erläuterung die Trench-Gates so angeordnet, dass die breite Beabstandung und die schmale Beabstandung alternativ dazwischen angeordnet sind. Der achte Halbleiterbereich 125 (und der neunte Halbleiterbereich 131) müssen jedoch nicht notwendigerweise vorgesehen sein. In diesem Fall ist, wie beispielhaft in 6 gezeigt ist, die Konfiguration so, dass die Trench-Gates und die zweiten Schichtabschnitte 20 alternativ angeordnet sind.
Diese Konfiguration macht es möglich, die Zellendichte pro Einheitsfläche zu verbessern und die Kanalbreite des isolierten Gates zu verbreitern. Als Ergebnis wird es möglich, die EIN-Spannung zu reduzieren und auch seine Sättigungs-Stromdichte zu verbessern. Diese Ausführung ist wirksam bei verlustarmem Betrieb in solchen Fällen wie einem Halteelement, wo, wie beispielsweise in einem Plasmadisplay, die äquivalente Lastschaltung als Kondensator betrachtet wird, sodass ein signifikanter, sofortiger Strom fließt.
In den bisherigen Ausführungsbeispielen wurde die Erläuterung auch gegeben, indem der Fall der Trench-Gate-Struktur als Beispiel ausgewählt wurde. Wie beispielhaft in 7 gezeigt ist, kann jedoch auch die Struktur mit Planar-Gate als Halbleitervorrichtung der vorliegenden Erfindung eingesetzt werden. Wenn die Halbleitervorrichtung der vorliegenden Erfindung bei solchen integrierten Schaltungen, wie Leistungs-ICs angewendet wird, kann darüber hinaus die Struktur vom lateralen Typ ebenfalls verwendet werden, wie beispielhaft in 8 gezeigt ist. In der Struktur, die beispielhaft in 8 gezeigt ist, ist die n^–-Schicht 110, d. h. der dritte Halbleiterbereich, auf einer Trägerbasis 140 über die Isolierschicht 410 vorgesehen. Die Elektrode 500, die elektrisch mit der Kollektorelektrode 10 verbunden ist, ist auf im Wesentlichen der gleichen Ebene wie die Elektrode 700 ausgebildet, die elektrisch mit der Emitterelektrode E verbunden ist. Diese Konfiguration macht es möglich, solche Vorgänge wie die Linienverbindung mit anderen Halbleitervorrichtungen in derselben Ebene zu erleichtern. Darüber hinaus kann in dieser Struktur des lateralen Typs ebenfalls die Planar-Gate-Struktur verwendet werden, wie beispielhaft in 9 gezeigt ist.
In all diesen Ausführungsbeispielen wird die Schicht-Ladungsträgerkonzentration des vierten Halbleiterbereiches 122 gleich oder höher als 1 × 10¹²/cm² gemacht, und die Schicht-Ladungsträgerkonzentration des fünften Halbleiterbereichs 151 kann gleich oder niedriger als 1 × 10¹⁷/cm³ gemacht werden.
10 zeigt ein Beispiel eines Leistungsumsetzers, wo die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels verwendet wird. Im Übrigen ist hier die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels durch die Bezeichnung „IGBT" bezeichnet. Tatsächlich ist der IGBT mit einer vierlagigen Struktur, beispielsweise pnpn ausgestattet. Die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels unterscheidet sich jedoch davon in einem Punkt, dass die Halbleitervorrichtung mit einer sechslagigen Struktur, beispielsweise pnpnpn, ausgestattet ist. Da eine dazu entsprechende Bezeichnung in den vorliegenden Zusammenhängen nicht definiert ist, wird die Bezeichnung „IGBT" anstelle der entsprechenden Bezeichnung eingesetzt. Dieser Leistungsumsetzer ist ein gewöhnlicher Inverter, und daher ist sein Betrieb weitgehend bekannt. Folglich wird eine detaillierte Beschreibung davon hier weggelassen. Die Ausführungsbeispiele, wo die Halbleitervorrichtung für den Inverter verwendet wird, sind hier beschrieben worden. Dennoch steht die Halbleitervorrichtung des vorliegenden Ausführungsbeispiels nicht nur in den Inverter sondern auch in Schaltungen, beispielsweise einem Umsetzer, wo Transistoren verwendet werden, zur Verfügung, indem die Transistoren durch IGBTs ersetzt werden. Hier bezeichnen die Bezugszahlen 801–806 Gateschaltungen.
Es sollte ferner für den Fachmann verständlich sein, dass, obwohl die vorstehende Beschreibung für Ausführungsbeispiele der Erfindung gemacht worden ist, die Erfindung nicht darauf eingeschränkt ist, und dass verschiedene Änderungen und Modifikationen gemacht werden können, ohne von dem Geist der Erfindung und dem Schutzumfang der beigefügten Patentansprüche abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 10-178174 A [0004]
- JP 2000-307116 A [0007]
- JP 2003-347549 A [0042]

Claims

Halbleitervorrichtung, in der eine Kollektorelektrode (C) so vorgesehen ist, dass die Kollektorelektrode (C) in Kontakt mit einer Oberflächenseite eines Halbleitersubstrats (500) steht, wobei die Halbleitervorrichtung umfasst: einen ersten Schichtabschnitt (10), in dem ein erster Halbleiterbereich (100) eines ersten Leitfähigkeitstyps, ein zweiter Halbleiterbereich (111) eines zweiten Leitfähigkeitstyps und ein dritter Halbleiterbereich (110) des zweiten Leitfähigkeitstyps, der eine Ladungsträgerkonzentration niedriger als eine Ladungsträgerkonzentration des zweiten Halbleiterbereichs hat, schichtweise von der einen Oberflächenseite her aufgebracht sind; einen zweiten Schichtbereich umfassend: einen vierten Halbleiterbereich (122) des ersten Leitfähigkeitstyps, der in einem Teilbereich des dritten Halbleiterbereichs (110) schichtweise angeordnet ist und eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des dritten Halbleiterbereiches (110) hat, einen fünften Halbleiterbereich (151) des zweiten Leitfähigkeitstyps, der auf dem vierten Halbleiterbereich (122) schichtweise vorgesehen ist, einen sechsten Halbleiterbereich (120) des ersten Leitfähigkeitstyps, der auf dem fünften Halbleiterbereich (151) schichtweise angeordnet ist, und einen siebten Halbleiterbereich (121) des zweiten Leitfähigkeitstyps, der in einem Teilbereich des sechsten Halbleiterbereichs (120) schichtweise angeordnet ist und eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des sechsten Halbleiterbereichs (120) hat; eine Gate-Elektrode (G), die entlang dem zweiten Schichtabschnitt (20) über eine Gate-Isolierschicht (300) angeordnet ist, wobei die Gate-Isolierschicht (300) so vorgesehen ist, dass die Gate-Isolierschicht (300) in Kontakt mit den Halbleiterbereichen (122, 151, 120) steht, die in dem zweiten Schicht abschnitt (20) enthalten sind; und eine Emitter-Elektrode (E), die in niedrigohmigem Kontakt mit dem siebten Halbleiterbereich (121) des zweiten Schichtabschnitts (20) steht.
Halbleitervorrichtung nach Anspruch 1, worin eine Ebenendichte der Ladungsträgerkonzentration auf einer Ebene, deren Abstand von einer Oberfläche der Emitterelektrodenseite konstant ist, gleich oder höher als 1 × 10¹²/cm² in dem vierten Halbleiterbereich (122) ist.
Halbleitervorrichtung nach Anspruch 1, worin Oberflächen der sechsten und siebten Halbleiterbereiche (120, 121), mit denen die Emitterelektrode (E) in Kontakt steht, und Oberflächen der dritten, vierten, fünften, sechsten und siebten Halbleiterbereiche (110, 122, 151, 120, 121) frei liegen und auf denen die Gate-Isolierschicht (300) ausgebildet ist, auf im Wesentlichen der gleichen flachen Ebene vorhanden sind.
Halbleitervorrichtung nach Anspruch 1, worin die Gateoxidschicht (300) entlang den jeweiligen Halbleiterbereichen (122, 151, 120) ausgebildet sind, die in dem zweiten Schichtabschnitt (20) enthalten sind, und auf einer Seitenoberfläche eines Trench (T) ausgebildet sind, wobei der Trench (T) sich zu dem ersten Schichtabschnitt (10) erstreckt und den dritten Halbleiterbereich (110) erreicht.
Halbleitervorrichtung nach Anspruch 4, worin der Trench (T) auf seiner einen Seitenoberfläche in Kontakt mit den jeweiligen Halbleiterbereichen (122, 151, 120) steht, die in dem zweiten Schichtabschnitt (20) enthalten sind, ein achter Halbleiterbereich (125) des ersten Leitfähigkeitstyps in Kontakt mit der anderen Seitenoberfläche des Trench (T) steht, wobei der achte Halbleiterbereich (125) auf dem dritten Halbleiterbereich (110) so durch Mehrschichttechnik angeordnet ist, dass ein Teilbereich des achten Halbleiterbereichs (125) in Kontakt mit dem Trench (T) steht und dass er eine Ladungsträgerkonzentration höher als die Ladungsträgerkonzentration des dritten Halbleiterbereiches (110) hat.
Halbleitervorrichtung nach Anspruch 5, worin die Trenchs (T) in einer mehrfachen Anzahl vorgesehen sind.
Halbleitervorrichtung nach Anspruch 6, worin der Abstand zwischen den Trenchs (T), die nebeneinander über dem achten Halbleiterbereich (125) liegen, weiter ist als der Abstand zwischen den Trenchs, die nebeneinander liegen, wobei der zweite Schichtbereich (20) dazwischen eingefügt ist.
Halbleitervorrichtung nach Anspruch 5, worin ein neunter Halbleiterbereich (131) des zweiten Leitfähigkeitstyps in dem sechsten Halbleiterbereich (120) ausgebildet ist, wobei der neunte Halbleiterbereich (131) zwischen dem siebten Halbleiterbereich (121) und der Gate-Isolierschicht (300) angeordnet ist, die auf der Seitenoberfläche des Trench (T) ausgebildet ist.
Halbleitervorrichtung nach Anspruch 1, worin eine Dichte der Ladungsträgerkonzentration in einer Ebene, deren Abstand von einer Oberfläche auf der Emitterelektrodenseite konstant ist, gleich oder niedriger als 1 × 10¹⁷/cm³ in dem fünften Halbleiterbereich (151) ist.
Halbleitervorrichtung umfassend: einen Halbleitersubstratabschnitt (500) eines zweiten Leitfähigkeitstyps; eine erste Halbleiterschicht (100), die auf einer Oberflächenseite des Halbleitersubstratabschnitts (500) schichtweise angeordnet ist und unter Verwendung eines Halbleiters des zweiten Leitfähigkeitstyps mit einer Ladungsträgerkonzentration höher als eine Ladungsträgerkonzentration des Halbleiters des Halbleitersubstratabschnitts (500) ausgebildet ist; eine zweite Halbleiterschicht (111), die weiterhin auf der ersten Halbleiterschicht (100) schichtweise ausgebildet ist und die unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist und in Kontakt mit einer Kollektorelektrode (C) steht; einen Halbleiterschichtabschnitt (20), der auf der anderen Oberflächenseite des Halbleitersubstratabschnitts (500) schichtweise angeordnet ist, wobei der Halbleiterschichtabschnitt (20) und eine Gate-Elektrode (G) über eine Isolierschicht (300) angrenzend zueinander sind; wobei der Halbleiterschichtabschnitt (20) umfasst: eine dritte Halbleiterschicht (110), die in Kontakt mit einer Emitterelektrode (E) steht und unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist, eine vierte Halbleiterschicht (122), die auf einer Seite der dritten Halbleiterschicht (110) gegenüberliegend zu der Emitterelektrode (E) schichtweise angeordnet ist und die unter Verwendung eines Halbleiters des zweiten Leitfähigkeitstyps mit einer Ladungsträgerkonzentration niedriger als eine Ladungsträgerkonzentration der dritten Halbleiterschicht (110) ausgebildet ist, und eine fünfte Halbleiterschicht (151), die weiterhin auf der vierten Halbleiterschicht (122) schichtweise angeordnet ist und unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist; und einen Zwischenschichtabschnitt (122), der zwischen dem Halbleitersubstratabschnitt (500) und dem Halbleiterschichtabschnitt (20) angeordnet ist, sodass der Zwischenschichtabschnitt (122) dazwischen eingefügt ist und unter Verwendung eines Halbleiters des ersten Leitfähigkeitstyps ausgebildet ist.
Halbleitervorrichtung nach Anspruch 10, worin die Ebenendichte der Ladungsträgerkonzentration auf einer Ebene, deren Abstand von einer Oberfläche der Emitterelektrodenseite konstant ist, gleich oder höher als 1 × 10¹²/cm² in dem Zwischenschichtabschnitt (122) ist.
Halbleitervorrichtung nach Anspruch 10, worin die Halbleitervorrichtung in einer Struktur des planaren Typs ausgebildet ist.
Halbleitervorrichtung nach Anspruch 10, worin die Gate-Elektrode (G) in einer Struktur vom Trench-Typ ausgebildet ist.