CN105679668A - 一种沟槽igbt器件的制造方法 - Google Patents

一种沟槽igbt器件的制造方法 Download PDF

Info

Publication number
CN105679668A
CN105679668A CN201610132066.5A CN201610132066A CN105679668A CN 105679668 A CN105679668 A CN 105679668A CN 201610132066 A CN201610132066 A CN 201610132066A CN 105679668 A CN105679668 A CN 105679668A
Authority
CN
China
Prior art keywords
type
layer
photoetching
igbt
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610132066.5A
Other languages
English (en)
Inventor
汤艺
永福
王良元
徐泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Daozhi Technology Co Ltd
Original Assignee
Shanghai Daozhi Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Daozhi Technology Co Ltd filed Critical Shanghai Daozhi Technology Co Ltd
Priority to CN201610132066.5A priority Critical patent/CN105679668A/zh
Publication of CN105679668A publication Critical patent/CN105679668A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种沟槽IGBT器件的制造方法,该制造方法包括:首先在N型外延硅衬底或者区熔片上光刻注入N型杂质并扩散形成有一定参杂浓度和厚度的电荷贮存区,继续生长P型外延形成顶层MOS结构的沟道区;然后光刻刻蚀沟槽,生长栅极氧化层,淀积多晶硅材料填充沟槽;光刻刻蚀多晶硅形成顶层MOS结构的栅极;光刻N型源区注入N型杂质,然后淀积氧化层或者氮化硅等绝缘材料并退火致密,光刻接触孔,刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面;注入P型杂质并激活,确保P阱区与顶层金属的欧姆接触;溅射顶层金属,光刻刻蚀顶层金属,淀积钝化层,光刻刻蚀钝化层,最后合金完成顶层结构的制作;然后淀积背面金属完成IGBT器件的制作。

Description

一种沟槽IGBT器件的制造方法
技术领域
本发明涉及的是一种沟槽IGBT器件的制造方法,属于电力半导体器件制造技术领域。
背景技术
作为新型电力半导体器件的主要代表,IGBT器件被广泛用于工业、信息、新能源、医学、交通、军事和航空领域。目前,市场上的IGBT器件的耐压高达6500V,单管芯电流高达200A,频率达到300KHz。在高频大功率领域,目前还没有任何一个其它器件可以代替它。随着半导体材料和加工工艺的不断进步,采用沟槽技术的IGBT器件已成为主流产品。同时对沟槽IGBT器件电学性能的要求也越来越高。
为了降低器件导通损耗,需要优化器件结构比如增强沟道区下方的N型扩散区参杂浓度(这一浓度增强的区域通常命名为电荷贮存层)来实现。现在通常采用离子注入和扩散方法形成电荷贮存层,这种方法形成的电荷贮存层容易受P阱的影响,因而工艺控制难度较大,并且对形成的电荷贮存层的深度和最高掺杂浓度造成限制。
发明内容
本发明的目的在于克服现有技术存在的不足,而提供一种通过埋层注入扩散和外延的方法分别形成电荷贮存和沟道层的沟槽IGBT器件的制造方法,以精确定义电荷贮存层的位置,厚度和掺杂浓度,并且不受P阱的影响。同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性。
本发明的目的是通过如下技术方案来完成的,一种沟槽IGBT器件的制造方法,该制造方法包括:
首先在N型外延硅衬底或者区熔片上光刻注入N型杂质并扩散形成有一定参杂浓度和厚度的电荷贮存区,继续生长P型外延形成顶层MOS结构的沟道区;
然后光刻刻蚀沟槽,生长栅极氧化层,淀积多晶硅材料填充沟槽;光刻刻蚀多晶硅形成顶层MOS结构的栅极;光刻N型源区注入N型杂质,然后淀积氧化层或者氮化硅等绝缘材料并退火致密,光刻接触孔,刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面;注入P型杂质并激活,确保P阱区与顶层金属的欧姆接触;溅射顶层金属,光刻刻蚀顶层金属,淀积钝化层,光刻刻蚀钝化层,最后合金完成顶层结构的制作;
然后硅片背面减薄到特定的厚度,背面注入P型或者注入N型以及P型杂质,通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT,然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
作为优选:本发明通过N型杂质如磷(P)、砷(As)或者锑(Sb)是以埋层注入扩散方法以形成器件的N型电荷贮存层次;通过外延的方法形成MOS结构的P型沟道区域;所述IGBT器件背面金属是通过溅射或者蒸发的方式淀积的。
本发明专利阐述了一种通过埋层注入扩散和外延的方法分别形成电荷贮存和沟道层的器件结构,这样可以精确定义电荷贮存层的位置,厚度和掺杂浓度,并且不受P阱的影响;同时减少由于离子注入和扩散过程中差异造成的器件性能不稳定性。
另一方面,高浓度的电荷贮存层虽然有利于优化器件性能(尤其是静态压降),但是往往容易影响器件的击穿电压;通过埋层注入扩散可以准确定义电荷贮存的横向位置,将电荷贮存区局限在有效的沟道区域,这样就避免了在沟槽距离较大的虚拟(dummyarea)区域形成电荷贮存区造成器件耐压的减小。
附图说明
图1是本发明的沟槽IGBT结构示意图。
具体实施方式
下面结合附图对本发明作详细的介绍:图1所示,本发明所述的一种沟槽IGBT器件的制造方法,该制造方法包括:
首先在N型外延硅衬底或者区熔片上光刻注入N型杂质并扩散形成有一定参杂浓度和厚度的电荷贮存区,继续生长P型外延形成顶层MOS结构的沟道区;
然后光刻刻蚀沟槽,生长栅极氧化层,淀积多晶硅材料填充沟槽;光刻刻蚀多晶硅形成顶层MOS结构的栅极;光刻N型源区注入N型杂质,然后淀积氧化层或者氮化硅等绝缘材料并退火致密,光刻接触孔,刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面;注入P型杂质并激活,确保P阱区与顶层金属的欧姆接触;溅射顶层金属,光刻刻蚀顶层金属,淀积钝化层,光刻刻蚀钝化层,最后合金完成顶层结构的制作;
然后硅片背面减薄到特定的厚度,背面注入P型或者注入N型以及P型杂质,通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT,然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
本发明是通过N型杂质如磷(P)、砷(As)或者锑(Sb)是以埋层注入扩散方法以形成器件的N型电荷贮存层次;通过外延的方法形成MOS结构的P型沟道区域;所述IGBT器件背面金属是通过溅射或者蒸发的方式淀积的。
实施例:本发明所述的制造方法与其它沟槽IGBT器件完全兼容,无需增加工艺难度。首先在选定的N型外延硅衬底或者区熔片上光刻埋层,注入N型杂质如磷(P)、砷(As)或者锑(Sb)等并扩散形成电荷贮存层,在上面生长P型外延形成沟道区;光刻沟槽图形,干法刻蚀硅衬底,生长栅极氧化层,淀积原位参杂的多晶硅材料填充沟槽;然后光刻栅极图形,刻蚀多晶硅形成顶层MOS结构的栅极;光刻N型源区注入N型杂质;然后淀积氧化层或者氮化硅等绝缘材料并退火致密,光刻接触孔,刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面;注入P型杂质并激活,确保P阱区与顶层金属的欧姆接触;溅射顶层金属,光刻刻蚀顶层金属,淀积钝化层,光刻刻蚀钝化层,最后合金完成顶层结构的制作;然后硅片背面减薄到特定的厚度,背面注入P型(或者注入N型以及P型)杂质通过低温退火或者激光退火形成IGBT集电区(或者带有场终止层次的FS-IGBT),然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。

Claims (2)

1.一种沟槽IGBT器件的制造方法,其特征在于该制造方法包括:
首先在N型外延硅衬底或者区熔片上光刻注入N型杂质并扩散形成有一定参杂浓度和厚度的电荷贮存区,继续生长P型外延形成顶层MOS结构的沟道区;
然后光刻刻蚀沟槽,生长栅极氧化层,淀积多晶硅材料填充沟槽;光刻刻蚀多晶硅形成顶层MOS结构的栅极;光刻N型源区注入N型杂质,然后淀积氧化层或者氮化硅等绝缘材料并退火致密,光刻接触孔,刻蚀绝缘层裸露出之前形成的所有元胞的P阱区和N型源区硅表面;注入P型杂质并激活,确保P阱区与顶层金属的欧姆接触;溅射顶层金属,光刻刻蚀顶层金属,淀积钝化层,光刻刻蚀钝化层,最后合金完成顶层结构的制作;
然后硅片背面减薄到特定的厚度,背面注入P型或者注入N型以及P型杂质,通过低温退火或者激光退火形成IGBT集电区或者带有场终止层次的FS-IGBT,然后通过溅射或者蒸发的方法淀积背面金属完成整个IGBT器件的制作过程。
2.根据权利要求1所述的沟槽IGBT器件及制造方法,其特征在于通过N型杂质如磷(P)、砷(As)或者锑(Sb)是以埋层注入扩散方法以形成器件的N型电荷贮存层次;通过外延的方法形成MOS结构的P型沟道区域;所述IGBT器件背面金属是通过溅射或者蒸发的方式淀积的。
CN201610132066.5A 2016-03-09 2016-03-09 一种沟槽igbt器件的制造方法 Pending CN105679668A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610132066.5A CN105679668A (zh) 2016-03-09 2016-03-09 一种沟槽igbt器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610132066.5A CN105679668A (zh) 2016-03-09 2016-03-09 一种沟槽igbt器件的制造方法

Publications (1)

Publication Number Publication Date
CN105679668A true CN105679668A (zh) 2016-06-15

Family

ID=56307196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610132066.5A Pending CN105679668A (zh) 2016-03-09 2016-03-09 一种沟槽igbt器件的制造方法

Country Status (1)

Country Link
CN (1) CN105679668A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法
CN113628972A (zh) * 2021-07-07 2021-11-09 华虹半导体(无锡)有限公司 沟槽型mos器件的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283867A1 (en) * 2007-05-17 2008-11-20 Hitachi, Ltd. Semiconductor device
CN103681322A (zh) * 2012-08-30 2014-03-26 三星电机株式会社 一种功率半导体器件及其制备方法
CN105280493A (zh) * 2015-11-04 2016-01-27 上海道之科技有限公司 一种沟槽igbt器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080283867A1 (en) * 2007-05-17 2008-11-20 Hitachi, Ltd. Semiconductor device
CN103681322A (zh) * 2012-08-30 2014-03-26 三星电机株式会社 一种功率半导体器件及其制备方法
CN105280493A (zh) * 2015-11-04 2016-01-27 上海道之科技有限公司 一种沟槽igbt器件的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671626A (zh) * 2018-12-12 2019-04-23 吉林华微电子股份有限公司 具有负反馈电容的igbt器件及制作方法
CN113628972A (zh) * 2021-07-07 2021-11-09 华虹半导体(无锡)有限公司 沟槽型mos器件的制作方法

Similar Documents

Publication Publication Date Title
CN103489863B (zh) 采用鳍式场效应晶体管工艺的同质结二极管结构
CN101083284B (zh) 具有槽电荷补偿区的半导体器件及方法
CN105679667A (zh) 一种沟槽igbt器件的终端结构制造方法
CN102842610B (zh) Igbt芯片及其制作方法
TW200929383A (en) High voltage structure and methods for vertical power devices with improved manufacturability
CN105321995A (zh) 双极晶体管结构和制造双极晶体管结构的方法
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US8847224B2 (en) Fin-based bipolar junction transistor and method for fabrication
CN103022006B (zh) 一种基于外延技术的三维集成功率半导体及其制作方法
EP1873837B1 (en) Semiconductor power device having an edge-termination structure and manufacturing method thereof
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN103247529A (zh) 一种沟槽场效应器件及其制作方法
US20170288047A1 (en) Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor
CN107039502A (zh) 形成半导体器件的方法以及半导体器件
KR101812497B1 (ko) 반도체 소자 및 그 형성
US8492221B2 (en) Method for fabricating power semiconductor device with super junction structure
CN102737970B (zh) 半导体器件及其栅介质层制造方法
CN105280493A (zh) 一种沟槽igbt器件的制造方法
CN105679668A (zh) 一种沟槽igbt器件的制造方法
KR100902585B1 (ko) 트렌치 게이트형 모스트랜지스터 및 그 제조방법
CN112786684A (zh) 一种改善emi及降低特征电阻的超结器件及其制造方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN113314592B (zh) 一种集成sbr的低损耗高压超结器件及其制备方法
CN205282480U (zh) 一种具有双缓冲层的fs型igbt器件
CN115332330A (zh) 一种具有反向导通特性的igbt器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615

RJ01 Rejection of invention patent application after publication