CN103247529A - 一种沟槽场效应器件及其制作方法 - Google Patents

一种沟槽场效应器件及其制作方法 Download PDF

Info

Publication number
CN103247529A
CN103247529A CN2012100301599A CN201210030159A CN103247529A CN 103247529 A CN103247529 A CN 103247529A CN 2012100301599 A CN2012100301599 A CN 2012100301599A CN 201210030159 A CN201210030159 A CN 201210030159A CN 103247529 A CN103247529 A CN 103247529A
Authority
CN
China
Prior art keywords
effect device
groove
gate dielectric
layer
polysilicon region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100301599A
Other languages
English (en)
Other versions
CN103247529B (zh
Inventor
周宏伟
高东岳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201210030159.9A priority Critical patent/CN103247529B/zh
Priority to PCT/CN2012/078793 priority patent/WO2013117077A1/zh
Priority to US14/376,021 priority patent/US9601336B2/en
Publication of CN103247529A publication Critical patent/CN103247529A/zh
Application granted granted Critical
Publication of CN103247529B publication Critical patent/CN103247529B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种沟槽场效应器件及其制作方法，该方法包括：提供基底，所述基底包括本体层和位于所述本体层表面内的沟槽；在所述沟槽底部和侧壁形成牺牲氧化层；在所述沟槽底部的牺牲氧化层上方形成重掺杂型多晶硅区域，并去除位于所述重掺杂型多晶硅区域上方的沟槽侧壁的牺牲氧化层；在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层，位于所述重掺杂型多晶硅区域的栅介质层的厚度大于所述沟槽侧壁的栅介质层的厚度。利用该方法制作的沟槽场效应器件，所述沟槽底部形成的氧化层的厚度为在沟槽侧壁形成的氧化层厚度2-4倍，从而不仅减小了所述沟槽场效应器件漏极和栅极间的电容，降低了所述沟槽场效应器件的优值，而且工艺简单。

Description

一种沟槽场效应器件及其制作方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种沟槽场效应器件及其制作方法。
背景技术
在很多电源管理应用中，为了提高能量的转换效率，要求其沟槽场效应器件(trench MOSFET)的工作频率要大于1MHz，这就要求沟槽场效应器件(trench MOSFET)具有较低的栅极电荷以及较小的导通电阻，因此，不断降低沟槽场效应器件的优值(即沟槽场效应器件栅极电荷与导通电阻的乘积)已成为人们不断优化沟槽场效应器件所追求的目标。现有技术中，人们通常利用在沟槽底部形成厚氧层的技术来降低沟槽场效应器件的栅极电荷和优值。
在现有技术中，形成沟槽厚氧的方法很多，例如局部热氧化(LOCOS)，高密度等离子淀积(HDP)等，也有文献利用轻掺杂的多晶硅来形成沟槽底部的厚氧层，但是，在实际生产过程中发现，采用上述技术制作出的沟槽场效应器件的优值较高，而且制作工艺较为复杂。
发明内容
为解决上述技术问题，本发明实施例提供了一种沟槽场效应器件及其制作方法，该方法简单、有效，而且进一步降低了所述沟槽场效应器件的优值。
为解决上述问题，本发明实施例提供了如下技术方案：
一种沟槽场效应器件的制作方法，该方法包括：提供基底，所述基底包括本体层和位于所述本体层表面内的沟槽；在所述沟槽底部和侧壁形成牺牲氧化层；在所述沟槽底部的牺牲氧化层上方形成重掺杂型多晶硅区域，并去除位于所述重掺杂型多晶硅区域上方的沟槽侧壁的牺牲氧化层；在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层，位于所述重掺杂型多晶硅区域的栅介质层的厚度大于所述沟槽侧壁的栅介质层的厚度。
优选的，所述沟槽底部重掺杂型多晶硅区域栅介质层的生长速度大于所述沟槽侧壁单晶硅区域栅介质层的生长速度。
优选的，所述重掺杂的多晶硅区域的厚度为
Figure BDA0000135135460000021
优选的，所述重掺杂的多晶硅区域的掺杂类型为N型。
优选的，所述重掺杂的多晶硅区域的掺杂浓度大于1e19cm-3。
优选的，所述在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层具体为：在高压和湿氧的环境下，采用热氧化工艺，在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层。
优选的，所述牺牲氧化层的厚度在
Figure BDA0000135135460000022
的范围内。
优选的，所述本体层包括：半导体衬底；位于所述半导体衬底表上的外延层，所述外延层内具有阱区；位于所述外延层表面上的介质阻挡层。
优选的，所述介质阻挡层的厚度在
Figure BDA0000135135460000023
的范围内。
本发明还提供了一种采用上述方法制作的沟槽场效应器件。
与现有技术相比，上述技术方案具有以下优点：
传统的沟槽功率场效应器件制作方法中，沟槽底部和沟槽侧壁的栅介质层是同时形成的，但是由于应力等因素，使得沟槽底部的栅介质层厚度略低于沟槽侧壁的栅介质层。而本发明实施例所提供的沟槽场效应器件的制作方法，利用重掺杂多晶硅在高温、湿氧环境下比轻掺杂的单晶硅氧化速率快的特点，在沟槽底部淀积一层重掺杂的多晶硅，由于沟槽底部多晶硅的氧化速率远比沟槽侧壁单晶硅的氧化速率快，从而使得在沟槽底部形成的氧化层的厚度为在沟槽侧壁形成的氧化层厚度2-4倍，进而减小了所述沟槽场效应器件漏极和栅极间的电容，降低了所述沟槽场效应器件的优值，而且工艺简单。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-6为本发明实施例所提供的沟槽场效应器件制作方法的剖面图；
图7为传统沟槽场效应器件与本发明实施例所提供的沟槽场效应器件结构掺杂对比模拟示意图；
图8为传统的沟槽场效应器件的结构示意图；
图9为本发明实施例所提供的沟槽场效应器件的结构示意图；
图10为在击穿电压为65V的沟槽场效应器件中，本发明实施例所提供的沟槽场效应器件与传统的沟槽场效应器件的栅极电荷随栅极电压变化的曲线示意图；
图11为在击穿电压为65V的沟槽场效应器件中，本发明实施例所提供的沟槽场效应器件与传统的沟槽场效应器件的优值随栅极电压变化的曲线示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，采用现有技术中沟槽场效应器件的制作方法制作的沟槽场效应器件，优值较高，而且制作工艺较为复杂。发明人研究发现，这是由于轻掺杂的多晶硅的氧化速率虽然比低掺杂的单晶硅快一点，但差别并不大，而且，通常在利用多晶硅氧化在沟槽底部形成厚氧层的同时沟槽侧壁上也会形成相当厚度的氧化层。而若想形成理想厚度的栅介质层，必须先将沟槽侧壁上的氧化层刻蚀掉，再生长栅介质层，但是由于轻掺杂的多晶硅在沟槽底部与沟槽侧壁形成氧化层的速率差别不大，因此，沟槽底部氧化层与沟槽侧壁氧化层的厚度也差别不大，从而导致在刻蚀沟槽侧壁的氧化层的同时沟槽底部氧化层也会被刻蚀掉，最终使得利用轻掺杂的多晶硅在沟槽底部形成厚氧层的方法，并不是十分有效，而且工艺比较复杂。
有鉴于此，本发明提供了一种沟槽场效应器件的制作方法，该方法的流程图如图1-图6所示，包括以下步骤：
步骤1：提供基底，所述基底包括本体层和位于所述本体层表面内的沟槽。
如图1所示，所述本体层包括：半导体衬底101、位于所述半导体衬底表上的外延层102以及位于所述外延层102表面上的介质阻挡层103。其中，所述外延层102内具有阱区104，如图2所示。
需要说明的是，本实施例中的半导体衬底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层102或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。
本实施例中的外延层102可为采用热氧化或CVD等工艺在所述半导体衬底101上一次性形成的N型或P型外延层102，之后可采用热氧化或CVD等工艺，在所述外延层102表面形成一层介质阻挡层103，作为后续离子注入过程的阻挡层。本发明实施例中所述介质阻挡层103的厚度在
Figure BDA0000135135460000051
的范围内，具体厚度可按照器件的具体应用要求确定。本实施例中所述的半导体衬底101可为N+硅衬底，外延层102为N-型外延层，所述介质阻挡层103一般为氧化硅。
以介质阻挡层103为掩膜，采用离子注入或高能离子注入等工艺，在所述外延层102内注入掺杂离子，以形成阱区104，即形成N型阱区或P型阱区。若掺杂类型为N型，掺杂离子可为磷或其他五价元素，若掺杂类型为P型，掺杂离子可为硼或其他三价元素。本发明实施例中以掺杂类型为P型为例，本实施例中可采用高能量离子注入机进行硼元素的注入，经高温退火后形成P-阱区104。
形成P-阱区104之后，在介质阻挡层103上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和介质阻挡层103之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有沟槽图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成沟槽图案，显影之后得到具有沟槽图形的光刻胶层，以具有沟槽图形的光刻胶层为掩膜，采用反应离子刻蚀等工艺，在介质阻挡层103上形成沟槽图形开口，之后采用化学清洗等方法去除光刻胶层和抗反射层。然后以具有沟槽图形开口的介质阻挡层103为掩膜，采用湿法腐蚀或干法刻蚀等方法，去除未被介质阻挡层103覆盖的材料，在所述外延层102层内形成沟槽105。
步骤2：如图4所示，在所述沟槽105底部和侧壁上形成牺牲氧化层106。
形成沟槽105之后，可采用热氧化工艺在所述沟槽105底部和侧壁上生长一层牺牲氧化层，即牺牲氧化层106，本发明实施例中所述牺牲氧化层106的厚度在
Figure BDA0000135135460000052
的范围内，且所述牺牲氧化层106覆盖所述介质阻挡层103的上表面。
步骤3：如图5所示，在所述沟槽105底部的牺牲氧化层106上方形成重掺杂型多晶硅区域107，并去除位于所述重掺杂型多晶硅区域107上方的沟槽105侧壁的牺牲氧化层106。
形成牺牲氧化层106之后，可采用CVD或PECVD(等离子体增强化学气相淀积)等工艺在所述牺牲氧化层106表面淀积一定厚度的原位重掺杂多晶硅，并利用回刻工艺去除所述介质阻挡层103表面以及所述沟槽105侧壁上的原位重掺杂多晶硅和牺牲氧化层，从而在所述沟槽105底部形成重掺杂型多晶硅区域107。
本发明实施例中所述重掺杂型多晶硅区域107的厚度为
Figure BDA0000135135460000061
所述重掺杂的多晶硅区域的掺杂类型为N型，相应的，所述重掺杂的多晶硅区域的掺杂浓度大于1e19cm-3。
步骤4：如图6所示，在具有重掺杂型多晶硅区域107的沟槽105底部和侧壁形成栅介质层，位于所述重掺杂型多晶硅区域的栅介质层108的厚度大于所述沟槽侧壁的栅介质层109的厚度。
在高压和湿氧的环境下，采用热氧化工艺对位于所述沟槽105底部的具有重掺杂型多晶硅区域107进行氧化，同时位于所述沟槽105侧壁的单晶硅也被氧化，在所述沟槽105底部和侧壁同时形成一层栅介质层。但是，由于位于所述沟槽105底部的重掺杂型多晶硅的氧化速度远大于位于所述沟槽105侧壁的轻掺杂的单晶硅，因此，所述沟槽105底部的栅介质层的厚度108远大于所述沟槽105侧壁的栅介质层的厚度109。
参考图7，图7为传统沟槽场效应器件与本发明实施例所提供的沟槽场效应器件结构掺杂对比模拟示意图。从图7可以看出，本发明实施例所提供的沟槽场效应器件，相较于传统的沟槽场效应器件，本发明实施例中所提供的沟槽场效应器件中沟槽底部栅介质层的厚度为沟槽侧壁栅介质层厚度的2-4倍，而相似工艺条件下，传统沟槽场效应器件中沟槽底部栅介质层的厚度与沟槽侧壁栅介质层的厚度基本相同，因此，本发明实施例中所提供的沟槽场效应器件中沟槽底部栅介质层的厚度为相似工艺条件下传统沟槽场效应器件中沟槽底部栅介质层的厚度的2-4倍，从而减小了所述沟槽场效应器件漏极和栅极间的电容，降低了该沟槽场效应器件的优值，而且工艺简单。
本发明实施例还公开了一种采用上述方法制作的沟槽场效应器件，如图8所示，该沟槽场效应器件包括：
本体层，所述本体层包括：半导体衬底101、位于所述半导体衬底101表上的外延层102；
位于所述外延层102内的阱区104和沟槽105，其中，所述沟槽105底部具有重掺杂的多晶硅区域。
除此之外，本发明实施例所提供的沟槽场效应器件还包括经常规沟槽场效应器件工艺形成的：
位于所述沟槽105内的多晶硅栅极110；
位于所述P-型阱区104内的P+电极111以及位于所述P+电极111与所述沟槽105间N+源极112；
位于所述P+电极111表面的金属源极113，且所述金属源极113覆盖部分所述N+源极112以及位于所述金属源极113中间的氧化层114。
结合图8和图9，其中，图8为传统的沟槽场效应器件的结构示意图，图9为本发明实施例所提供的沟槽场效应器件的结构示意图。从图8和图9中可以看出，本发明实施例中所提供的沟槽场效应器件，相较于传统的沟槽场效应器件而言，所述沟槽105底部具有较厚的栅介质层，从而减小了所述沟槽场效应器件栅极和漏极间的电容，进而减小了所述沟槽场效应器件的栅极电荷，降低了所述沟槽场效应器件的优值。
参考图10，图10为在击穿电压为65V的沟槽场效应器件中，本发明实施例所提供的沟槽场效应器件与传统的沟槽场效应器件的栅极电荷随栅极电压变化的曲线示意图。其中，曲线1为本发明实施例中所提供的沟槽场效应器件的栅极电荷随栅极电压变化的曲线；曲线2为传统的沟槽场效应器件的栅极电荷随栅极电压变化的曲线。从图10可以看出，在Vgs＝4.5V下，相较于传统的沟槽场效应器件而言，本发明实施例所提供的沟槽场效应器件的栅极电荷减少了20％。
参考图11，图11为在击穿电压为65V的沟槽场效应器件中，本发明实施例所提供的沟槽场效应器件与传统的沟槽场效应器件的优值随栅极电压变化的曲线示意图。其中，曲线3为传统的沟槽场效应器件的优值(RQg)随栅极电压变化的曲线；曲线4为本发明实施例所提供的沟槽场效应器件的优值(RQg)随栅极电压变化的曲线。从图11可以看出，在Vgs＝4.5V下，相较于传统的沟槽场效应器件而言，本发明实施例所提供的沟槽场效应器件的优值(RQg)降低了13％。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种沟槽场效应器件的制作方法，其特征在于，该方法包括：
提供基底，所述基底包括本体层和位于所述本体层表面内的沟槽；
在所述沟槽底部和侧壁形成牺牲氧化层；
在所述沟槽底部的牺牲氧化层上方形成重掺杂型多晶硅区域，并去除位于所述重掺杂型多晶硅区域上方的沟槽侧壁的牺牲氧化层；
在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层，位于所述重掺杂型多晶硅区域的栅介质层的厚度大于所述沟槽侧壁的栅介质层的厚度。
2.根据权利要求1所述的方法，其特征在于，所述沟槽底部重掺杂型多晶硅区域栅介质层的生长速度大于所述沟槽侧壁单晶硅区域栅介质层的生长速度。
3.根据权利要求1所述的方法，其特征在于，所述重掺杂的多晶硅区域的厚度为
4.根据权利要求1所述的方法，其特征在于，所述重掺杂的多晶硅区域的掺杂类型为N型。
5.根据权利要求1所述的方法，其特征在于，所述重掺杂的多晶硅区域的掺杂浓度大于1e19cm-3。
6.根据权利要求1所述的方法，其特征在于，所述在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层具体为：
在高压和湿氧的环境下，采用热氧化工艺，在具有重掺杂型多晶硅区域的沟槽底部和侧壁形成栅介质层。
7.根据权利要求1所述的方法，其特征在于，所述牺牲氧化层的厚度在
Figure FDA0000135135450000012
的范围内。
8.根据权利要求1所述的方法，其特征在于，所述本体层包括：
半导体衬底；
位于所述半导体衬底表上的外延层，所述外延层内具有阱区；
位于所述外延层表面上的介质阻挡层。
9.根据权利要求7所述的方法，其特征在于，所述介质阻挡层的厚度在的范围内。
10.一种采用权利要求1-9任一项所述方法制作的沟槽场效应器件。
CN201210030159.9A 2012-02-10 2012-02-10 一种沟槽场效应器件及其制作方法 Active CN103247529B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210030159.9A CN103247529B (zh) 2012-02-10 2012-02-10 一种沟槽场效应器件及其制作方法
PCT/CN2012/078793 WO2013117077A1 (zh) 2012-02-10 2012-07-18 一种沟槽场效应器件及其制备方法
US14/376,021 US9601336B2 (en) 2012-02-10 2012-07-18 Trench field-effect device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210030159.9A CN103247529B (zh) 2012-02-10 2012-02-10 一种沟槽场效应器件及其制作方法

Publications (2)

Publication Number Publication Date
CN103247529A true CN103247529A (zh) 2013-08-14
CN103247529B CN103247529B (zh) 2016-08-03

Family

ID=48926958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210030159.9A Active CN103247529B (zh) 2012-02-10 2012-02-10 一种沟槽场效应器件及其制作方法

Country Status (3)

Country Link
US (1) US9601336B2 (zh)
CN (1) CN103247529B (zh)
WO (1) WO2013117077A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762180A (zh) * 2014-01-09 2014-04-30 上海华虹宏力半导体制造有限公司 改善沟槽型mos底部氧化物厚度的方法
CN104810268A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 沟槽型功率器件栅氧化层的制备方法
CN106684129A (zh) * 2017-01-12 2017-05-17 河北昂扬微电子科技有限公司 降低沟槽型igbt栅集电容并提高其击穿电压的方法
CN109585284A (zh) * 2018-11-27 2019-04-05 上海颛芯企业管理咨询合伙企业（有限合伙） 半导体器件及其形成方法
CN112864249A (zh) * 2021-01-11 2021-05-28 江苏东海半导体科技有限公司 低栅漏电荷的沟槽型功率半导体器件及其制备方法
CN113782444A (zh) * 2021-09-13 2021-12-10 济南市半导体元件实验所 一种底部厚氧沟槽mosfet器件的制造方法
CN115513061A (zh) * 2022-11-22 2022-12-23 广东芯粤能半导体有限公司 半导体结构的制备方法及半导体结构
CN116564806A (zh) * 2023-07-06 2023-08-08 捷捷微电(南通)科技有限公司 增加沟槽底部氧化层厚度的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893176B2 (en) 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
JP6623772B2 (ja) * 2016-01-13 2019-12-25 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6583151B2 (ja) * 2016-06-09 2019-10-02 株式会社デンソー 半導体装置の製造方法
US10807135B2 (en) * 2016-12-26 2020-10-20 A.L.M.T. Corp. Shaped diamond die
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
CN114530504B (zh) * 2022-02-14 2023-10-10 南京晟芯半导体有限公司 一种高阈值电压SiC MOSFET器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726586A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅半导体器件的制作方法
CN101211977A (zh) * 2006-12-26 2008-07-02 美格纳半导体有限会社 具有凹陷沟道的晶体管及其制造方法
US20090072306A1 (en) * 2007-09-03 2009-03-19 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4409260A (en) * 1979-08-15 1983-10-11 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
JPH05160407A (ja) * 1991-12-09 1993-06-25 Nippondenso Co Ltd 縦型絶縁ゲート型半導体装置およびその製造方法
US5970352A (en) * 1998-04-23 1999-10-19 Kabushiki Kaisha Toshiba Field effect transistor having elevated source and drain regions and methods for manufacturing the same
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US7009247B2 (en) * 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US6882000B2 (en) * 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
GB0229210D0 (en) * 2002-12-14 2003-01-22 Koninkl Philips Electronics Nv Method of manufacture of a trench semiconductor device
JP4202149B2 (ja) * 2003-01-28 2008-12-24 ローム株式会社 半導体装置およびその製造方法
US7462550B2 (en) 2005-10-24 2008-12-09 Semiconductor Components Industries, L.L.C. Method of forming a trench semiconductor device and structure therefor
CN100474537C (zh) 2006-08-24 2009-04-01 上海华虹Nec电子有限公司 沟槽型mos晶体管的制造方法
US8664713B2 (en) * 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
CN102194694B (zh) 2010-03-05 2012-11-14 世界先进积体电路股份有限公司 沟槽式金属氧化物半导体场效应晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1726586A (zh) * 2002-12-14 2006-01-25 皇家飞利浦电子股份有限公司 沟槽－栅半导体器件的制作方法
CN101211977A (zh) * 2006-12-26 2008-07-02 美格纳半导体有限会社 具有凹陷沟道的晶体管及其制造方法
US20090072306A1 (en) * 2007-09-03 2009-03-19 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762180A (zh) * 2014-01-09 2014-04-30 上海华虹宏力半导体制造有限公司 改善沟槽型mos底部氧化物厚度的方法
CN104810268A (zh) * 2014-01-29 2015-07-29 北大方正集团有限公司 沟槽型功率器件栅氧化层的制备方法
CN106684129A (zh) * 2017-01-12 2017-05-17 河北昂扬微电子科技有限公司 降低沟槽型igbt栅集电容并提高其击穿电压的方法
CN109585284A (zh) * 2018-11-27 2019-04-05 上海颛芯企业管理咨询合伙企业（有限合伙） 半导体器件及其形成方法
CN112864249A (zh) * 2021-01-11 2021-05-28 江苏东海半导体科技有限公司 低栅漏电荷的沟槽型功率半导体器件及其制备方法
CN113782444A (zh) * 2021-09-13 2021-12-10 济南市半导体元件实验所 一种底部厚氧沟槽mosfet器件的制造方法
CN115513061A (zh) * 2022-11-22 2022-12-23 广东芯粤能半导体有限公司 半导体结构的制备方法及半导体结构
CN116564806A (zh) * 2023-07-06 2023-08-08 捷捷微电(南通)科技有限公司 增加沟槽底部氧化层厚度的方法

Also Published As

Publication number Publication date
CN103247529B (zh) 2016-08-03
US20150214061A1 (en) 2015-07-30
WO2013117077A1 (zh) 2013-08-15
US9601336B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
CN103247529A (zh) 一种沟槽场效应器件及其制作方法
CN102263133B (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件及其制造方法
US20120199899A1 (en) Semiconductor device having field plate electrode and method for manufacturing the same
CN103811549A (zh) 横向mosfet
CN102903750B (zh) 一种半导体场效应晶体管结构及其制备方法
CN103189989B (zh) 延长漏极的mos晶体管
CN102903749B (zh) 一种半导体器件结构及其制造方法
CN208767305U (zh) 屏蔽栅极场效应晶体管
CN106024902A (zh) 具有高阻断特性的SiC基穿通型沟槽MOSFET的制作方法
CN103474478A (zh) 一种碳化硅sbd器件
CN103681315A (zh) 埋层的形成方法
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN102737970B (zh) 半导体器件及其栅介质层制造方法
CN106033727B (zh) 场效应晶体管的制作方法
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN104103518A (zh) 半导体功率器件的制作方法
CN105489498A (zh) 超结半导体器件及其制造方法
CN113594252B (zh) 一种超结结构的氧化镓功率晶体管及其制备方法
CN105280493A (zh) 一种沟槽igbt器件的制造方法
CN202205757U (zh) 低栅极电荷低导通电阻深沟槽功率mosfet器件
CN205282480U (zh) 一种具有双缓冲层的fs型igbt器件
CN103426735A (zh) 半导体结构的形成方法及mos晶体管的形成方法
CN105679668A (zh) 一种沟槽igbt器件的制造方法
CN102723361B (zh) 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN102403354A (zh) Coo1MOS器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171129

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.