CN116564806A - 增加沟槽底部氧化层厚度的方法 - Google Patents
增加沟槽底部氧化层厚度的方法 Download PDFInfo
- Publication number
- CN116564806A CN116564806A CN202310821468.6A CN202310821468A CN116564806A CN 116564806 A CN116564806 A CN 116564806A CN 202310821468 A CN202310821468 A CN 202310821468A CN 116564806 A CN116564806 A CN 116564806A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- oxide layer
- polysilicon deposition
- deposition layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 112
- 239000010703 silicon Substances 0.000 claims abstract description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 82
- 229920005591 polysilicon Polymers 0.000 claims abstract description 82
- 230000008021 deposition Effects 0.000 claims abstract description 75
- 230000003647 oxidation Effects 0.000 claims abstract description 28
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 description 56
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明的实施例提供了一种增加沟槽底部氧化层厚度的方法，涉及半导体技术领域。增加沟槽底部氧化层厚度的方法包括：S1：在硅片上刻蚀出硅沟槽；S2：在硅片上以及硅沟槽内生长缓冲氧化层；S3：在缓冲氧化层上生长第一多晶硅淀积层、并掺杂；S4：刻蚀缓冲氧化层上的第一多晶硅淀积层；S5：在第一多晶硅淀积层上生长低温氧化层。增加沟槽底部氧化层厚度的方法利用掺杂多晶硅氧化速度比单晶硅氧化速度快的特性，在硅沟槽的底部保留适量的掺杂多晶硅，再经过氧化后硅沟槽底部形成的低温氧化层会明显比硅沟槽侧壁的低温氧化层厚，可以有效提高硅沟槽底部的低温氧化层的厚度，提高沟槽产品底部氧化层的厚度和质量。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种增加沟槽底部氧化层厚度的方法。
背景技术
现有的沟槽内氧化层制造方法中，多数采用以下两种方法：
1.氧化法。先刻蚀形成硅沟槽，再生长氧化层。该方法的优点在于：步骤简单，成本低，产能大，氧化层质量好；缺点在于：沟槽底部氧化层的厚度薄，硅消耗大，产品有效面积小，产品达到相同击穿电压时需要更厚的氧化层。
2.CVD（全称：Chemical Vapor Deposition，中文名：化学气象沉积）法。先刻蚀形成沟槽，再生长缓冲氧化层，最后采用CVD法淀积氧化层。该方法的优点在于：硅消耗少，可以更有效利用产品面积；缺点在于：产能低，氧化层质量差，沟槽内存在厚度差异。
发明内容
本发明的目的包括提供了一种增加沟槽底部氧化层厚度的方法，其能够提高沟槽产品底部氧化层的厚度和质量。
本发明的实施例可以这样实现：
本发明提供一种增加沟槽底部氧化层厚度的方法，增加沟槽底部氧化层厚度的方法包括：
S1：在硅片上刻蚀出硅沟槽；
S2：在硅片上以及硅沟槽内生长缓冲氧化层；
S3：在缓冲氧化层上生长第一多晶硅淀积层、并掺杂；
S4：刻蚀缓冲氧化层上的第一多晶硅淀积层；
S5：在第一多晶硅淀积层上生长低温氧化层。
在可选的实施方式中，S3包括：
在缓冲氧化层上生长第一多晶硅淀积层、并掺杂，掺杂浓度是3E20~6E20。
在可选的实施方式中，S5包括：
在800℃~950℃湿氧的状态下，在第一多晶硅淀积层上生长低温氧化层比在单晶硅上生长低温氧化层，氧化速率快3倍以上。
在可选的实施方式中，在S5之后，增加沟槽底部氧化层厚度的方法还包括：
S106：在低温氧化层上生长第二多晶硅淀积层；
S107：平坦化第二多晶硅淀积层；
S108：刻蚀硅沟槽内的第二多晶硅淀积层；
S109：对低温氧化层进行腐蚀；
S110：在硅片上以及硅沟槽内生长栅氧化层；
S111：在硅片上以及硅沟槽内生长第三多晶硅淀积层；
S113：平坦化第三多晶硅淀积层。
在可选的实施方式中，S107包括：
将硅片表面的第二多晶硅淀积层去除，保留硅沟槽内的第二多晶硅淀积层。
在可选的实施方式中，S108包括：
根据光刻定义的图形对第二多晶硅淀积层进行刻蚀，将硅沟槽内的第二多晶硅淀积层刻蚀到深度为6000A~8000A。
在可选的实施方式中，S109包括：
对硅沟槽内裸露出的低温氧化层进行湿法腐蚀，漏出硅沟槽侧壁的硅。
在可选的实施方式中，在S5之后，增加沟槽底部氧化层厚度的方法还包括：
S206：在低温氧化层上生长第二多晶硅淀积层；
S207：平坦化第二多晶硅淀积层；
S208：对硅片进行元素注入，形成沟道区域；
S209：对硅片进行元素注入，形成源区。
在可选的实施方式中，S207包括：
将硅片表面的第二多晶硅淀积层去除，保留硅沟槽内的第二多晶硅淀积层。
在可选的实施方式中，S208包括：
对硅片进行硼或磷元素注入，形成MOS管的沟道区域；
S209包括：
对硅片进行磷或硼元素注入，形成MOS管的源区。
本发明实施例提供的增加沟槽底部氧化层厚度的方法的有益效果包括：
利用掺杂多晶硅的氧化速度比单晶硅的氧化速度快的特性，在硅沟槽的底部保留适量的掺杂多晶硅，再经过氧化后硅沟槽底部形成的低温氧化层会明显比硅沟槽侧壁的低温氧化层厚，可以有效提高硅沟槽底部的低温氧化层的厚度，提高沟槽产品底部氧化层的厚度和质量。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明具体实施方式提供的增加沟槽底部氧化层厚度的方法的流程图；
图2~图6为本发明具体实施方式提供的增加沟槽底部氧化层厚度的方法的产品结构示意图；
图7为本发明实施例1提供的增加沟槽底部氧化层厚度的方法的流程图；
图8~图14为本发明实施例1提供的增加沟槽底部氧化层厚度的方法的产品结构示意图；
图15为本发明实施例2提供的增加沟槽底部氧化层厚度的方法的流程图；
图16~图19为本发明实施例2提供的增加沟槽底部氧化层厚度的方法的产品结构示意图。
图标：1-硅片；2-硅沟槽；3-缓冲氧化层；4-第一多晶硅淀积层；5-低温氧化层；6-第二多晶硅淀积层；7-栅氧化层；8-第三多晶硅淀积层；9-沟道区域；10-源区。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
请参考图1，本实施例提供了一种增加沟槽底部氧化层厚度的方法（以下简称：方法），方法包括以下步骤：
S1：在硅片1上刻蚀出硅沟槽2。
具体的，请参阅图2，在硅片1上按照光刻板图形刻蚀出硅沟槽2。
S2：在硅片1上以及硅沟槽2内生长缓冲氧化层3。
具体的，请参阅图3，在硅片1的表面以及硅沟槽2的内壁上生长缓冲氧化层3，缓冲氧化层3作为氧化层场板。
S3：在缓冲氧化层3上生长第一多晶硅淀积层4、并掺杂。
具体的，请参阅图4，在缓冲氧化层3上生长第一多晶硅淀积层4、并掺杂，掺杂浓度可以是3E20~6E20。
S4：刻蚀缓冲氧化层3上的第一多晶硅淀积层4。
具体的，请参阅图5，将缓冲氧化层3上（也就是硅片1上以及硅沟槽2内）多余的第一多晶硅淀积层4刻蚀去除。
S5：在第一多晶硅淀积层4上生长低温氧化层5。
具体的，请参阅图6，在低温（800℃~950℃）湿氧的状态下，在第一多晶硅淀积层4上生长低温氧化层5比在单晶硅上生长低温氧化层5，氧化速率快3倍以上。
本实施例提供的增加沟槽底部氧化层厚度的方法的有益效果包括：
1.通过生长、刻蚀第一多晶硅淀积层4，再生长低温氧化层5，其中，第一多晶硅淀积层4形成快，氧化速率快，工艺过程简单、高效，可以提高产能；
2.第一多晶硅淀积层4的氧化速率较单晶硅快很多，可以使在硅沟槽2底部形成的低温氧化层5明显比硅沟槽2侧壁的低温氧化层5厚，可以降低整体氧化厚度，减少硅的损失，在提供优质氧化层的基础上在硅沟槽2底部获得更厚的氧化层，产品有效面积大，耐压高；
3.本方法不需要SACVD（中文名：次常压化学气相沉积）设备这种高价值、低产出的特种设备，降低了产品生产难度。
实施例1
请参考图7，本实施例提供了一种增加沟槽底部氧化层厚度的方法，方法包括以下步骤：
S101：在硅片1上刻蚀出硅沟槽2。
S102：在硅片1上以及硅沟槽2内生长缓冲氧化层3。
S103：在缓冲氧化层3上生长第一多晶硅淀积层4、并掺杂。
S104：刻蚀缓冲氧化层3上的第一多晶硅淀积层4。
S105：在第一多晶硅淀积层4上生长低温氧化层5。
以上S101至S105与S1至S1相同，这里不再赘述。
S106：在低温氧化层5上生长第二多晶硅淀积层6。
具体的，请参阅图8，在硅片1上以及硅沟槽2内的低温氧化层5上生长第二多晶硅淀积层6。
S107：平坦化第二多晶硅淀积层6。
具体的，请参阅图9，将硅片1表面的第二多晶硅淀积层6去除，保留硅沟槽2内的第二多晶硅淀积层6。
S108：刻蚀硅沟槽2内的第二多晶硅淀积层6。
具体的，请参阅图10，根据光刻定义的图形对第二多晶硅淀积层6进行刻蚀，将硅沟槽2内的第二多晶硅淀积层6刻蚀到需要的深度，深度可以为6000A~8000A。
S109：对低温氧化层5进行腐蚀。
具体的，请参阅图11，将第二多晶硅淀积层6刻蚀后，对硅沟槽2内裸露出的低温氧化层5进行湿法腐蚀，漏出硅沟槽2侧壁的硅。
S110：在硅片1上以及硅沟槽2内生长栅氧化层7。
具体的，请参阅图12，在硅片1的表面以及硅沟槽2内生长一层200A~1500A的氧化层用于MOS（全称：Metal-Oxide-Semiconductor）管（中文名：金氧半场效晶体管）的栅氧化层7。
S111：在硅片1上以及硅沟槽2内生长第三多晶硅淀积层8。
具体的，请参阅图13，在硅片1的表面以及硅沟槽2内生长第三多晶硅淀积层8，覆盖栅氧化层7，形成MOS管的门极。
S112：平坦化第三多晶硅淀积层8。
具体的，请参阅图14，将硅片1表面的第三多晶硅淀积层8去除，保留硅沟槽2内的第三多晶硅淀积层8。
实施例2
请参考图15，本实施例提供了一种增加沟槽底部氧化层厚度的方法（以下简称：方法），方法包括以下步骤：
S201：在硅片1上刻蚀出硅沟槽2。
S202：在硅片1上以及硅沟槽2内生长缓冲氧化层3。
S203：在缓冲氧化层3上生长第一多晶硅淀积层4、并掺杂。
S204：刻蚀缓冲氧化层3上的第一多晶硅淀积层4。
S205：在第一多晶硅淀积层4上生长低温氧化层5。
以上S201至S205与S1至S1相同，这里不再赘述。
S206：在低温氧化层5上生长第二多晶硅淀积层6。
具体的，请参阅图16，在硅片1上以及硅沟槽2内的低温氧化层5上生长第二多晶硅淀积层6。
S207：平坦化第二多晶硅淀积层6。
具体的，请参阅图17，将硅片1表面的第二多晶硅淀积层6去除，保留硅沟槽2内的第二多晶硅淀积层6。
S208：对硅片1进行元素注入，形成沟道区域9。
具体的，请参阅图18，对硅片1进行硼或磷元素注入，形成MOS管的沟道区域9。
S209：对硅片1进行元素注入，形成源区10。
具体的，请参阅图19，对硅片1进行磷或硼元素注入，形成MOS管的源区10。
实施例1和实施例2提供的增加沟槽底部氧化层厚度的方法的有益效果包括：
利用掺杂多晶硅的氧化速度比单晶硅的氧化速度快的特性，在硅沟槽2的底部保留适量的掺杂多晶硅，再经过氧化后硅沟槽2底部形成的低温氧化层5会明显比硅沟槽2侧壁的低温氧化层5厚，可以有效提高硅沟槽2底部的低温氧化层5的厚度，提高沟槽产品底部氧化层的厚度和质量。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种增加沟槽底部氧化层厚度的方法，其特征在于，所述增加沟槽底部氧化层厚度的方法包括：
S1：在硅片（1）上刻蚀出硅沟槽（2）；
S2：在所述硅片（1）上以及所述硅沟槽（2）内生长缓冲氧化层（3）；
S3：在所述缓冲氧化层（3）上生长第一多晶硅淀积层（4）、并掺杂；
S4：刻蚀所述缓冲氧化层（3）上的所述第一多晶硅淀积层（4）；
S5：在所述第一多晶硅淀积层（4）上生长低温氧化层（5）。
2.根据权利要求1所述的增加沟槽底部氧化层厚度的方法，其特征在于，S3包括：
在所述缓冲氧化层（3）上生长所述第一多晶硅淀积层（4）、并掺杂，掺杂浓度是3E20~6E20。
3.根据权利要求1所述的增加沟槽底部氧化层厚度的方法，其特征在于，S5包括：
在800℃~950℃湿氧的状态下，在所述第一多晶硅淀积层（4）上生长所述低温氧化层（5）比在单晶硅上生长低温氧化层（5），氧化速率快3倍以上。
4.根据权利要求1所述的增加沟槽底部氧化层厚度的方法，其特征在于，在S5之后，所述增加沟槽底部氧化层厚度的方法还包括：
S106：在所述低温氧化层（5）上生长第二多晶硅淀积层（6）；
S107：平坦化所述第二多晶硅淀积层（6）；
S108：刻蚀所述硅沟槽（2）内的所述第二多晶硅淀积层（6）；
S109：对所述低温氧化层（5）进行腐蚀；
S110：在所述硅片（1）上以及所述硅沟槽（2）内生长栅氧化层（7）；
S111：在所述硅片（1）上以及所述硅沟槽（2）内生长第三多晶硅淀积层（8）；
S113：平坦化所述第三多晶硅淀积层（8）。
5.根据权利要求4所述的增加沟槽底部氧化层厚度的方法，其特征在于，S107包括：
将所述硅片（1）表面的所述第二多晶硅淀积层（6）去除，保留所述硅沟槽（2）内的所述第二多晶硅淀积层（6）。
6.根据权利要求4所述的增加沟槽底部氧化层厚度的方法，其特征在于，S108包括：
根据光刻定义的图形对所述第二多晶硅淀积层（6）进行刻蚀，将所述硅沟槽（2）内的所述第二多晶硅淀积层（6）刻蚀到深度为6000A~8000A。
7.根据权利要求4所述的增加沟槽底部氧化层厚度的方法，其特征在于，S109包括：
对所述硅沟槽（2）内裸露出的所述低温氧化层（5）进行湿法腐蚀，漏出所述硅沟槽（2）侧壁的硅。
8.根据权利要求1所述的增加沟槽底部氧化层厚度的方法，其特征在于，在S5之后，所述增加沟槽底部氧化层厚度的方法还包括：
S206：在所述低温氧化层（5）上生长第二多晶硅淀积层（6）；
S207：平坦化所述第二多晶硅淀积层（6）；
S208：对所述硅片（1）进行元素注入，形成沟道区域（9）；
S209：对所述硅片（1）进行元素注入，形成源区（10）。
9.根据权利要求8所述的增加沟槽底部氧化层厚度的方法，其特征在于，S207包括：
将所述硅片（1）表面的所述第二多晶硅淀积层（6）去除，保留所述硅沟槽（2）内的所述第二多晶硅淀积层（6）。
10.根据权利要求8所述的增加沟槽底部氧化层厚度的方法，其特征在于，S208包括：
对所述硅片（1）进行硼或磷元素注入，形成MOS管的所述沟道区域（9）；
S209包括：
对所述硅片（1）进行磷或硼元素注入，形成MOS管的所述源区（10）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310821468.6A CN116564806A (zh) | 2023-07-06 | 2023-07-06 | 增加沟槽底部氧化层厚度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310821468.6A CN116564806A (zh) | 2023-07-06 | 2023-07-06 | 增加沟槽底部氧化层厚度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116564806A true CN116564806A (zh) | 2023-08-08 |
Family
ID=87502181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310821468.6A Pending CN116564806A (zh) | 2023-07-06 | 2023-07-06 | 增加沟槽底部氧化层厚度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564806A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| CN106684129A (zh) * | 2017-01-12 | 2017-05-17 | 河北昂扬微电子科技有限公司 | 降低沟槽型igbt栅集电容并提高其击穿电压的方法 |
| CN113782444A (zh) * | 2021-09-13 | 2021-12-10 | 济南市半导体元件实验所 | 一种底部厚氧沟槽mosfet器件的制造方法 |
-
2023
- 2023-07-06 CN CN202310821468.6A patent/CN116564806A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103247529A (zh) * | 2012-02-10 | 2013-08-14 | 无锡华润上华半导体有限公司 | 一种沟槽场效应器件及其制作方法 |
| CN106684129A (zh) * | 2017-01-12 | 2017-05-17 | 河北昂扬微电子科技有限公司 | 降低沟槽型igbt栅集电容并提高其击穿电压的方法 |
| CN113782444A (zh) * | 2021-09-13 | 2021-12-10 | 济南市半导体元件实验所 | 一种底部厚氧沟槽mosfet器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067800B2 (en) | Super-junction trench MOSFET with resurf step oxide and the method to make the same | |
| CN102656696B (zh) | 具有弧形栅极氧化物轮廓的分栅式半导体装置 | |
| CN104517852B (zh) | 横向漏极金属氧化物半导体元件及其制造方法 | |
| US11088253B2 (en) | Gate structure of semiconductor device and manufacturing method therefor | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| TW476136B (en) | Method of forming a trench DMOS having reduced threshold voltage | |
| US9099321B2 (en) | Method for fabricating power semiconductor device | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| US20110006304A1 (en) | Semiconductor device with alternately arranged p-type and n-type thin semiconductor layers and method for manufacturing the same | |
| US4992838A (en) | Vertical MOS transistor with threshold voltage adjustment | |
| US20220293786A1 (en) | An improved shielded gate trench mosfet with low on-resistance | |
| WO1985002494A1 (en) | Silicon gigabits per second metal-oxide-semiconductor device processing | |
| US10818495B2 (en) | Semiconductor devices and methods of making the same | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| US8835264B1 (en) | Method for fabricating power semiconductor device | |
| CN104900697B (zh) | 半导体装置及其制作方法 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| US8828822B2 (en) | Method for fabricating semiconductor device with reduced Miller capacitance | |
| CN109216256B (zh) | 沟槽隔离结构及其制造方法 | |
| CN116564806A (zh) | 增加沟槽底部氧化层厚度的方法 | |
| TWI460823B (zh) | 製造溝槽式金屬氧化物半導體場效電晶體的方法 | |
| US20130203229A1 (en) | Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device | |
| US20110084332A1 (en) | Trench termination structure | |
| CN114156183A (zh) | 分离栅功率mos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230808 |