CN100474537C - 沟槽型mos晶体管的制造方法 - Google Patents

沟槽型mos晶体管的制造方法 Download PDF

Info

Publication number
CN100474537C
CN100474537C CNB2006100303480A CN200610030348A CN100474537C CN 100474537 C CN100474537 C CN 100474537C CN B2006100303480 A CNB2006100303480 A CN B2006100303480A CN 200610030348 A CN200610030348 A CN 200610030348A CN 100474537 C CN100474537 C CN 100474537C
Authority
CN
China
Prior art keywords
film
mos transistor
groove
type mos
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100303480A
Other languages
English (en)
Other versions
CN101131933A (zh
Inventor
张朝阳
姜宁
李建文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2006100303480A priority Critical patent/CN100474537C/zh
Publication of CN101131933A publication Critical patent/CN101131933A/zh
Application granted granted Critical
Publication of CN100474537C publication Critical patent/CN100474537C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种沟槽型MOS晶体管的制造方法，旨在降低栅极和漏极间的电容，提高晶体管的开关速率。该方法包括以下步骤：通过干法刻蚀形成沟槽；在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜；在所述沟槽的底部和侧壁的位置，再进行一层栅极氧化膜的生长；在沟槽内进行栅极多晶硅的生长及回刻。

Description

沟槽型MOS晶体管的制造方法
技术领域
本发明涉及一种半导体器件的制造方法，尤其涉及一种能够降低底部电容的沟槽型MOS晶体管的制造方法。
背景技术
在功率器件中，开关特性逐渐成为一个衡量这些器件性能的主要参数，而要提高其开关特性则必须降低其整体的电容。目前，沟槽型MOS晶体管的制造方法一般如下：(1)通过干法刻蚀形成沟槽；(2)通过扩散炉进行牺牲氧化膜的生长；(3)去除牺牲氧化膜；(4)进行栅氧化膜的生长；(5)进行栅极多晶硅的生长；(6)将栅极多晶硅回刻到硅平面以下；(7)基体区和源区光刻注入；(8)层间膜生长和接触孔形成；(9)正面金属溅射和刻蚀；(10)背面减薄和背面金属化。
如图1和图2所示，通过上述方法制造而成的沟槽型MOS晶体管，由于其栅氧化膜在沟槽底部的厚度比在侧壁薄，因此导致了栅极和漏极之间比较大的电容。但是如果通过提高氧化膜厚度的方法来降低电容，很容易导致侧壁的氧化膜也同时变厚，而这会导致开启电压和导通电阻增大，从而使晶体管的整体功耗上升。因此希望有一种方法，能够单独增加沟槽底部氧化膜的厚度而不提高该沟槽侧壁氧化膜的厚度，从而能够减小栅极和漏极之间的电容，而又不会影响晶体管的如功耗等其它特性。
发明内容
本发明要解决的技术问题是提供一种沟槽型MOS晶体管的制造方法，可降低沟槽型MOS晶体管栅极和漏极间的电容，提高其开关速率，而又不会影响到该晶体管的功耗等其他特性。
为解决上述技术问题，本发明是通过以下技术方案实现的，即包括以下步骤：
(1)通过干法刻蚀形成沟槽；
(2)在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；
(3)在所述沟槽的底部和侧壁的位置上再进行一层栅极氧化膜的生长；
(4)在沟槽内进行栅极多晶硅的生长及回刻；
在步骤(2)和步骤(3)之间还包括以下步骤：
在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；
使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜。
本发明由于采用了上述技术方案，具有如下有益效果，即通过在沟槽底部加长一层薄膜，提高了底部栅极和漏极之间介质的厚度，从而降低了栅极和漏极间的电容，提高了晶体管的开关速率。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是根据现有方法制造的沟槽型MOS晶体管的剖面图；
图2是根据现有方法制造的沟槽型MOS晶体管中沟槽的局部放大剖面图；
图3是根据本发明所述方法制造的沟槽型MOS晶体管的剖面图；
图4是根据本发明所述方法制造的沟槽型MOS晶体管中沟槽的局部放大剖面图。
具体实施方式
本发明所述的方法包括以下步骤：
(1)通过干法刻蚀形成沟槽；
(2)在该沟槽的底部和侧壁上，进行一层牺牲氧化膜的生长，该牺牲氧化膜的厚度大约为300-500埃；
(3)在所述沟槽的底部和侧壁的位置，即步骤(2)所生长的牺牲氧化膜的上面，使用高密度等离子沉积技术(HDP)，再生长一层厚度为1000-3000埃的高密度等离子体氧化膜；
(4)使用药液，如氢氟酸，去除生长在所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜；
(5)在所述沟槽的侧壁及底部的位置，再进行一层栅极氧化膜的生长；
(6)在沟槽内进行栅极多晶硅的生长以及回刻；
下面按照常规的方法，再执行以下步骤，以完成整个沟槽型MOS晶体管的制造，这里简单描述如下：
(7)基体区和源区光刻注入；
(8)层间膜生长和接触孔形成；
(9)正面金属溅射和刻蚀；
(10)背面减薄和背面金属化。
图3和图4分别是根据本发明所述方法制造的沟槽型MOS晶体管的剖面图和该沟槽型MOS晶体管中沟槽的局部放大剖面图，将其与图1和图2相比较，可看出使用本方法制造的晶体管中的沟槽底部氧化膜的厚度明显大于该沟槽侧壁氧化膜的厚度，而沟槽侧壁氧化膜的厚度却没有多大变化，因此，对于本领域中的一般技术人员而言，显然使用该方法制造的MOS型晶体管能够减小栅极和漏极之间的电容，从而提高了开关特性，而且不会影响功耗。

Claims (4)

1、一种沟槽型MOS晶体管的制造方法，包括以下步骤：
(1)通过干法刻蚀形成沟槽；
(2)在所述沟槽的底部和侧壁上进行一层牺牲氧化膜的生长；
(3)在所述沟槽的底部和侧壁的位置再进行一层栅极氧化膜的生长；
(4)在沟槽内进行栅极多晶硅的生长及回刻；
其特征在于，在所述步骤(2)和步骤(3)之间还包括以下步骤：
在所述沟槽的底部和侧壁的位置，使用高密度等离子沉积技术，再生长一层高密度等离子体氧化膜；
使用药液去除所述沟槽侧壁上的氧化膜，该被去除的氧化膜包括牺牲氧化膜和高密度等离子体氧化膜。
2、根据权利要求1所述的沟槽型MOS晶体管的制造方法，其特征在于，在所述步骤(2)中生长的牺牲氧化膜的厚度为300-500埃。
3、根据权利要求1所述的沟槽型MOS晶体管的制造方法，其特征在于，所生长的高密度等离子体氧化膜的厚度为1000-3000埃。
4、根据权利要求1所述的沟槽型MOS晶体管的制造方法，其特征在于，所述药液为氟化氢溶液。
CNB2006100303480A 2006-08-24 2006-08-24 沟槽型mos晶体管的制造方法 Active CN100474537C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100303480A CN100474537C (zh) 2006-08-24 2006-08-24 沟槽型mos晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100303480A CN100474537C (zh) 2006-08-24 2006-08-24 沟槽型mos晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN101131933A CN101131933A (zh) 2008-02-27
CN100474537C true CN100474537C (zh) 2009-04-01

Family

ID=39129132

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100303480A Active CN100474537C (zh) 2006-08-24 2006-08-24 沟槽型mos晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN100474537C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859698B (zh) * 2009-04-09 2012-03-14 上海先进半导体制造股份有限公司 槽刻蚀及多晶硅注入工艺
CN101567320B (zh) * 2009-06-04 2012-06-20 上海宏力半导体制造有限公司 功率mos晶体管的制造方法
CN102054867B (zh) * 2009-11-05 2013-10-23 上海华虹Nec电子有限公司 提高功率mos晶体管工作频率的结构及方法
CN102468128B (zh) * 2010-11-09 2013-09-11 上海华虹Nec电子有限公司 深沟槽多晶硅形成方法
CN102610522A (zh) * 2011-01-19 2012-07-25 上海华虹Nec电子有限公司 双层栅沟槽mos结构中形成底部氧化层的方法
CN103247529B (zh) 2012-02-10 2016-08-03 无锡华润上华半导体有限公司 一种沟槽场效应器件及其制作方法

Also Published As

Publication number Publication date
CN101131933A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
CN102290343B (zh) 一种用于功率器件的沟槽栅制造方法
CN100474537C (zh) 沟槽型mos晶体管的制造方法
CN105870022B (zh) 屏蔽栅沟槽mosfet的制造方法
CN100552902C (zh) 沟槽型双层栅功率mos结构实现方法
CN108649072B (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN108231913A (zh) 一种沟槽肖特基二极管的结构及其制造方法
CN102074478B (zh) 一种沟槽式mos的制造工艺方法
CN104282543A (zh) 应用于沟槽型mos器件的沟槽栅及其制备方法
CN103855161A (zh) 一种sonos闪存存储器及其制造方法
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN102184868B (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN103855017A (zh) 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法
CN102184853B (zh) 肖特基二级管的制作方法
CN106057675A (zh) 屏蔽栅沟槽mosfet的制造方法
CN102005373B (zh) 栅极及功率场效应管的制造方法
CN112864019A (zh) 半导体功率器件的制造方法及半导体功率器件
KR20110018510A (ko) 반도체 소자 및 그 제조 방법
CN104241133A (zh) 带有沟槽式源极结构的功率mos场效应管制造方法
CN104347374A (zh) 半导体器件制造方法
CN103632950A (zh) 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法
CN100388445C (zh) 小线宽沟槽型结构大功率mos管制造方法
CN207753018U (zh) 一种沟槽肖特基二极管的结构
CN103377898B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法
CN101740386B (zh) 闪存存储器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.