CN102074478B - 一种沟槽式mos的制造工艺方法 - Google Patents

一种沟槽式mos的制造工艺方法 Download PDF

Info

Publication number
CN102074478B
CN102074478B CN200910201854A CN200910201854A CN102074478B CN 102074478 B CN102074478 B CN 102074478B CN 200910201854 A CN200910201854 A CN 200910201854A CN 200910201854 A CN200910201854 A CN 200910201854A CN 102074478 B CN102074478 B CN 102074478B
Authority
CN
China
Prior art keywords
hard mask
etching
oxide layer
mask layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910201854A
Other languages
English (en)
Other versions
CN102074478A (zh
Inventor
陈华伦
熊涛
陈瑜
陈雄斌
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200910201854A priority Critical patent/CN102074478B/zh
Publication of CN102074478A publication Critical patent/CN102074478A/zh
Application granted granted Critical
Publication of CN102074478B publication Critical patent/CN102074478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种沟槽式MOS的制造工艺方法，包括步骤：(1)完成传统沟槽式MOS工艺的P型体注入及推阱之后，依次生长衬垫氧化层和氮化硅作为硬掩模层；(2)光刻、刻蚀该硬掩模层定义沟槽及N型源极离子注入区域；(3)化学气相淀积TEOS氧化层；(4)TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；(5)沟槽刻蚀；(6)湿法刻蚀去除侧墙；(7)热氧生长栅极氧化层、栅极多晶硅填充沟槽及栅极氧化层回刻蚀；(8)利用硬掩模层自对准进行N型源极离子注入；(9)湿法刻蚀去除硬掩模层及N型源极离子注入区域上的栅极氧化层；(10)后续工艺同传统工艺一致。本发明不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。

Description

一种沟槽式MOS的制造工艺方法
技术领域
本发明属于半导体集成电路制造领域，尤其涉及一种沟槽式(Trench)MOS(金属氧化物半导体)的制造工艺方法。
背景技术
传统的沟槽式(Trench)MOS(金属氧化物半导体)的制造工艺方法，主要包括如下步骤：
(1)完成传统Trench MOS工艺流程的N型硅衬底(N+sub)上生长N型外延层(N-EPI)，再进行P-Body implant(P型体注入)及推阱之后热氧生长一层oxide(氧化层)形成Hard mask(硬掩模层)，如图1A所示。
(2)光刻、刻蚀该硬掩模层定义出将要形成Trench(沟槽)的区域，如图1B所示。
(3)进行Trench刻蚀，刻蚀至部分N型外延层，如图1C所示。
(4)湿法(HF混合溶液)去除硬掩模层(氧化层)，如图1D所示。
(5)热氧生长栅极氧化层、栅极多晶硅填充沟槽，如图1E所示。
(6)栅极多晶硅回刻蚀，如图1F所示。
(7)N型源极光刻以及离子注入，如图1G所示。
(8)去除光刻胶，如图1H所示。
以上传统工艺在步骤(2)、(7)一共需要两张掩模版并光刻两次才能基本完成Trench MOS的前段工艺，成本较高。
发明内容
本发明要解决的技术问题是提供一种沟槽式MOS的制造工艺方法，该方法不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。
为解决上述技术问题，本发明提供一种沟槽式MOS的制造工艺方法，包括如下步骤：
(1)完成传统沟槽式MOS工艺流程的N型硅衬底上生长N型外延层，再进行P型体注入及推阱之后，热氧生长一层衬垫氧化层和采用低压化学气相淀积工艺在衬垫氧化层上淀积一层氮化硅，衬垫氧化层和氮化硅形成硬掩模层；
(2)光刻、刻蚀该硬掩模层定义出将要形成沟槽以及需要进行N型源极离子注入的区域；
(3)化学气相沉积一层TEOS氧化层；
(4)进行TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；
(5)进行沟槽刻蚀；
(6)利用湿法刻蚀将硬掩模层侧壁的侧墙去除干净；
(7)在沟槽及需要进行N型源极离子注入的区域热氧生长栅极氧化层、栅极多晶硅填充沟槽以及栅极氧化层回刻蚀；
(8)利用硬掩模层自对准进行N型源极离子注入；
(9)利用湿法刻蚀去除硬掩模层及位于N型源极离子注入区域上面的部分栅极氧化层；
(10)后续工艺包括依次进行介质层淀积、接触孔或通孔刻蚀和金属淀积及刻蚀，同传统工艺一致。
和现有技术相比，本发明具有以下有益效果：本发明在传统的工艺流程栅极多晶硅回刻之后利用自对准工艺形成N型源极，不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。
附图说明
图1是传统方法的工艺流程图；
图2是本发明方法的工艺流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图2所示，本发明一种沟槽式MOS的制造工艺方法，具体包括如下步骤：
(1)完成传统Trench MOS工艺流程的N型硅衬底(N+sub)上生长N型外延层(N-EPI)，再进行P-Body implant(P型体注入)及推阱之后，热氧生长一层Pad oxide(衬垫氧化层)和采用LPCVD(低压化学气相淀积)工艺在衬垫氧化层上淀积一层氮化硅，该衬垫氧化层和氮化硅形成Hardmask(硬掩模层)，如图2A所示。硬掩模层由传统的单纯的氧化层改成衬垫氧化层(厚度约为200-800埃)和氮化硅(厚度约为1500-6000埃)的混合结构。
(2)光刻、刻蚀该硬掩模层(Pad oxide和氮化硅)定义出将要形成Trench以及需要进行N型源极离子注入的区域。在版图设计上，该硬掩模层定义的区域应该比传统定义的区域(形成沟槽的区域)两边各略大0.4-0.8um(微米)，用以后续形成N型源极离子注入的区域，如图2B所示。
(3)CVD(化学气相淀积)沉积一层TEOS(四乙基正硅酸盐)氧化层，厚度约为4000-8000埃，如图2C所示。
(4)进行TEOS氧化层回刻蚀(各向异性刻蚀)，在硬掩模层侧壁形成厚度约为3000-7000埃的侧墙(Spacer)，利用该侧墙进行后续的N型源极自对准工艺，如图2D所示。
(5)进行Trench刻蚀，刻蚀至部分N型外延层(N-EPI)，其深度由器件需要决定(如0.5-3微米)，如图2E所示。
(6)利用湿法刻蚀将硬掩模层侧壁的侧墙去除干净，如图2F所示。
(7)热氧生长栅极氧化层(在沟槽及需要进行N型源极离子注入的区域生长栅极氧化层)、栅极多晶硅填充沟槽以及栅极多晶硅回刻蚀(刻蚀至P-Body与Pad oxide界面处)，如图2G所示。
(8)利用硬掩模层自对准工艺进行N型源极离子注入，形成N型源极，如图2H所示。
(9)利用湿法刻蚀去除硬掩模层及位于N型源极离子注入区域上面的部分栅极氧化层，如图2I所示。
(10)后续工艺包括依次进行介质层淀积、接触孔或通孔刻蚀和金属淀积及刻蚀，后续工艺同传统工艺一致。
由以上可以看到，整个新的工艺流程中，只有步骤(2)需要掩模版进行一次光刻、刻蚀(在版图设计上，将Trench所开的区域两边各增加0.4-0.8um)；但是由于本发明利用自对准工艺形成N型源极，不需要源极掩模版以及相应的光刻步骤，相比传统工艺简化了工艺流程，节省了成本。

Claims (6)

1.一种沟槽式MOS的制造工艺方法，其特征在于，包括如下步骤：
(1)完成传统沟槽式MOS工艺流程的N型硅衬底上生长N型外延层，再进行P型体注入及推阱之后，热氧生长一层衬垫氧化层和采用低压化学气相淀积工艺在衬垫氧化层上淀积一层氮化硅，衬垫氧化层和氮化硅形成硬掩模层；
(2)光刻、刻蚀该硬掩模层定义出将要形成沟槽以及需要进行N型源极离子注入的区域；所述硬掩模层定义的区域比传统定义的区域两边各大0.4-0.8um，用以后续形成N型源极离子注入的区域；
(3)化学气相沉积一层TEOS氧化层；
(4)进行TEOS氧化层回刻蚀，在硬掩模层侧壁形成侧墙；
(5)进行沟槽刻蚀；
(6)利用湿法刻蚀将硬掩模层侧壁的侧墙去除干净；
(7)在沟槽及需要进行N型源极离子注入的区域热氧生长栅极氧化层、栅极多晶硅填充沟槽以及栅极氧化层回刻蚀；
(8)利用硬掩模层自对准进行N型源极离子注入；
(9)利用湿法刻蚀去除硬掩模层及位于N型源极离子注入区域上面的部分栅极氧化层；
(10)后续工艺包括依次进行介质层淀积、接触孔或通孔刻蚀和金属淀积及刻蚀。
2.如权利要求1所述的沟槽式MOS的制造工艺方法，其特征在于，步骤(1)中，所述衬垫氧化层的厚度为200-800埃，所述氮化硅的厚度为1500-6000埃。
3.如权利要求1所述的沟槽式MOS的制造工艺方法，其特征在于，步骤(3)中，所述TEOS氧化层的厚度为4000-8000埃。
4.如权利要求1所述的沟槽式MOS的制造工艺方法，其特征在于，步骤(4)中，所述侧墙的厚度为3000-7000埃。
5.如权利要求1所述的沟槽式MOS的制造工艺方法，其特征在于，步骤(4)采用各向异性刻蚀TEOS氧化层在硬掩模层侧壁形成侧墙。
6.如权利要求1所述的沟槽式MOS的制造工艺方法，其特征在于，步骤(5)所述沟槽的深度为0.5-3微米。
CN200910201854A 2009-11-24 2009-11-24 一种沟槽式mos的制造工艺方法 Active CN102074478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910201854A CN102074478B (zh) 2009-11-24 2009-11-24 一种沟槽式mos的制造工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910201854A CN102074478B (zh) 2009-11-24 2009-11-24 一种沟槽式mos的制造工艺方法

Publications (2)

Publication Number Publication Date
CN102074478A CN102074478A (zh) 2011-05-25
CN102074478B true CN102074478B (zh) 2012-10-03

Family

ID=44032974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910201854A Active CN102074478B (zh) 2009-11-24 2009-11-24 一种沟槽式mos的制造工艺方法

Country Status (1)

Country Link
CN (1) CN102074478B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738008A (zh) * 2012-07-04 2012-10-17 上海宏力半导体制造有限公司 沟槽场效应晶体管的制作方法
CN105226002B (zh) * 2014-07-04 2019-05-21 北大方正集团有限公司 自对准沟槽型功率器件及其制造方法
CN111192829B (zh) * 2019-05-31 2022-07-19 深圳方正微电子有限公司 沟槽型vdmos器件及其制造方法
CN110581071B (zh) * 2019-08-20 2022-07-19 深圳市锐骏半导体股份有限公司 一种降低沟槽型dmos生产成本的方法
CN110752149A (zh) * 2019-09-18 2020-02-04 珠海格力电器股份有限公司 一种功率器件加工方法
CN113013234A (zh) * 2021-03-08 2021-06-22 电子科技大学 一种源区自对准垂直沟道mos集成电路单元及其实现方法
CN114823861B (zh) * 2022-04-12 2023-04-28 电子科技大学 一种漏区自对准垂直沟道mos集成电路单元结构及其实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910757A (zh) * 2002-03-11 2007-02-07 通用半导体公司 具有改进沟槽结构的沟槽dmos晶体管
CN101393857A (zh) * 2008-08-08 2009-03-25 成都方舟微电子有限公司 在超高密度沟槽型功率器件设计中实现分阱结构的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910757A (zh) * 2002-03-11 2007-02-07 通用半导体公司 具有改进沟槽结构的沟槽dmos晶体管
CN101393857A (zh) * 2008-08-08 2009-03-25 成都方舟微电子有限公司 在超高密度沟槽型功率器件设计中实现分阱结构的方法

Also Published As

Publication number Publication date
CN102074478A (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
CN102074478B (zh) 一种沟槽式mos的制造工艺方法
CN102683390B (zh) 屏蔽栅极mosfet器件中的多晶硅层间电介质
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
CN102270660B (zh) 沟槽型金属氧化物半导体场效应晶体管形成方法
CN105914234A (zh) 分离栅功率mos管结构及制作方法
CN103545364B (zh) 自对准接触孔的小尺寸mosfet结构及制作方法
CN104681448B (zh) 肖特基晶体管的结构及制造方法
TW201511182A (zh) 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
US20110057259A1 (en) Method for forming a thick bottom oxide (tbo) in a trench mosfet
CN103151269B (zh) 制备源漏准soi多栅结构器件的方法
CN103681454B (zh) 半导体器件的隔离
CN105489500A (zh) 超结vdmos的制备方法及其超结vdmos器件
TWI564942B (zh) 埋層的形成方法
CN103050405B (zh) 一种dmos器件及其制作方法
CN109545855B (zh) 一种碳化硅双沟槽mosfet器件有源区的制备方法
CN113921607A (zh) 一种阶梯沟槽横向绝缘栅双极型晶体管结构及制造方法
CN102983097B (zh) 制作金属栅极的金属塞方法
US11315824B2 (en) Trench isolation structure and manufacturing method therefor
TW201440145A (zh) 半導體功率元件的製作方法
CN102569079B (zh) 具有自对准金属硅化工艺的双栅ldmos的制备方法
CN100479188C (zh) 一种体硅mos晶体管的制作方法
CN110504161A (zh) 沟槽栅极金氧半场效晶体管及其制造方法
CN112103187B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
KR100906557B1 (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.