CN105226002B - 自对准沟槽型功率器件及其制造方法 - Google Patents
自对准沟槽型功率器件及其制造方法 Download PDFInfo
- Publication number
- CN105226002B CN105226002B CN201410320926.9A CN201410320926A CN105226002B CN 105226002 B CN105226002 B CN 105226002B CN 201410320926 A CN201410320926 A CN 201410320926A CN 105226002 B CN105226002 B CN 105226002B
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- autoregistration
- type power
- power device
- slot type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种自对准沟槽型功率器件的制造方法，包括：在硅片表面注入离子并进行高温退火，形成P型和N型注入区域，依次制备第一氧化硅层、氧化镁层和第二氧化硅层；在第二氧化硅层上生长掩膜材料，以形成掩膜图形；进行刻蚀，形成沟槽；采用酸性溶液去除掩膜材料；在此时的硅晶片表面制备多晶硅层，使沟槽内填充上多晶硅；使用干法刻蚀将硅晶片表面的多晶硅去除；进行热氧化和干法刻蚀；对热氧化和干法刻蚀后的硅晶片进行注入，以形成源极接触区；在形成源极接触区的硅晶片表面制备金属层，并进行退火。相应地，本发明还提出了一种自对准沟槽型功率器件。通过该技术方案，减小了器件面积，降低了器件的导通电阻和制造成本，提高了器件性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种自对准沟槽型功率器件的制造方法和一种自对准沟槽型功率器件。
背景技术
沟槽型功率器件的用途非常广泛，其漏源两极分别位于器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积内的导通电阻也较小。
目前常用光刻工艺来形成沟槽型功率器件的有源区的源极金属接触，光刻工艺刻蚀的准确率高，其缺陷密度也较低。然而，为了在相同的面积下集成更多的芯片，必须缩小相邻沟槽的尺寸，此时，并联的电阻越多，总导通电阻越小，因此，相邻沟槽尺寸的缩小既可以起到降低总导通电阻的作用，又可以减小芯片面积，降低制造成本。然而，由于尺寸的缩小，对光刻精度的要求就更高，光刻机的成本本就十分昂贵，使用起来折旧速度很快，对光刻精度的要求就越高，购置光刻机的成本就更高，制作器件的耗时就会更长，不利于工业生产。
因此，如何在减小器件面积、降低导通电阻的同时提高沟槽密度、降低生产成本和提高生产效率，成为目前亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，可以在减小器件面积、降低导通电阻的同时提高沟槽密度、降低生产成本和提高生产效率。
有鉴于此，本发明提出了一种自对准沟槽型功率器件的制造方法，包括：在硅片表面通过离子注入的方式注入离子，以得到硅晶片；对所述硅晶片进行高温退火工艺，以在所述硅晶片内部形成P型注入区域和N型注入区域；在所述硅晶片的表面依次制备第一氧化硅层、氧化镁层和第二氧化硅层；在所述第二氧化硅层上生长掩膜材料，以形成掩膜图形；对形成掩膜图形的硅晶片进行刻蚀，形成沟槽；采用酸性溶液去除所述形成掩膜图形的硅晶片上的掩膜材料；在去除所述掩膜材料的硅晶片的表面制备多晶硅层，以使所述沟槽内填充上所述多晶硅；使用干法刻蚀将已制备所述多晶硅的硅晶片表面的多晶硅去除；对去除所述多晶硅的硅晶片进行热氧化和干法刻蚀；对热氧化和干法刻蚀后的硅晶片进行注入，以形成源极接触区；在形成所述源极接触区的硅晶片表面制备金属层，并进行退火。
在该技术方案中，使用自对准方式取代光刻工艺，使得在制造高密度沟槽的沟槽型功率器件时，不必受光刻精度的限制，这样，既能提高沟槽密度，减小器件面积，也能保证工艺简洁，降低制造成本。
在上述技术方案中，优选地，通过离子注入方式注入的离子包括：氢离子、氦离子、硼离子、砷离子和/或铝离子。
在该技术方案中，在硅片表面通过离子注入的方式注入离子，可以是氢离子、氦离子、硼离子、砷离子、铝离子中几种离子的复合，当然，还可以是根据需要除此之外的其他离子的复合。
在上述技术方案中，优选地，所述高温退火工艺的温度范围为500℃至2000℃，持续时间为10分钟至1000分钟。
在该技术方案中，高温退火工艺的温度范围可以取为500℃至2000℃中的任一值，当然，还可以是根据需要除此之外的其他值；持续时间可以是10分钟至1000分钟中的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶和介质层。
在该技术方案中，掩膜材料可以是光刻胶和/或介质层，当然，还可以是根据需要除此之外的其他材料。
在上述技术方案中，优选地，对所述形成掩膜图形的硅晶片进行刻蚀时，刻蚀方法包括干法刻蚀和/或湿法刻蚀。
在该技术方案中，对硅晶片进行刻蚀时，可以单独使用干法刻蚀或湿法刻蚀，也可以两种方法混合使用。
在上述技术方案中，优选地，所述酸性溶液包括硫酸、盐酸、硝酸和/或HF酸。
在该技术方案中，酸性溶液可以是硫酸、盐酸、硝酸或HF酸中的一种或者几种的混合，当然，还可以是根据需要除此之外的其他酸性溶液。
在上述技术方案中，优选地，所述沟槽的沟槽深度为0.1um至10um。
在该技术方案中，沟槽的深度可以为0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述第一氧化硅层、所述氧化镁层、所述第二氧化硅层和/或所述多晶硅层的厚度为0.1um至10um。
在该技术方案中，第一氧化硅层、氧化镁层、第二氧化硅层和/或多晶硅层的厚度可以是0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述源极接触区的接触沟槽深度为0.1um至10um。
在该技术方案中，源极接触区的接触沟槽深度可以是0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
根据本发明的另一方面，还提供了一种自对准沟槽型功率器件，所述自对准沟槽型功率器件由如上述技术方案中任一项所述的自对准沟槽型功率器件的制造方法制作而成。
通过以上技术方案，用自对准技术来形成器件有源区的源极金属接触，不需要使用光刻工艺，减少了工艺复杂性，由于没有光刻工艺能力的限制，沟槽密度能够大幅提高，减小了器件面积，降低了器件制造成本，降低了器件的导通电阻，提高了器件的性能和可靠性。
附图说明
图1示出了根据本发明的实施例的自对准沟槽型功率器件的制造方法的流程图；
图2A至图2M示出了根据本发明的实施例的自对准沟槽型功率器件制造过程中形成的硅晶片的剖面图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的自对准沟槽型功率器件的制造方法的流程图。
如图1所示，本发明的实施例的自对准沟槽型功率器件的制造方法，包括：
步骤102，如图2A所示，在硅片202表面通过离子注入的方式注入离子，以得到硅晶片；
步骤104，如图2B所示，对硅晶片进行高温退火工艺，以在硅晶片内部形成P型注入区域204和N型注入区域206；
步骤106，如图2C所示，在硅晶片的表面依次制备第一氧化硅层208、氧化镁层210和第二氧化硅层212；
步骤108，如图2D所示，在第二氧化硅层212上生长掩膜材料，以形成掩膜图形214；
步骤110，如图2E所示，对形成掩膜图形214的硅晶片进行刻蚀，形成沟槽216；
步骤112，如图2F所示，采用酸性溶液去除形成掩膜图形214的硅晶片上的掩膜材料，去除掩膜材料的同时，去除第二氧化硅层212，然后进行热氧化，在沟槽内壁形成氧化硅层218，沟槽216外由于有氧化镁层210保护，在热氧化过程中不会形成氧化硅层；
步骤114，如图2G所示，在去除掩膜材料的硅晶片的表面制备多晶硅层220，以使所述沟槽内填充上多晶硅；
步骤116，如图2H所示，使用干法刻蚀将已制备多晶硅的硅晶片表面的多晶硅去除，保留沟槽内的多晶硅材料；
步骤118，如图2I所示，进行热氧化，沟槽上部的多晶硅氧化形成氧化硅层，沟槽外由于有氧化镁保护所以在热氧化过程中不会形成氧化硅层。其中，热氧化方法包括但是不限于干氧氧化和湿氧氧化。
步骤120，如图2J所示，进行干法刻蚀，由于沟槽开口附近有氧化硅作为刻蚀掩膜，刻蚀后会在在沟槽之间形成源极接触孔。
步骤122，如图2K所示，对热氧化和干法刻蚀后的硅晶片进行注入，以形成源极接触区222；
步骤122，如图2L所示，在形成源极接触区222的硅晶片表面制备金属层224，并进行退火，在源接触孔内金属与硅直接接触，形成金属硅化物，其余位置有氧化硅或氧化镁保护，金属不会和硅反应。
步骤124，使用酸性溶液除去金属层224，金属硅化物无法使用酸性溶液去除，最终在源接触孔内形成如图2M所示，金属接触226。
在该技术方案中，使用自对准方式取代光刻工艺，使得在制造高密度沟槽的沟槽型功率器件时，不必受光刻精度的限制，这样，既能提高沟槽密度，减小器件面积，也能保证工艺简洁，降低制造成本。
在上述技术方案中，优选地，通过离子注入方式注入的离子包括：氢离子、氦离子、硼离子、砷离子和/或铝离子。
在该技术方案中，在硅片表面通过离子注入的方式注入离子，可以是氢离子、氦离子、硼离子、砷离子、铝离子中几种离子的复合，当然，还可以是根据需要除此之外的其他离子的复合。
在上述技术方案中，优选地，所述高温退火工艺的温度范围为500℃至2000℃，持续时间为10分钟至1000分钟。
在该技术方案中，高温退火工艺的温度范围可以取为500℃至2000℃中的任一值，当然，还可以是根据需要除此之外的其他值；持续时间可以是10分钟至1000分钟中的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述掩膜材料包括光刻胶和介质层。
在该技术方案中，掩膜材料可以是光刻胶和/或介质层，当然，还可以是根据需要除此之外的其他材料。
在上述技术方案中，优选地，对所述形成掩膜图形的硅晶片进行刻蚀时，刻蚀方法包括干法刻蚀和/或湿法刻蚀。
在该技术方案中，对硅晶片进行刻蚀时，可以单独使用干法刻蚀或湿法刻蚀，也可以两种方法混合使用。
在上述技术方案中，优选地，所述酸性溶液包括硫酸、盐酸、硝酸和/或HF酸。
在该技术方案中，酸性溶液可以是硫酸、盐酸、硝酸或HF酸中的一种或者几种的混合，当然，还可以是根据需要除此之外的其他酸性溶液。
在上述技术方案中，优选地，所述沟槽的沟槽深度为0.1um至10um。
在该技术方案中，沟槽的深度可以为0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述第一氧化硅层、所述氧化镁层、所述第二氧化硅层和/或所述多晶硅层的厚度为0.1um至10um。
在该技术方案中，第一氧化硅层、氧化镁层、第二氧化硅层和/或多晶硅层的厚度可以是0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
在上述技术方案中，优选地，所述源极接触区的接触沟槽深度为0.1um至10um。
在该技术方案中，源极接触区的接触沟槽深度可以是0.1um至10um间的任一值，当然，还可以是根据需要除此之外的其他值。
以上结合附图详细说明了本发明的技术方案，通过本发明的技术方案，解决了现有技术中制造沟槽型功率器件成本高、耗时久的问题，可以在减小器件面积、降低导通电阻的同时提高沟槽密度、降低生产成本和提高生产效率。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种自对准沟槽型功率器件的制造方法，其特征在于，包括：
在硅片表面通过离子注入的方式注入离子，以得到硅晶片；
对所述硅晶片进行高温退火工艺，以在所述硅晶片内部形成P型注入区域和N型注入区域；
在所述硅晶片的表面依次制备第一氧化硅层、氧化镁层和第二氧化硅层；
在所述第二氧化硅层上生长掩膜材料，以形成掩膜图形；
对形成掩膜图形的硅晶片进行刻蚀，形成沟槽；
采用酸性溶液去除所述形成掩膜图形的硅晶片上的掩膜材料；
在去除所述掩膜材料的硅晶片的表面制备多晶硅层，以使所述沟槽内填充上所述多晶硅，所述氧化镁层位于所述沟槽外；
使用干法刻蚀将已制备所述多晶硅的硅晶片表面的多晶硅去除；
对去除所述多晶硅的硅晶片进行热氧化以在所述沟槽的开口处形成氧化硅作为刻蚀掩膜，对形成刻蚀掩膜的硅晶片进行干法刻蚀；
对热氧化和干法刻蚀后的硅晶片进行注入，以形成源极接触区；
在形成所述源极接触区的硅晶片表面制备金属层，并进行退火。
2.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，通过离子注入方式注入的离子包括：氢离子、氦离子、硼离子、砷离子和/或铝离子。
3.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述高温退火工艺的温度范围为500℃至2000℃，持续时间为10分钟至1000分钟。
4.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述掩膜材料包括光刻胶和介质层。
5.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，对所述形成掩膜图形的硅晶片进行刻蚀时，刻蚀方法包括干法刻蚀和/或湿法刻蚀。
6.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述酸性溶液包括硫酸、盐酸、硝酸和/或HF酸。
7.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述沟槽的沟槽深度为0.1um至10um。
8.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述第一氧化硅层、所述氧化镁层、所述第二氧化硅层和/或所述多晶硅层的厚度为0.1um至10um。
9.根据权利要求1所述的自对准沟槽型功率器件的制造方法，其特征在于，所述源极接触区的接触沟槽深度为0.1um至10um。
10.一种自对准沟槽型功率器件，其特征在于，所述自对准沟槽型功率器件由如权利要求1至9中任一项所述的自对准沟槽型功率器件的制造方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410320926.9A CN105226002B (zh) | 2014-07-04 | 2014-07-04 | 自对准沟槽型功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410320926.9A CN105226002B (zh) | 2014-07-04 | 2014-07-04 | 自对准沟槽型功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226002A CN105226002A (zh) | 2016-01-06 |
| CN105226002B true CN105226002B (zh) | 2019-05-21 |
Family
ID=54994866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410320926.9A Active CN105226002B (zh) | 2014-07-04 | 2014-07-04 | 自对准沟槽型功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226002B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845579A (zh) * | 2016-05-31 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 沟槽型双层栅mos的工艺方法 |
| CN113838756B (zh) * | 2021-09-24 | 2024-08-16 | 南瑞联研半导体有限责任公司 | 一种改善Trench-IGBT晶圆微形变的器件制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567634A (en) * | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
| CN102074478A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 一种沟槽式mos的制造工艺方法 |
| CN102544100A (zh) * | 2010-12-14 | 2012-07-04 | 万国半导体股份有限公司 | 带有集成二极管的自对准沟槽mosfet |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654119A (en) * | 1985-11-18 | 1987-03-31 | International Business Machines Corporation | Method for making submicron mask openings using sidewall and lift-off techniques |
| CN100590815C (zh) * | 2007-07-27 | 2010-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| US20090212354A1 (en) * | 2008-02-23 | 2009-08-27 | Force Mos Technology Co. Ltd | Trench moseft with trench gates underneath contact areas of esd diode for prevention of gate and source shortate |
| CN101383287B (zh) * | 2008-09-27 | 2010-12-08 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
| CN103515283B (zh) * | 2012-06-25 | 2016-03-30 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103021843B (zh) * | 2012-10-31 | 2015-06-17 | 华东光电集成器件研究所 | 一种双极集成电路放大系数工艺改进方法 |
-
2014
- 2014-07-04 CN CN201410320926.9A patent/CN105226002B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5567634A (en) * | 1995-05-01 | 1996-10-22 | National Semiconductor Corporation | Method of fabricating self-aligned contact trench DMOS transistors |
| CN102074478A (zh) * | 2009-11-24 | 2011-05-25 | 上海华虹Nec电子有限公司 | 一种沟槽式mos的制造工艺方法 |
| CN102544100A (zh) * | 2010-12-14 | 2012-07-04 | 万国半导体股份有限公司 | 带有集成二极管的自对准沟槽mosfet |
| CN103887173A (zh) * | 2012-12-21 | 2014-06-25 | 万国半导体股份有限公司 | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226002A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015135954A (ja) | 半導体装置 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN104733301B (zh) | 用于制造具有斜切边缘终止的半导体器件的方法 | |
| CN105428237A (zh) | Nmos晶体管及其形成方法 | |
| CN101834142A (zh) | 一种具有厚绝缘底部的沟槽及其半导体器件的制造方法 | |
| CN105226002B (zh) | 自对准沟槽型功率器件及其制造方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN104217950A (zh) | 一种平面vdmos器件及其制造方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN107452787A (zh) | 沟槽栅极引出结构及其制造方法 | |
| CN105097540B (zh) | 平面vdmos器件的制造方法 | |
| CN105225957B (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 | |
| CN101819974A (zh) | 沟槽式金属氧化物半导体晶体管 | |
| CN105575761B (zh) | 沟槽型功率器件的制造方法和沟槽型功率器件 | |
| CN101556967A (zh) | 功率半导体器件及其制造方法 | |
| CN103972145B (zh) | Goi硅片制作方法、goi硅片及goi检测方法 | |
| CN106206724A (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
| CN104282572A (zh) | Vdmos器件制造方法 | |
| CN109994374A (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN104681444B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN106158644B (zh) | 半导体器件的栅极结构及防止其产生空洞的方法 | |
| CN106711047A (zh) | 低压超结mosfet自对准工艺方法 | |
| CN106298928B (zh) | Vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |