CN106711047A - 低压超结mosfet自对准工艺方法 - Google Patents
低压超结mosfet自对准工艺方法 Download PDFInfo
- Publication number
- CN106711047A CN106711047A CN201611103418.0A CN201611103418A CN106711047A CN 106711047 A CN106711047 A CN 106711047A CN 201611103418 A CN201611103418 A CN 201611103418A CN 106711047 A CN106711047 A CN 106711047A
- Authority
- CN
- China
- Prior art keywords
- silicon
- etching
- carrying
- silica
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 35
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 4
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910003978 SiClx Inorganic materials 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 5
- 238000000137 annealing Methods 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及低压超结MOSFET自对准工艺方法，通过以下步骤实现：以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽；在沟槽内及硅衬底表面生长场氧化硅；沟槽内填充源极多晶硅并进行回刻；利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化层进行移除；生长栅氧化硅；淀积多晶硅并进行回刻；淀积氧化硅并利用CMP工艺移除表面的氧化硅；利用干法刻蚀进行硅刻蚀；进行体区、源区注入并退火；淀积氮化硅，并利用干法刻蚀腐蚀掉硅表面的氮化硅，形成氮化硅侧墙；进行硅刻蚀形成接触孔；进行表面金属工艺，制作器件电极。本发明可实现接触孔与沟槽之间的自对准，避免接触孔与沟槽之间的对偏问题，减小器件生产的工艺难度，提高器件参数的稳定性。
Description
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种低压超结MOSFET自对准工艺方法。
背景技术
由于功率MOSFET应用的巨大市场，引导其在工艺和设计上都取得了长足的发展，不断成熟。但人们对于器件性能提高和成本降低的需求是永不满足的，促使其市场竞争越来越激烈。传统的功率MOSFET器件由于受到理论硅极限的限制，长久以来抑制了功率MOSFET器件的发展，而低压超结 MOSFET 利用电荷平衡原理，使得N型漂移区即使在较高掺杂浓度的情况下也能实现器件较高的击穿电压，从而获得较低的导通电阻，打破了传统功率MOSFET的理论硅极限。导通电阻降低可以使得一片晶圆上制作更多数量的芯片，从而降低了单颗芯片成本。然而对于低电压范围超结器件（40V以下），其pitch需要缩小至0.8um或甚至以下，这增加了接触孔与沟槽之间对准的难度，而对偏会导致器件性能一致性较差，特别是阈值电压的波动，严重时导致器件参数异常。
发明内容
本发明的目的是提供一种低压超结MOSFET自对准工艺方法，克服现有技术中存在的技术问题。
本发明所采用的技术方案为：
低压超结MOSFET自对准工艺方法，其特征在于：
包括以下步骤：
步骤一：硅衬底表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽并移除表面氧化硅；
步骤二：在沟槽内及硅衬底表面生长场氧化硅；
步骤三：沟槽内填充源极多晶硅并进行回刻；
步骤四：利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化层进行移除；
步骤五：利用干法热氧化工艺生长栅氧化硅；
步骤六：淀积栅极多晶硅并进行回刻；
步骤七：淀积介质氧化硅并利用CMP工艺移除表面的氧化硅；
步骤八：利用干法腐蚀进行硅刻蚀；
步骤九：进行体区、源区注入并退火；
步骤十：淀积氮化硅，并利用干法腐蚀刻蚀掉表面的氮化硅；
步骤十一：进行硅刻蚀形成接触孔；
步骤十二：进行表面金属工艺。
步骤二中，场氧化硅生成通过氧化工艺或淀积工艺实现。
步骤三中，源极多晶硅回刻掉表面及沟槽上半部多晶硅，保留下半部多晶硅以形成源极。
步骤六中，多晶硅回刻至硅表面以下深度不小于4000A用以填充介质氧化层。
步骤七中，氧化硅移除到表面与硅衬底表面齐平。
步骤十中，氮化硅刻蚀后形成氮化硅侧墙。
本发明具有以下优点：
本发明所述的低压超结MOSFET自对准工艺方法，可以实现接触孔与沟槽之间的自对准，避免了常规工艺中接触孔对偏的问题，降低了工艺的难度，增加了器件参数的稳定性。
附图说明
图1为本发明步骤一的示意图；
图2为本发明步骤二的示意图；
图3为本发明步骤三的示意图；
图4为本发明步骤四的示意图；
图5为本发明步骤五的示意图；
图6为本发明步骤六的示意图；
图7为本发明步骤七的示意图；
图8为本发明步骤八的示意图；
图9为本发明步骤九的示意图；
图10为本发明步骤十的示意图；
图11为本发明步骤十一的示意图；
图12为本发明步骤十二的示意图。
具体实施方式
下面结合具体实施方式对本发明进行详细的说明。
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
本发明涉及的一种低压超结MOSFET自对准工艺方法，包括以下步骤：
步骤一：硅衬底1表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽2并移除表面氧化硅，如图1示。
步骤二：在沟槽内及硅衬底表面生长场氧化硅3，如图2示；氧化硅生成可以通过氧化工艺实现，也可以通过淀积工艺实现。
步骤三：沟槽内填充源极多晶硅4并进行回刻，如图3示；源极多晶硅回刻掉表面及沟槽上半部多晶硅，保留下半部多晶硅以形成源极。
步骤四：利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化层进行移除，如图4示。
步骤五：利用干法热氧化工艺生长栅氧化硅5，如图5示。
步骤六：淀积栅极多晶硅6并进行回刻，如图6示；多晶硅回刻至硅表面以下深度不小于4000A用以填充介质氧化层。
步骤七：淀积介质氧化硅7并利用CMP工艺移除表面的氧化硅，如图7示；氧化硅移除到表面与硅衬底表面齐平。
步骤八：利用干法腐蚀进行硅刻蚀，如图8示。
步骤九：进行体区、源区注入并退火，如图9示。
步骤十：淀积氮化硅8，并利用干法腐蚀刻蚀掉表面的氮化硅，如图10示；氮化硅刻蚀后形成氮化硅侧墙。
步骤十一：进行硅刻蚀形成接触孔，如图11示。
步骤十二：进行表面金属工艺，制作器件电极，如图12示。
采用本发明所述的低压超结MOSFET自对准工艺方法，可以实现接触孔与沟槽之间的自对准，避免了常规工艺中接触孔对偏的问题，降低了工艺的难度，增加了器件参数的稳定性。
本发明的内容不限于实施例所列举，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。
Claims (6)
1.低压超结MOSFET自对准工艺方法，其特征在于：
包括以下步骤：
步骤一：硅衬底表面淀积一层氧化硅，通过光刻工艺在氧化硅上面定义出沟槽区，然后以氧化硅为硬掩模，对硅衬底进行刻蚀，形成沟槽并移除表面氧化硅；
步骤二：在沟槽内及硅衬底表面生长场氧化硅；
步骤三：沟槽内填充源极多晶硅并进行回刻；
步骤四：利用湿法腐蚀对硅衬底表面及沟槽侧壁氧化层进行移除；
步骤五：利用干法热氧化工艺生长栅氧化硅；
步骤六：淀积栅极多晶硅并进行回刻；
步骤七：淀积介质氧化硅并利用CMP工艺移除表面的氧化硅；
步骤八：利用干法腐蚀进行硅刻蚀；
步骤九：进行体区、源区注入并退火；
步骤十：淀积氮化硅，并利用干法腐蚀刻蚀掉表面的氮化硅；
步骤十一：进行硅刻蚀形成接触孔；
步骤十二：进行表面金属工艺。
2.根据权利要求1所述的低压超结MOSFET自对准工艺方法，其特征在于：
步骤二中，场氧化硅生成通过氧化工艺或淀积工艺实现。
3.根据权利要求1所述的低压超结MOSFET自对准工艺方法，其特征在于：
步骤三中，源极多晶硅回刻掉表面及沟槽上半部多晶硅，保留下半部多晶硅以形成源极。
4.根据权利要求1所述的低压超结MOSFET自对准工艺方法，其特征在于：
步骤六中，多晶硅回刻至硅表面以下深度不小于4000A用以填充介质氧化层。
5.根据权利要求1所述的低压超结MOSFET自对准工艺方法，其特征在于：
步骤七中，氧化硅移除到表面与硅衬底表面齐平。
6.根据权利要求1所述的低压超结MOSFET自对准工艺方法，其特征在于：
步骤十中，氮化硅刻蚀后形成氮化硅侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611103418.0A CN106711047A (zh) | 2016-12-05 | 2016-12-05 | 低压超结mosfet自对准工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611103418.0A CN106711047A (zh) | 2016-12-05 | 2016-12-05 | 低压超结mosfet自对准工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106711047A true CN106711047A (zh) | 2017-05-24 |
Family
ID=58934637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611103418.0A Pending CN106711047A (zh) | 2016-12-05 | 2016-12-05 | 低压超结mosfet自对准工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106711047A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1552102A (zh) * | 2001-09-05 | 2004-12-01 | 国际整流器公司 | 带有自对准源极和接触的沟槽型场效应晶体管 |
| US20110076818A1 (en) * | 2001-02-19 | 2011-03-31 | Renesas Electronics Corporation | Insulated gate type semiconductor device and method for fabricating the same |
| CN102097322A (zh) * | 2009-12-09 | 2011-06-15 | 半导体元件工业有限责任公司 | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 |
| CN103295888A (zh) * | 2012-02-29 | 2013-09-11 | 株式会社东芝 | 半导体装置及其制造方法 |
-
2016
- 2016-12-05 CN CN201611103418.0A patent/CN106711047A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110076818A1 (en) * | 2001-02-19 | 2011-03-31 | Renesas Electronics Corporation | Insulated gate type semiconductor device and method for fabricating the same |
| CN1552102A (zh) * | 2001-09-05 | 2004-12-01 | 国际整流器公司 | 带有自对准源极和接触的沟槽型场效应晶体管 |
| CN102097322A (zh) * | 2009-12-09 | 2011-06-15 | 半导体元件工业有限责任公司 | 形成具有屏蔽电极结构的绝缘栅场效应晶体管器件的方法 |
| CN103295888A (zh) * | 2012-02-29 | 2013-09-11 | 株式会社东芝 | 半导体装置及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185816A (zh) * | 2020-08-14 | 2021-01-05 | 江苏东海半导体科技有限公司 | 一种高能效屏蔽栅沟槽mosfet及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| CN104733531B (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN105914230A (zh) | 一种超低功耗半导体功率器件及制备方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN102074478B (zh) | 一种沟槽式mos的制造工艺方法 | |
| CN109904223A (zh) | 栅极沟槽顶部倒角的工艺方法 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN107818920B (zh) | 屏蔽栅沟槽mosfet的栅氧层结构及制造方法 | |
| CN205564758U (zh) | 超低功耗半导体功率器件 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN106711047A (zh) | 低压超结mosfet自对准工艺方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN206134689U (zh) | 高集成度的低压沟槽栅dmos器件 | |
| CN112103187B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| CN105448981A (zh) | 一种vdmos器件及其漏极结构和制作方法 | |
| CN104637799B (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| CN104299903B (zh) | 沟槽栅mosfet的制造方法 | |
| CN107046055B (zh) | 高压半导体介质耐压终端 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN106158961B (zh) | 平面型vdmos器件制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170524 |