CN105914230A - 一种超低功耗半导体功率器件及制备方法 - Google Patents

一种超低功耗半导体功率器件及制备方法 Download PDF

Info

Publication number
CN105914230A
CN105914230A CN201610296881.5A CN201610296881A CN105914230A CN 105914230 A CN105914230 A CN 105914230A CN 201610296881 A CN201610296881 A CN 201610296881A CN 105914230 A CN105914230 A CN 105914230A
Authority
CN
China
Prior art keywords
groove
polycrystalline silicon
interarea
conductive polycrystalline
cellular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610296881.5A
Other languages
English (en)
Inventor
侯宏伟
丁磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd
Original Assignee
ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd filed Critical ZHANGJIAGANG CASS SEMICONDUCTOR CO Ltd
Priority to CN201610296881.5A priority Critical patent/CN105914230A/zh
Publication of CN105914230A publication Critical patent/CN105914230A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Abstract

本发明公开了一种光刻层数少、工艺简单的超低功耗半导体功率器件，包括：半导体基板，半导体基板上设置有元胞区和终端保护区，元胞区中设置有元胞，其结构包括：元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；终端保护区上设置有至少两个分压环和至少一个截止环，靠近元胞区的分压沟槽中的导电多晶硅层与器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。本发明还公开了一种可用于制造上述超低功耗半导体功率器件的方法。

Description

一种超低功耗半导体功率器件及制备方法
技术领域
本发明涉及到半导体功率器及其制备方法，尤其涉及到一种超低功耗半导体功率器件及其制备方法。
背景技术
业内人士都知道，沟槽功率器件具有高集成度、导通电阻低、开关速度快和开关损耗小的特点，被广泛应用于各类电源管理及开关转换电路中。随着我国对节能减排越来越重视，对功率器件的损耗及转换效率要求也越来越高。其中，导通损耗主要受导通电阻的影响，特征导通电阻越小，导通损耗越小；而开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，通过降低功率器件的功耗可以更加高效地使用能源。
在半导体功率器件的制备过程中，降低特征导通电阻通常有两种方法：一是通过提高单胞密度，增加单胞的总有效宽度。但是，单胞密度提高后，相应的栅电荷会增加，无法做到既降低导通电阻又降低栅电荷；二是通过提高外延片掺杂浓度、减小外延层厚度来实现，但会降低源漏极之间的击穿电压。美国专利：US20080042172A和中国专利201110241526.5中公开的一种沟槽型双层栅功率场效应管(Split Gate MOSFET)较为成功地解决了上述问题，该沟槽型双层栅功率场效应管通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压，使得在相同击穿电压下，可以通过增大硅外延层的掺杂浓度来降低功率器件的导通电阻，从而降低工作时的导通功耗。这样，该沟槽型双层栅功率场效应管在降低导通电阻(RDSON)的同时，又能减少栅极电荷，从而降低其开关损耗。然而，美中不足的是由于在器件结构中引入了屏蔽栅的场板结构，器件结构及工艺更为复杂，导致工艺层次增加，目前主要是采用7层光刻工艺来实现。而且，其终端保护环上采取屏蔽栅极与源极相连，在反向耐压时电场主要集中在靠近元胞区的第一个保护环内侧，导致耐压偏低。
发明内容
本发明所要解决的技术问题是：提供一种光刻层数少、工艺简单的超低功耗半导体功率器件。
为解决上述技术问题，本发明采用的技术方案为：一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面包括设置有元胞的元胞区以及位于元胞区的外围的终端保护区；
所述元胞的具体结构包括：开设在元胞区的第一沟槽即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；上、下部导电多晶硅层之间设置有第二绝缘栅氧化层，上部导电多晶硅层两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层，上部导电多晶硅层两侧的底面与元胞沟槽之间设置有绝缘氧化层；
所述的终端保护区上设置有至少两个分压环和位于分压环外围的至少一个截止环，所述分压环的具体结构包括：开设在终端保护区上的第一沟槽即分压沟槽，分压沟槽中设置有导电多晶硅层以及用于将该导电多晶硅层与分压沟槽隔离的绝缘氧化层，该导电多晶硅层的顶面不高于所述的第一主面，靠近元胞区的第一个分压沟槽内的导电多晶硅层与所述器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。
作为一种优选方案，在所述的超低功耗半导体功率器件中，所述的第一绝缘栅氧化层的厚度在0.02-0.1微米之间，第二绝缘栅氧化层的厚度是第一绝缘栅氧化层的1.2-2倍。
作为一种优选方案，在所述的超低功耗半导体功率器件中，所述第一沟槽的深度在3-8微米之间，所述绝缘氧化层的厚度在0.3-0.8微米之间。
作为一种优选方案，在所述的超低功耗半导体功率器件中，所述上部导电多晶硅层的伸出部的高度在0.8-2微米之间。
作为一种优选方案，在所述的超低功耗半导体功率器件中，所述元胞沟槽的宽度大于相应元胞尺寸的一半。
本发明所要解决的另一个技术问题是：提供一种光刻层数少、工艺简单的超低功耗半导体功率器件的制备方法。
为解决上述的另一个技术问题，本发明采用的技术方案为：一种超低功耗半导体功率器件的制造方法，其步骤为：
1)在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板；
2)在第一主面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜；
3)刻蚀第一主面，在元胞区和终端保护环区形成第一沟槽，然后，去除硬掩膜；
4)在第一主面上及第一沟槽内通过淀积或热生长形成一层绝缘氧化层；
5)在第一主面上及第一沟槽内淀积导电多晶硅，然后刻蚀导电多晶硅，去除第一主面上和第一沟槽上方的导电多晶硅，使得第一沟槽内的导电多晶硅层的顶端端面不高于第一主面即第一导电类型外延层的表面；
6)以光刻胶为掩膜，刻蚀元胞区第一沟槽中部分的导电多晶硅；
7)刻蚀绝缘氧化层，分别在元胞区第一沟槽中留下的导电多晶硅的两侧形成第二沟槽和第三沟槽；
8)去除光刻胶，然后，在第一主面上、元胞区第一沟槽中导电多晶硅层的顶端、以及所述的第二、第三沟槽的内壁上生长第一绝缘栅氧化层，在元胞区第一沟槽中留下的导电多晶硅上生长第二绝缘栅氧化层；
9)在第一主面上及第一沟槽、第二沟槽、第三沟槽内淀积导电多晶硅，然后，刻蚀所淀积的导电多晶硅，去除第一主面上的导电多晶硅，保留第二、第三沟槽内的导电多晶硅层、且该导电多晶硅层的端面不高于第一主面；
10)在第一主面上注入第二导电类型杂质离子，通过热处理形成第二导电类型层；
11)在第一主面上注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
12)在第一主面上积淀绝缘介质层；
13)光刻引出孔区域，刻蚀绝缘介质层和第一导电类型外延层，在刻蚀第一导电类型外延层时，一直刻蚀到第二导电类型杂质离子层，使得引出孔伸入到第二导电类型杂质离子层中；
14)在第一主面上及引出孔内淀积第一金属层，光刻出引线区域，刻蚀形成金属引线；
15)在第二主面上进行基板研磨、并淀积第二金属层，形成所述半导体功率器件的背面电极。
作为一种优选方案，在所述的超低功耗半导体功率器件的制造方法中，在所述的第12)步骤之后，即：在第一主面上积淀绝缘介质层后，将绝缘介质层的表面磨平。
本发明的有益效果是：
1、相比现有的7次光刻技术，本发明采用4次光刻技术，节省了3次光刻工序，工艺流程更为简单，兼容性强，稳定性高，适合量产，流片成本降低了20％左右，大大降低了制造成本。
2、采用本发明所述的制造方法得到的超低功耗半导体功率器件，其上部导电多晶硅层形成帽状结构，具有更低的开关损耗和更快的开关速度；其终端保护区内的分压环靠近元胞区的分压沟槽内的导电多晶硅与器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置，这样既节省了面积，又提高了器件的耐压。
附图说明
图1至图16是本发明所述的超低功耗半导体功率器在经过本发明所述的制造方法的相关步骤后所形成的各个阶段的剖面结构示意图。
图1至图16中的附图标记为：1、N型衬底，2、N型外延层，21、第一主面，22、第二主面，23、引出孔，3、第一沟槽，31、第二沟槽，32、第三沟槽，5、导电多晶硅，51、下部导电多晶硅层，52、导电多晶硅层，53、导电多晶硅层，6、光刻胶，7、导电多晶硅，71、上部导电多晶硅层，72、伸出部，8、第二绝缘栅氧化层，9、第一绝缘栅氧化层，10、绝缘氧化层，13、绝缘介质层，14、P-离子层，15、N+离子层，16、第一金属层，161、金属引线，162、金属引线，18、第二金属层。
具体实施方式
首先，结合附图16，以N沟道结构为例详细描述本发明所述的一种超低功耗半导体功率器件的具体实施方案。
如图16所示，本发明所述的一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括：N型衬底1(也称为N+衬底)及设置在N型衬底1上的N型外延层2(也称为N-外延层)，N型外延层2的表面为第一主面21、N型衬底1的表面为第二主面22──参见图1所示；第一主面21包括：设置有元胞的元胞区以及位于元胞区的外围的终端保护区；
所述元胞的具体结构包括：开设在元胞区的第一沟槽3即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层71和下部导电多晶硅层51，其中，上部导电多晶硅层71的两侧为对称设置在下部导电多晶硅层51两侧的伸出部72，形成帽状结构；上、下部导电多晶硅层71和51之间设置有第二绝缘栅氧化层8，上部导电多晶硅层71两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层9，上部导电多晶硅层71伸出部72的底面与元胞沟槽之间设置有绝缘氧化层10；所述元胞沟槽的两侧设置有P-阱即P-离子层14，P-离子层14浅于上部导电多晶硅层71的伸出部72的底面，元胞沟槽的两侧在P-离子层14的上方设置有N+注入层即N+离子层15；所述的终端保护区上设置有两个分压环和位于分压环外围的一个截止环，所述分压环的具体结构包括：位于终端保护区上靠近元胞区的两个第一沟槽3即分压沟槽，分压沟槽中设置有导电多晶硅层52以及用于将该导电多晶硅层52与分压沟槽隔离的绝缘氧化层10，该导电多晶硅层52的顶面不高于所述的第一主面21，靠近元胞区的第一个分压沟槽内的导电多晶硅层52与所述超低功耗半导体功率器件的源极电性相连，其余的分压沟槽内的导电多晶硅层52浮置；所述截止环的具体结构包括：开设在终端保护区上位于分压环外围的第一沟槽3即截止沟槽，截止沟槽中设置有导电多晶硅层53以及用于将该导电多晶硅层53与截止沟槽隔离的绝缘氧化层10，该导电多晶硅层53的顶面不高于所述的第一主面21。
在本实施例中，所述第一缘栅氧化层9的厚度在0.02-0.1微米之间，第二绝缘栅氧化层8的厚度是第一绝缘栅氧化层9的1.2-2倍；所述第一沟槽3即元胞沟槽、分压沟槽和截止沟槽的深度在3-8微米之间，所述绝缘氧化层4的厚度在0.3-0.8微米之间；所述上部导电多晶硅层71的伸出部72的高度在0.8-2微米之间；所述元胞沟槽的宽度L2大于相应元胞尺寸L1的一半──参见图15所示。
本实施例采用两个分压环和一个截止环，分压环的数量应根据实际需要来确定。
接下来，结合附图1至16，以N沟道为例详细描述本发明所述的一种超低功耗半导体功率器件的制造方法，其步骤为：
1)在N型衬底1上生长N型外延层2，形成图1所示的半导体基板；
2)在第一主面21即N型外延层2的表面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜，属于本领域的惯常技术，在此不再展开叙述；
3)刻蚀第一主面21，在元胞区和终端保护环区形成第一沟槽3，然后，去除硬掩膜──参见图2所示；
4)在第一主面21上及第一沟槽3内通过淀积或热生长形成一层绝缘氧化层10──参见图3所示；
5)在第一主面21上及第一沟槽3内淀积导电多晶硅5──参见图4所示，然后，刻蚀导电多晶硅5，去除第一主面21上和第一沟槽3上方的导电多晶硅5，使得到的第一沟槽3内的导电多晶硅层51、52和53的顶端端面均不高于第一主面21即N型外延层的表面，然后，设置光刻胶6，并将需要刻蚀的区域内的光刻胶去掉──参见图5所示；
6)以光刻胶6为掩膜，刻蚀元胞区第一沟槽3中部分的导电多晶硅，即将导电多晶硅层51中的上部刻蚀掉──参见图6所示；
7)刻蚀绝缘氧化层，分别在元胞区第一沟槽中留下的导电多晶硅层51的两侧形成第二沟槽31和第三沟槽32──参见图7所示；
8)去除光刻胶6，在第一主面21上、元胞区第一沟槽3中导电多晶硅层51的顶端、以及所述的第二、第三沟槽31和32的内壁上生长第一绝缘栅氧化层9，在元胞区第一沟槽3中留下的导电多晶硅层51上生长第二绝缘栅氧化层8──参见图8所示；
9)在第一主面21上及元胞区的第一沟槽3、第二沟槽31、第三沟槽32内淀积导电多晶硅7──参见图9所示，然后，刻蚀所淀积的导电多晶硅7，去除第一主面21上的导电多晶硅7，保留元胞区中的第一沟槽3、第二沟槽31和第三沟槽32内的导电多晶硅层71、且导电多晶硅层71的端面不高于第一主面21──参见图10所示；
10)在第一主面21上注入P型杂质离子，并通过热处理形成P-离子层14──参见图11所示；
11)在第一主面21上注入N型杂质离子，并通过热处理形成N+离子层15──参见图12所示；
12)在第一主面21上积淀绝缘介质层13──参见图13所示，然后将绝缘介质层13的表面磨平，事实上，由于第一绝缘栅氧化层9的厚度很小，通常不做磨平处理；
13)光刻引出孔区域，刻蚀绝缘介质层13和N型外延层2，在刻蚀N型外延层2时，一直刻蚀到P-离子层14，使得引出孔23伸入到P-离子层14──参见图14所示；
14)在第一主面21上以及引出孔23内淀积第一金属层16──参见图15所示，光刻出引线区域，刻蚀形成金属引线161和162──参见图16所示，金属引线161与所述器件的源极相连，金属引线162浮置；
15)在第二主面22上进行基板研磨，并淀积第二金属层18，形成所述半导体功率器件的背面电极──参见图16所示。
综上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所作的均等变化与修饰，均应包括在本发明的权利要求范围内。

Claims (7)

1.一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面包括设置有元胞的元胞区以及位于元胞区的外围的终端保护区；其特征在于：
所述元胞的具体结构包括：开设在元胞区的第一沟槽即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；上、下部导电多晶硅层之间设置有第二绝缘栅氧化层，上部导电多晶硅层两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层，上部导电多晶硅层两侧的底面与元胞沟槽之间设置有绝缘氧化层；
所述的终端保护区上设置有至少两个分压环和位于分压环外围的至少一个截止环，所述分压环的具体结构包括：开设在终端保护区上的第一沟槽即分压沟槽，分压沟槽中设置有导电多晶硅层以及用于将该导电多晶硅层与分压沟槽隔离的绝缘氧化层，该导电多晶硅层的顶面不高于所述的第一主面，靠近元胞区的第一个分压沟槽内的导电多晶硅层与所述器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。
2.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所述的第一绝缘栅氧化层的厚度在0.02-0.1微米之间，第二绝缘栅氧化层的厚度是第一绝缘栅氧化层的1.2-2倍。
3.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所述第一沟槽的深度在3-8微米之间，所述绝缘氧化层的厚度在0.3-0.8微米之间。
4.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所 述上部导电多晶硅层的伸出部的高度在0.8-2微米之间。
5.根据权利要求1至4中任一项所述的超低功耗半导体功率器件，其特征在于：所述元胞沟槽的宽度大于相应元胞尺寸的一半。
6.一种超低功耗半导体功率器件的制造方法，其步骤为：
1)在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板；
2)在第一主面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜；
3)刻蚀第一主面，在元胞区和终端保护环区形成第一沟槽，然后，去除硬掩膜；
4)在第一主面上及第一沟槽内通过淀积或热生长形成一层绝缘氧化层；
5)在第一主面上及第一沟槽内淀积导电多晶硅，然后刻蚀导电多晶硅，去除第一主面上和第一沟槽上方的导电多晶硅，使得第一沟槽内的导电多晶硅层的顶端端面不高于第一主面即第一导电类型外延层的表面；
6)以光刻胶为掩膜，刻蚀元胞区第一沟槽中部分的导电多晶硅；
7)刻蚀绝缘氧化层，分别在元胞区第一沟槽中留下的导电多晶硅的两侧形成第二沟槽和第三沟槽；
8)去除光刻胶，然后，在第一主面上、元胞区第一沟槽中导电多晶硅层的顶端、以及所述的第二、第三沟槽的内壁上生长第一绝缘栅氧化层，在元胞区第一沟槽中留下的导电多晶硅上生长第二绝缘栅氧化层；
9)在第一主面上及第一沟槽、第二沟槽、第三沟槽内淀积导电多晶硅，然后，刻蚀所淀积的导电多晶硅，去除第一主面上的导电多晶硅，保留第二、第三沟槽内的导电多晶硅层、且该导电多晶硅层的端面不高于第一主面；
10)在第一主面上注入第二导电类型杂质离子，通过热处理形成第二导电类型层；
11)在第一主面上注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；
12)在第一主面上积淀绝缘介质层；
13)光刻引出孔区域，刻蚀绝缘介质层和第一导电类型外延层，在刻蚀第一导电类型外延层时，一直刻蚀到第二导电类型杂质离子层，使得引出孔伸入到第二导电类型杂质离子层中；
14)在第一主面上及引出孔内淀积第一金属层，光刻出引线区域，刻蚀形成金属引线；
15)在第二主面上进行基板研磨、并淀积第二金属层，形成所述半导体功率器件的背面电极。
7.根据权利要求6所述的一种超低功耗半导体功率器件的制造方法，其特征在于：在所述的第12)步骤之后，即：在第一主面上积淀绝缘介质层后，将绝缘介质层的表面磨平。
CN201610296881.5A 2016-05-06 2016-05-06 一种超低功耗半导体功率器件及制备方法 Pending CN105914230A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610296881.5A CN105914230A (zh) 2016-05-06 2016-05-06 一种超低功耗半导体功率器件及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610296881.5A CN105914230A (zh) 2016-05-06 2016-05-06 一种超低功耗半导体功率器件及制备方法

Publications (1)

Publication Number Publication Date
CN105914230A true CN105914230A (zh) 2016-08-31

Family

ID=56747815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610296881.5A Pending CN105914230A (zh) 2016-05-06 2016-05-06 一种超低功耗半导体功率器件及制备方法

Country Status (1)

Country Link
CN (1) CN105914230A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104149A (zh) * 2017-05-25 2017-08-29 中山汉臣电子科技有限公司 一种功率半导体器件
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法
CN107658343A (zh) * 2017-10-31 2018-02-02 无锡新洁能股份有限公司 一种优化器件特性的半导体结构及其制造方法
CN109037312A (zh) * 2018-08-23 2018-12-18 惠州市乾野微纳电子有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN110071043A (zh) * 2019-04-24 2019-07-30 贵州芯长征科技有限公司 一种功率半导体器件的制备方法
CN110544725A (zh) * 2019-08-29 2019-12-06 无锡新洁能股份有限公司 具有截止环结构的功率半导体器件及其制作方法
CN111384149A (zh) * 2018-12-29 2020-07-07 比亚迪股份有限公司 沟槽型igbt及其制备方法
CN113097288A (zh) * 2021-03-30 2021-07-09 上海埃积半导体有限公司 功率器件的终端结构及其制造方法
CN114864405A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的sgt mosfet的制作工艺
CN114864403A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的Trench MOSFET的制作工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152624A1 (en) * 2007-12-17 2009-06-18 Infineon Technologies Austria Ag Integrated circuit device with a semiconductor body and method for the production of an integrated circuit device
CN202534649U (zh) * 2012-01-04 2012-11-14 无锡新洁能功率半导体有限公司 提高截止效果的沟槽型功率mos器件
CN104465777A (zh) * 2014-12-23 2015-03-25 中国电子科技集团公司第四十七研究所 提高mos器件击穿电压的方法及mos器件
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN105226020A (zh) * 2014-06-26 2016-01-06 英飞凌科技股份有限公司 含功率晶体管单元和横向晶体管的半导体器件及制造方法
CN205564757U (zh) * 2016-05-06 2016-09-07 张家港凯思半导体有限公司 一种超低功耗半导体功率器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152624A1 (en) * 2007-12-17 2009-06-18 Infineon Technologies Austria Ag Integrated circuit device with a semiconductor body and method for the production of an integrated circuit device
CN202534649U (zh) * 2012-01-04 2012-11-14 无锡新洁能功率半导体有限公司 提高截止效果的沟槽型功率mos器件
CN105226020A (zh) * 2014-06-26 2016-01-06 英飞凌科技股份有限公司 含功率晶体管单元和横向晶体管的半导体器件及制造方法
CN104465777A (zh) * 2014-12-23 2015-03-25 中国电子科技集团公司第四十七研究所 提高mos器件击穿电压的方法及mos器件
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN205564757U (zh) * 2016-05-06 2016-09-07 张家港凯思半导体有限公司 一种超低功耗半导体功率器件

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107104149B (zh) * 2017-05-25 2020-04-07 中山汉臣电子科技有限公司 一种功率半导体器件
CN107104149A (zh) * 2017-05-25 2017-08-29 中山汉臣电子科技有限公司 一种功率半导体器件
CN107611169A (zh) * 2017-09-22 2018-01-19 无锡新洁能股份有限公司 一种功率半导体器件及其制作方法
CN107658343A (zh) * 2017-10-31 2018-02-02 无锡新洁能股份有限公司 一种优化器件特性的半导体结构及其制造方法
CN107658343B (zh) * 2017-10-31 2024-03-12 无锡新洁能股份有限公司 一种优化器件特性的半导体结构及其制造方法
CN109037312A (zh) * 2018-08-23 2018-12-18 惠州市乾野微纳电子有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN109037312B (zh) * 2018-08-23 2024-04-09 无锡市乾野微纳科技有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN111384149A (zh) * 2018-12-29 2020-07-07 比亚迪股份有限公司 沟槽型igbt及其制备方法
CN111384149B (zh) * 2018-12-29 2021-05-14 比亚迪半导体股份有限公司 沟槽型igbt及其制备方法
CN110071043A (zh) * 2019-04-24 2019-07-30 贵州芯长征科技有限公司 一种功率半导体器件的制备方法
CN110544725A (zh) * 2019-08-29 2019-12-06 无锡新洁能股份有限公司 具有截止环结构的功率半导体器件及其制作方法
CN110544725B (zh) * 2019-08-29 2024-03-12 无锡新洁能股份有限公司 具有截止环结构的功率半导体器件及其制作方法
CN113097288A (zh) * 2021-03-30 2021-07-09 上海埃积半导体有限公司 功率器件的终端结构及其制造方法
CN114864405A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的sgt mosfet的制作工艺
CN114864403A (zh) * 2022-04-20 2022-08-05 捷捷微电(上海)科技有限公司 一种减少掩膜次数的Trench MOSFET的制作工艺

Similar Documents

Publication Publication Date Title
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN104992976B (zh) 一种vdmos器件及其制造方法
CN101969050B (zh) 一种绝缘体上硅可集成大电流n型组合半导体器件
CN109192779A (zh) 一种碳化硅mosfet器件及其制造方法
CN105870179B (zh) 一种沟槽栅电荷存储型rc-igbt及其制造方法
CN105895671A (zh) 超低功耗半导体功率器件及制备方法
CN109065621A (zh) 一种绝缘栅双极晶体管及其制备方法
CN105679816A (zh) 一种沟槽栅电荷存储型igbt及其制造方法
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
CN205564758U (zh) 超低功耗半导体功率器件
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN114068680A (zh) 一种分裂栅mos器件及其制备方法
CN205564757U (zh) 一种超低功耗半导体功率器件
CN106158927A (zh) 一种优化开关特性的超结半导体器件及制造方法
CN109148566A (zh) 碳化硅mosfet器件及其制造方法
CN208400855U (zh) 一种分离栅mosfet器件结构
CN105655385B (zh) 沟槽型超级结器件的制造方法
CN115020240B (zh) 一种低压超结沟槽mos器件的制备方法及结构
CN103117309A (zh) 一种横向功率器件结构及其制备方法
CN206134689U (zh) 高集成度的低压沟槽栅dmos器件
CN210379056U (zh) 具有屏蔽栅的sj mos器件终端结构
CN105742179B (zh) 一种igbt器件的制备方法
CN106876470A (zh) 一种沟槽栅金属氧化物场效应晶体管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160831

RJ01 Rejection of invention patent application after publication