CN104752523A - 利用电荷耦合实现耐压的肖特基二极管及其制备方法 - Google Patents
利用电荷耦合实现耐压的肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN104752523A CN104752523A CN201510149712.4A CN201510149712A CN104752523A CN 104752523 A CN104752523 A CN 104752523A CN 201510149712 A CN201510149712 A CN 201510149712A CN 104752523 A CN104752523 A CN 104752523A
- Authority
- CN
- China
- Prior art keywords
- cellular
- withstand voltage
- bridge joint
- polycrystalline silicon
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000008878 coupling Effects 0.000 title abstract 3
- 238000010168 coupling process Methods 0.000 title abstract 3
- 238000005859 coupling reaction Methods 0.000 title abstract 3
- 230000001413 cellular effect Effects 0.000 claims abstract description 315
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 200
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000000758 substrate Substances 0.000 claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000002360 preparation method Methods 0.000 claims description 13
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000010923 batch production Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种利用电荷耦合实现耐压的肖特基二极管及其制备方法，其在有源区包括位于所述有源区最外圈的桥接元胞环，耐压保护区内包括至少一个耐压环，耐压保护区内邻近桥接元胞环的耐压环形成桥接耐压环，所述桥接耐压环与桥接元胞环相平行；桥接耐压环采用沟槽结构，桥接元胞环采用沟槽结构，所述有源区金属层与耐压区金属层接触并电连接，且桥接元胞沟槽内的元胞导电多晶硅通过有源区金属层以及耐压区金属层与桥接耐压沟槽内的耐压导电多晶硅保持等电位。本发明耐压能力强，耐压可靠性高，制作工艺简单，并且终端保护区占用芯片整体面积的比重更低，具有极高的性价比，适宜于批量生产。
Description
技术领域
本发明涉及一种肖特基二极管及其制备方法，尤其是一种利用电荷耦合实现耐压的肖特基二极管及其制备方法，属于肖特基二极管的技术领域。
背景技术
传统肖特基二极管利用金属-半导体的肖特基接触实现了较好的整流特性，但应对中高压器件的耐压要求，传统的肖特基二极管因金属-半导体肖特基势垒较低且随温度变化较大，因此不再广泛适用，这些年出现了另一类型的肖特基二极管器件，它们采用沟槽结构，在沟槽内壁生长一定厚度的绝缘氧化层，并用导电多晶硅填充沟槽，使得导电多晶硅、绝缘氧化层、半导体基板材料三者形成一个电容板结构，当器件需要耐压工作时，半导体基板施加一个相对于导电多晶硅的高电位，从而在半导体基板靠近沟槽的附近耦合出相反于半导体掺杂类型的电荷，进一步在反偏电压的作用下形成耗尽层，当相邻两个耗尽层尚未接触之前，半导体基板上施加的电压由器件的阳极金属与半导体基板形成的肖特基势垒所承担，而通过控制相邻沟槽的距离、沟槽内绝缘氧化层的厚度以及半导体基板的电阻率都可以决定相邻耗尽层在多高的电压下可以接触，一旦耗尽层接触连接在一起，那半导体基板电压则就会由耗尽层来承担，而这种耐压能力是要明显优于传统的肖特基势垒的耐压效果，并且其温度特性也更优。
虽然上述结构解决了器件有源区内的元胞耐压要求，但在器件的终端保护区依然面临相同电压的电场应力，终端保护区需要将有源区的电场水平延展并最终收敛，从而达到高可靠性的耐压要求，现有肖特基二极管器件多采用图1和图2所示的终端耐压结构。
如图1所示，在有源区的N型漂移区8内设置有有源沟槽31，在所述有源沟槽31的内壁及底壁覆盖有源绝缘氧化层32，有源绝缘氧化层32还覆盖在终端保护区对应的第一主面上，在覆盖在有源绝缘氧化层31的有源沟槽31内填充有有源导电多晶硅32。在终端保护区的第一主面上覆盖有介质层34，有源区的第一主面上设置有源金属35，有源金属35与有源沟槽31内的有源导电多晶硅32电连接，且有源金属35还支撑在介质层34上。而在终端保护区内并未设置对应的耐压结构。如图2所示，与图1中的结构不同的时，在终端保护区内设置若干耐压沟槽36，在耐压沟槽36的内壁及底壁覆盖有终端绝缘氧化层，所述终端绝缘氧化层与有源绝缘氧化层32为同一制造层，在覆盖有终端绝缘氧化层的耐压沟槽36内填充有终端导电多晶硅37，在耐压沟槽36的槽口由介质层34覆盖。
由上述可知，现有的肖特基二极管的终端保护区仅设置有金属场板结构或者是在金属场板之下设置有一个或若干个与元胞类似的沟槽结构，然而耐压沟槽36结构中的终端导电多晶硅37是封闭在沟槽内的，因此是浮置的电位，与有源沟槽31内的有源导电多晶硅33电位不同，当器件耐压时，由于两部分的导电多晶硅具有不同的电位，尤其是紧靠最外圈元胞的那个耐压沟槽36中的终端导电多晶硅37，因此，耦合出的电荷数量就有较大差异，这样会改变相邻两个耗尽层的耗尽程度，从而影响耗尽层的夹断效果，使得有源区与终端保护区的过渡地带以及终端保护区内的区域成为器件整体耐压的薄弱点，这样，器件的耐压可靠性，尤其是电压较高的器件的耐压一致性会变差。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种利用电荷耦合实现耐压的肖特基二极管及其制备方法，其耐压能力强，耐压可靠性高，制作工艺简单，并且终端保护区占用芯片整体面积的比重更低，具有极高的性价比，适宜于批量生产。
按照本发明提供的技术方案，所述利用电荷耦合实现耐压的肖特基二极管，在所述肖特基二极管的俯视平面上，包括位于半导体基板的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈并环绕包围所述有源区，终端保护区内包括邻接有源区的耐压保护区；在所述肖特基二极管的截面上，所述半导体基板包括位于上方的漂移区以及位于下方的衬底，所述衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；其创新在于：
在所述肖特基二极管的俯视平面上，有源区包括位于所述有源区最外圈的桥接元胞环，耐压保护区内包括至少一个耐压环，耐压保护区内邻近桥接元胞环的耐压环形成桥接耐压环，所述桥接耐压环与桥接元胞环相平行；
在所述肖特基二极管的截面上，桥接耐压环采用沟槽结构，所述桥接耐压沟槽由第一主面垂直向下延伸，桥接耐压沟槽的延伸深度小于漂移区的厚度，桥接耐压沟槽的内壁及底壁覆盖有耐压绝缘氧化层，在覆盖有耐压绝缘氧化层的桥接耐压沟槽内填充有耐压导电多晶硅；在桥接耐压沟槽的槽口覆盖绝缘介质层，且所述绝缘介质层还覆盖在终端保护区第一主面上的耐压绝缘氧化层上，在所述绝缘介质层上设置耐压区金属层；
在所述肖特基二极管的截面上，桥接元胞环采用沟槽结构，所述桥接元胞沟槽由第一主面垂直向下延伸，桥接耐压沟槽的延伸深度小于漂移区的厚度，桥接元胞沟槽的内壁及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的桥接元胞沟槽内填充有元胞导电多晶硅；所述元胞导电多晶硅与有源区第一主面上的有源区金属层电连接，且桥接元胞沟槽内的元胞导电多晶硅通过有源区金属层与位于桥接元胞环内圈元胞内的元胞导电多晶硅电连接；所述有源区金属层与耐压区金属层电连接，且桥接元胞沟槽内的元胞导电多晶硅与桥接耐压沟槽内的耐压导电多晶硅保持等电位。
在所述肖特基二极管的俯视平面上，在桥接耐压环与桥接元胞环间设有若干桥连体；
在所述肖特基二极管的截面上，所述桥连体采用沟槽结构，所述桥连沟槽分别与桥接耐压沟槽以及桥接元胞沟槽连接，在桥连沟槽的侧壁及底壁覆盖有桥接绝缘氧化层，在覆盖有桥接绝缘氧化层的桥连沟槽内填充有桥连导电多晶硅，所述桥连导电多晶硅与耐压导电多晶硅以及元胞导电多晶硅接触，桥接元胞沟槽内的元胞导电多晶硅通过有源区金属层、耐压区金属层以及桥连导电多晶硅与桥接耐压沟槽内的耐压导电多晶硅保持等电位。
所述元胞绝缘氧化层、耐压绝缘氧化层以及桥接绝缘氧化层为同一制造层，元胞绝缘氧化层的厚度为2000à~10000à。
在所述肖特基二极管的俯视平面上，有源区内包括位于桥接元胞环内圈若干规则排布且相互平行分布的有源元胞，有源区内的有源元胞与桥接元胞环相连；
在所述肖特基二极管的截面上，有源元胞采用沟槽结构，所述有源元胞沟槽从第一主面向下垂直向下延伸，有源元胞沟槽延伸的深度小于漂移层的厚度，在有源元胞沟槽的内壁以及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的有源元胞沟槽内填充有元胞导电多晶硅；有源元胞沟槽内的元胞导电多晶硅与有源区金属层电连接，且有源元胞沟槽内的元胞导电多晶硅通过有源区金属层与桥连元胞沟槽内的元胞导电多晶硅电连接；有源区内相互平行的有源元胞之间的间距相等。
所述耐压保护区内具有多个耐压环时，耐压保护区内的耐压环相互平行，且桥接耐压环与桥接元胞环之间的距离与有源区内相互平行有源元胞之间的距离相等。
利用电荷耦合实现耐压的肖特基二极管的制备方法，所述肖特基二极管的制备方法包括如下步骤：
a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括漂移区以及位于所述漂移区下方的衬底；
b、在上述半导体基板的第一主面上淀积硬掩膜层，并选择性地掩蔽可刻蚀所述硬掩膜层，以得到所需的硬掩膜窗口，所述硬掩膜窗口贯通硬掩膜层；
c、利用上述的硬掩膜窗口对半导体基板的第一主面进行各向异性干法刻蚀，以在漂移区内形成沟槽，所述沟槽在漂移区的深度小于漂移区的厚度，所述沟槽包括位于耐压保护区内的桥接耐压沟槽以及位于有源区内的桥接元胞沟槽；
d、去除上述第一主面上的硬掩膜层，并在半导体基板的第一主面以及上述沟槽内生长绝缘氧化层；
e、在上述第一主面上淀积导电多晶硅，所述导电多晶硅覆盖在第一主面上的绝缘氧化层上，并填充在沟槽内；
f、选择性地刻蚀上述导电多晶硅，去除绝缘氧化层上的导电多晶硅，以得到位于桥接耐压沟槽内的耐压导电多晶硅以及位于桥接元胞沟槽内的元胞导电多晶硅；
g、在上述第一主面上淀积绝缘介质层，所述绝缘介质层覆盖沟槽的槽口并支撑在绝缘氧化层上；
h、选择性地腐蚀上述绝缘介质层与绝缘氧化层，以去除有源区的绝缘介质层以及绝缘氧化层，得到位于桥接元胞沟槽内的元胞绝缘氧化层以及元胞导电多晶硅，同时得到位于桥接耐压沟槽内的耐压绝缘氧化层以及耐压导电多晶硅；
i、在上述第一主面的上方淀积金属层，所述金属层覆盖在有源区的第一主面上以及绝缘介质层上，选择性地刻蚀所述金属层，以得到位于耐压保护区内的耐压区金属层以及位于有源区内的有源区金属层，所述有源区金属层与元胞导电多晶硅电连接，耐压区金属层与耐压导电多晶硅电连接，且耐压区金属层与有源区金属层接触电连接，桥接耐压沟槽内的耐压导电多晶硅与桥接元胞沟槽内的元胞导电多晶硅保持等电位；
j、在半导体基板的第二主面上淀积背面金属层，所述背面金属层与半导体基板欧姆接触。
所述沟槽还包括桥接沟槽，所述桥接沟槽位于桥接元胞沟槽与桥接耐压沟槽之间，且桥连沟槽分别与桥接耐压沟槽以及桥接元胞沟槽连接；在桥连沟槽的侧壁及底壁覆盖有桥接绝缘氧化层，在覆盖有桥接绝缘氧化层的桥连沟槽内填充有桥连导电多晶硅，所述桥连导电多晶硅与耐压导电多晶硅以及元胞导电多晶硅接触，桥接元胞沟槽内的元胞导电多晶硅通过有源区金属层、耐压区金属层以及桥连导电多晶硅与耐压沟槽内的耐压导电多晶硅保持等电位。
所述半导体基板的材料包括硅，绝缘氧化层的厚度为2000à~10000à。
所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。
所述沟槽包括有源元胞沟槽，在有源元胞沟槽的内壁以及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的有源元胞沟槽内填充有元胞导电多晶硅；有源元胞沟槽内的元胞导电多晶硅与有源区金属层电连接，且有源元胞沟槽内的元胞导电多晶硅通过有源区金属层与桥连元胞沟槽内的元胞导电多晶硅电连接；有源区内相互平行的有源元胞之间的间距相等。
本发明的优点：
1、有源区内的有源元胞以及桥接元胞环均采用沟槽结构，并通过元胞导电多晶硅、元胞绝缘氧化层与漂移区间形成电容结构，电容结构在耐压时，利用电荷耦合原理在相邻沟槽间形成耗尽层来支撑耐压，沟槽越深，能够承受的电压也越高。同时，耐压环采用沟槽结构，并通过耐压导电多晶硅、耐压绝缘氧化层与漂移区形成电容结构，在有源区与耐压保护区的过渡区域，桥接耐压环与桥接元胞环之间利用电荷耦合原理在耐压时形成耗尽层，由于桥接耐压环内的耐压导电多晶硅与桥接元胞环内的元胞导电多晶硅之间保持等电位，因此，此处耦合出的电荷可以与漂移区内的电荷完全达到电荷平衡，从而形成与有源区内一致的耐压效果，而在沟槽间的耗尽层相连接在一起之前，由于耐压保护区的第一主面上覆盖有耐压绝缘氧化层，因此，较厚的耐压绝缘氧化层也完全可以承受此时的电压，除此以外，根据器件耐压要求的不同，可以方便设置耐压环的数量，仿真以及实验结果表明，对于100V及以下的器件，通常只需要设置1-2圈的耐压环即可完全确保耐压要求，即使对于150V-200V的器件，也只需要设置3-4圈耐压环，由于耐压环是沟槽结构，因此，相比于传统场限环和场板结构的终端耐压保护区，本发明结构的终端尺寸会大大缩小，并且具有更大的耐压容宽。
2、本发明的终端耐压保护结构非常适用于这类利用电荷耦合实现耐压的半导体器件，由于在相同耐压要求下使用了更低电阻率的漂移区材料，因此，器件的导通电阻大大降低，而耐压保护区与有源区利用了相同的耐压机理，降低了漂移区材料和终端保护区设计尺寸对耐压能力和可靠性的影响，并且，耐压保护区与有源区是同时制作形成的，并未增加额外工艺，所以，产品的性价比更高，适宜于批量生产。
附图说明
图1为现有肖特基二极管的一种具体实施结构图。
图2为现有肖特基二极管的另一种具体实施结构图。
图3为本发明肖特基二极管的俯视图。
图4为图3的A-A向剖视图。
图5为图3的B-B向剖视图。
图6~图13为本发明具体实施工艺步骤的剖视图，其中
图6为本发明半导体基板的剖视图。
图7为本发明得到硬掩膜窗口后的剖视图。
图8为本发明得到沟槽后的剖视图。
图9为本发明绝缘氧化层后的剖视图。
图10为本发明得到元胞导电多晶硅以及耐压导电多晶硅后的剖视图。
图11为本发明去除有源区的绝缘介质层以及相应的绝缘氧化层后的剖视图。
图12为本发明得到有源区金属层以及耐压区金属层后的剖视图。
图13为本发明得到背面金属层后的剖视图。
附图标记说明：1-有源区、2-终端保护区、3-耐压保护区、4-桥接元胞环、5-桥接耐压环、6-桥连体、7-耐压环、8-N型漂移区、9-N型衬底、10-背面金属层、11-有源元胞沟槽、12-桥接元胞沟槽、13-桥接耐压沟槽、14-终端耐压沟槽、15-耐压绝缘氧化层、16-耐压导电多晶硅、17-元胞绝缘氧化层、18-元胞导电多晶硅、19-绝缘介质层、20-耐压区金属层、21-有源区金属层、22-桥连沟槽、23-桥接绝缘氧化层、24-桥连导电多晶硅、25-第一主面、26-第二主面、27-硬掩膜层、28-硬掩膜窗口、29-绝缘氧化层、30--有源元胞、31-有源沟槽、32-有源绝缘氧化层、33-有源导电多晶硅、34-介质层、35-有源金属、36-耐压沟槽以及37-终端导电多晶硅。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图3、图4和图5所示：为了提高耐压能力与耐压可靠性高，降低终端保护区占用芯片整体面积的比重，本发明在所述肖特基二极管的俯视平面上，包括位于半导体基板的有源区1和终端保护区2，所述有源区1位于半导体基板的中心区，终端保护区2位于有源区1的外圈并环绕包围所述有源区1，终端保护区2内包括邻接有源区1的耐压保护区3；在所述肖特基二极管的截面上，所述半导体基板包括位于上方的N型漂移区8以及位于下方的N型衬底9，所述N型衬底9邻接N型漂移区8，N型漂移区8的上表面形成半导体基板的第一主面25，N型衬底9的下表面形成半导体基板的第二主面26；
在所述肖特基二极管的俯视平面上，有源区1包括位于所述有源区1最外圈的桥接元胞环4，耐压保护区3内包括至少一个耐压环7，耐压保护区3内邻近桥接元胞环4的耐压环7形成桥接耐压环5，所述桥接耐压环5与桥接元胞环4相平行；
在所述肖特基二极管的截面上，桥接耐压环5采用沟槽结构，所述桥接耐压沟槽13由第一主面25垂直向下延伸，桥接耐压沟槽13的延伸深度小于N型漂移区8的厚度，桥接耐压沟槽13的内壁及底壁覆盖有耐压绝缘氧化层15，在覆盖有耐压绝缘氧化层15的桥接耐压沟槽13内填充有耐压导电多晶硅16；在桥接耐压沟槽13的槽口覆盖绝缘介质层19，且所述绝缘介质层19还覆盖在终端保护区2第一主面25上的耐压绝缘氧化层15上，在所述绝缘介质层19上设置耐压区金属层20；
在所述肖特基二极管的截面上，桥接元胞环4采用沟槽结构，所述桥接元胞沟槽12由第一主面25垂直向下延伸，桥接耐压沟槽12的延伸深度小于N型漂移区8的厚度，桥接元胞沟槽12的内壁及底壁覆盖有元胞绝缘氧化层17，在覆盖有元胞绝缘氧化层17的桥接元胞沟槽12内填充有元胞导电多晶硅18；所述元胞导电多晶硅18与有源区1第一主面25上的有源区金属层21电连接，且桥接元胞沟槽12内的元胞导电多晶硅18通过有源区金属层21与位于桥接元胞环4内圈元胞内的元胞导电多晶硅18电连接；所述有源区金属层21与耐压区金属层20接触并电连接，且桥接元胞沟槽12内的元胞导电多晶硅18与桥接耐压沟槽13内的耐压导电多晶硅16保持等电位。
具体地，有源区1位于中心区，终端保护区2位于有源区1的外圈，终端保护区2内的耐压保护区3邻接有源区1，终端保护区2内覆盖有耐压区金属层20的区域用于形成耐压保护区3，耐压保护区3与所述耐压保护区3外圈的区域共同形成终端保护区2。
本发明实施例中，在有源区1的最外圈形成桥接元胞环4，即有源区1由桥接元胞环4以及位于所述桥接元胞环4内圈的区域共同形成。此外，终端耐压区3内设置至少一个耐压环7，在耐压环7中邻近桥接元胞环4的耐压环7形成桥接耐压环5，终端耐压区3内的所有耐压环7均与桥接元胞环4呈平行分布，即桥接耐压环5与桥接元胞环4相互平行，且桥接耐压环5邻近桥接元胞环4。
在有源区1内，桥接元胞沟槽12内的元胞导电多晶硅18通过元胞绝缘氧化层17与桥接元胞沟槽12的侧壁以及底壁连接，桥接元胞沟槽12内的元胞导电多晶硅18与有源区金属层21接触并电连接；在耐压保护区3内，桥接耐压沟槽13内的耐压导电多晶硅16通过耐压绝缘氧化层15与桥接耐压沟槽13的侧壁以及底壁连接，耐压导电多晶硅16与位于桥接耐压沟槽13槽口上方的绝缘介质层19接触，绝缘介质层19与第一主面25间通过覆盖在第一主面25上的耐压绝缘氧化层15相连接，终端保护区2的第一主面25上的耐压绝缘氧化层25与桥接耐压沟槽13内的耐压元胞沟槽15相互连接成一体。
在有源区1内，元胞导电多晶硅18、元胞绝缘介质层17与N型漂移区8间形成电容结构，能利用电荷耦合原理形成耗尽层来支撑电压。同时，在耐压保护区3内，耐压导电多晶硅16、耐压绝缘氧化层15与N型漂移区8同样形成电容结构。桥接元胞环4与桥接耐压环5利用电荷耦合原理在耐压时形成耗尽层，由于桥接元胞沟槽12内的元胞导电多晶硅18与桥接耐压沟槽13内的耐压导电多晶硅16保持等电位，因此，耦合出的电荷可以与N型漂移区8内的电荷完全达到电荷平衡，从而形成于有源区1内一致的耐压效果，而在桥接元胞沟槽12与桥接耐压沟槽13间的耗尽层连接在一起之前，通过耐压保护区3的第一主面25上较厚的耐压绝缘氧化层15完全可以承受此时的电压。在具体实施时，根据耐压的要求，可以在耐压保护区3内设置不同数量的耐压环7。此外，对于P导电类型的漂移区8，整个肖特基二极管的具体结构与N导电类型漂移区8的结构一致，具体可以参考上述描述，此处不再赘述。
进一步地，为了能实现桥接元胞环4内元胞导电多晶硅18与桥接耐压环5内耐压导电多晶硅16之间保持等电位，本发明实施例中，在所述肖特基二极管的俯视平面上，在桥接耐压环5与桥接元胞环4间设有若干桥连体6；
在所述肖特基二极管的截面上，所述桥连体6采用沟槽结构，所述桥连沟槽22分别与桥接耐压沟槽13以及桥接元胞沟槽12连接，在桥连沟槽22的侧壁及底壁覆盖有桥接绝缘氧化层23，在覆盖有桥接绝缘氧化层23的桥连沟槽22内填充有桥连导电多晶硅24，所述桥连导电多晶硅24与耐压导电多晶硅16以及元胞导电多晶硅18接触，桥接元胞沟槽12内的元胞导电多晶硅18通过桥连导电多晶硅24与桥接耐压沟槽13内的耐压导电多晶硅16保持等电位。
本发明实施例中，有源区金属层21与桥接元胞沟槽12内的元胞导电多晶硅18电连接，耐压区金属层20与有源区金属层21电连接；桥连体6位于桥接元胞环4与桥接耐压环5之间，桥连体6内的桥连导电多晶硅24与桥接元胞沟槽12内的元胞导电多晶硅18、桥接耐压沟槽13内的耐压导电多晶硅13相接触，从而能够实现桥接元胞环4内的元胞导电多晶硅18与桥接耐压环5内的耐压导电多晶硅16保持等电位。具体地，可以让耐压导电多晶硅16、桥连导电多晶硅24两者中的至少一个与耐压区金属层20电连接，或元胞导电多晶硅18、桥连导电多晶硅24两者中的至少一个与有源区金属层21电连接，从而能够实现桥接元胞环4内的元胞导电多晶硅18与桥接耐压环5内的耐压导电多晶硅16保持等电位。
此外，为了能够让桥接元胞环4内的元胞导电多晶硅18与桥接耐压环5内的耐压导电多晶硅16实现保持等电位，还可以使得有源区金属层21与桥接元胞环4内的元胞导电多晶硅18电连接，而桥接耐压环5中的耐压导电多晶硅16通过接触孔等方式与耐压区金属层20电连接，由于耐压区金属层20与有源区金属层21之间的电连接，能实现桥接元胞环4内的元胞导电多晶硅18与桥接耐压环5内的耐压导电多晶硅16之间实现始终保持等电位。实现耐压区金属层20与桥接耐压环5内耐压导电多晶硅16电连接的接触孔需要贯通绝缘介质层19等，实现耐压区金属层20与桥接耐压环5内耐压导电多晶硅16之间的接触电连接。在具体实施时，桥接元胞环4内元胞导电多晶硅18与桥接耐压环5内耐压导电多晶硅16之间保持等电位的方式不限于上述的两种具体实施结构，可以根据需要进行选择，只要能够实现两者保持等电位即可，此处不再一一列举。
所述元胞绝缘氧化层17、耐压绝缘氧化层15以及桥接绝缘氧化层23为同一制造层，元胞绝缘氧化层17的厚度为2000à~10000à。本发明实施例中，元胞绝缘氧化层17、耐压绝缘氧化层15以及桥接绝缘氧化层23的厚度用于保证在耗尽层连接之前能够承受电压。
在所述肖特基二极管的俯视平面上，有源区1内包括位于桥接元胞环4内圈若干规则排布且相互平行分布的有源元胞30，有源区1内的有源元胞30与桥接元胞环4相连；
在所述肖特基二极管的截面上，有源元胞30采用沟槽结构，所述有源元胞沟槽11从第一主面25向下垂直向下延伸，有源元胞沟槽11延伸的深度小于N型漂移层8的厚度，在有源元胞沟槽11的内壁以及底壁覆盖有元胞绝缘氧化层17，在覆盖有元胞绝缘氧化层17的有源元胞沟槽11内填充有元胞导电多晶硅18；有源元胞沟槽11内的元胞导电多晶硅18与有源区金属层21电连接，且有源元胞沟槽11内的元胞导电多晶硅18通过有源区金属层21与桥连元胞沟槽22内的元胞导电多晶硅24电连接；有源区1内相互平行的有源元胞30之间的间距相等。
本发明实施例中，有源元胞30在桥接元胞环4的内圈规则排布且相互平行，有源元胞30可以呈条形或其他形状，图2中示出了有源元胞30呈条形分布的示意图，有源元胞30的两端与桥接元胞环4相连，有源元胞30内的元胞导电多晶硅18与桥接元胞环4内的元胞导电多晶硅18均与有源区金属层21电连接，从而将有源区1内的有源元胞30与桥接元胞环4并联成一体。有源元胞沟槽11内的元胞绝缘氧化层17与桥接元胞沟槽12内的元胞绝缘氧化层17为同一制造层，有源 元胞沟槽11内的元胞导电多晶硅18与桥接元胞沟槽12内的元胞导电多晶硅18为同一制造层。
所述耐压保护区3内具有多个耐压环7时，耐压保护区3内的耐压环7相互平行，且桥接耐压环5与桥接元胞环4之间的距离与有源区1内相互平行有源元胞30之间的距离相等。
本发明实施例中，根据耐压的要求不同，可以在耐压保护区3内设置不同数量的耐压环7，多个耐压环7之间相互平行，邻近桥接元胞环4的耐压环7形成桥接耐压环5，其余的耐压环7也可以采用沟槽结构，包括终端耐压沟槽14，所述终端耐压沟槽14的内壁以及底壁覆盖有耐压绝缘氧化层15，在覆盖有耐压绝缘氧化层15的终端耐压沟槽14内填充有耐压导电多晶硅16。绝缘介质层19覆盖终端耐压沟槽14的槽口，绝缘介质层19与终端耐压沟槽14内的耐压导电多晶硅16相接触。终端耐压沟槽14内的耐压绝缘氧化层15与桥接耐压环5内的耐压绝缘氧化层15为同一制造层，终端耐压沟槽14内的耐压导电多晶硅16与桥接耐压环5内的耐压导电多晶硅16为同一制造层。
如图6~图13所示，上述利用电荷耦合实现耐压的肖特基二极管可以通过下述工艺步骤制备得到，所述肖特基二极管的制备方法包括如下步骤：
a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面25与第二主面26，在第一主面25与第二主面26间包括N型漂移区8以及位于所述N型漂移区8下方的N型衬底9；
如图6所示，半导体基板的材料包括硅，N型漂移区8的上表面形成第一主面25，N型衬底9的下表面形成第二主面26。
b、在上述半导体基板的第一主面26上淀积硬掩膜层27，并选择性地掩蔽可刻蚀所述硬掩膜层27，以得到所需的硬掩膜窗口28，所述硬掩膜窗口28贯通硬掩膜层27；
如图7所示，所述硬掩膜层27为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。对硬掩膜层27刻蚀得到硬掩膜窗口28的过程为本技术领域人员所熟知，此处赘述。
c、利用上述的硬掩膜窗口28对半导体基板的第一主面25进行各向异性干法刻蚀，以在N型漂移区8内形成沟槽，所述沟槽在N型漂移区8的深度小于N型漂移区8的厚度，所述沟槽包括位于耐压保护区3内的桥接耐压沟槽13以及位于有源区1内的桥接元胞沟槽12；
如图8所示，利用硬掩膜窗口28对第一主面25进行各向异性干法刻蚀时，在具有硬掩膜窗口28的下方能形成沟槽，从而得到桥接耐压沟槽13与桥接元胞沟槽12。有源区1内还具有有源元胞沟槽11，当耐压保护区3具有多个耐压环7时，还包括终端耐压沟槽14，所述有源元胞沟槽11、桥接元胞沟槽12、桥接耐压沟槽13以及终端耐压沟槽14为同一工艺步骤制备得到。
本发明实施例中，为了能够实现桥接元胞环4与桥接耐压环5之间的连接，沟槽还包括桥连沟槽22，桥连沟槽22与桥接元胞沟槽12、桥接耐压沟槽13相连通。
d、去除上述第一主面25上的硬掩膜层27，并在半导体基板的第一主面25以及上述沟槽内生长绝缘氧化层29；
如图9所示，通过常规的工艺去除硬掩膜层27，然后热氧化等工艺生长绝缘氧化层29，所述绝缘氧化层29的厚度为2000à~10000à，绝缘氧化层29同时生长在第一主面25上以及相对应沟槽的侧壁与底壁上，通过绝缘氧化层29能形成所需的元胞绝缘氧化层17以及耐压绝缘氧化层15。绝缘氧化层29同样会覆盖在桥连沟槽22的侧壁以及底壁，以形成桥接绝缘氧化层23。
e、在上述第一主面25上淀积导电多晶硅，所述导电多晶硅覆盖在第一主面上的绝缘氧化层29上，并填充在沟槽内；
本发明实施例中，此步骤中的导电多晶硅用于形成所需的元胞导电多晶硅18、耐压导电多晶硅16以及桥连导电多晶硅24。
f、选择性地刻蚀上述导电多晶硅，去除绝缘氧化层29上的导电多晶硅，以得到位于桥接耐压沟槽13内的耐压导电多晶硅16以及位于桥接元胞沟槽12内的元胞导电多晶硅18；
如图10所示，去除绝缘氧化层29上的导电多晶硅，保留位于沟槽内的导电多晶硅，从而得到位于桥接耐压沟槽13内的耐压导电多晶硅16以及位于桥接元胞沟槽12内的元胞导电多晶硅18；此外，还能得到有源元胞沟槽11内的元胞导电多晶硅18，桥连沟槽22内的桥连导电多晶硅24，当有多个耐压环7时，还能得到终端耐压沟槽14内的耐压导电多晶硅16。
g、在上述第一主面25上淀积绝缘介质层19，所述绝缘介质层19覆盖沟槽的槽口并支撑在绝缘氧化层29上；
本发明实施例中，绝缘介质层19覆盖沟槽的槽口，绝缘介质层19能与沟槽内的导电多晶硅相接触。
h、选择性地腐蚀上述绝缘介质层19与绝缘氧化层29，以去除有源区1的绝缘介质层19以及绝缘氧化层29，得到位于桥接元胞沟槽12内的元胞绝缘氧化层17以及元胞导电多晶硅18，同时得到位于桥接耐压沟槽13内的耐压绝缘氧化层15以及耐压导电多晶硅16；
如图11所示，通过选择性地掩蔽和刻蚀绝缘介质层19以及绝缘氧化层29，去除有源区1第一主面上方的绝缘介质层19与绝缘氧化层29，从而得到桥接元胞沟槽12内的元胞绝缘氧化层17以及元胞导电多晶硅18，同时，能得到有源元胞沟槽11内的元胞绝缘氧化层17以及元胞导电多晶硅18。此外，通过绝缘氧化层29形成耐压绝缘氧化层15，通过绝缘氧化层29形成桥接绝缘氧化层22，耐压绝缘氧化层15覆盖在终端保护区2的第一主面25上，同时覆盖在桥接耐压沟槽13和/或终端耐压沟槽14的侧壁或底壁上。
i、在上述第一主面25的上方淀积金属层，所述金属层覆盖在有源区1的第一主面25上以及绝缘介质层19上，选择性地刻蚀所述金属层，以得到位于耐压保护区3内的耐压区金属层20以及位于有源区1内的有源区金属层21，所述有源区金属层21与元胞导电多晶硅18电连接，耐压区金属层20与耐压导电多晶硅电16连接，且耐压区金属层20与有源区金属层21接触电连接，桥接耐压沟槽13内的耐压导电多晶硅16与桥接元胞沟槽12内的元胞导电多晶硅18保持等电位；
如图12所示，桥接沟槽22内的桥连导电多晶硅24分别与桥接元胞沟槽12内的元胞导电多晶硅18、桥接耐压沟槽13内的耐压导电多晶硅16接触，从而桥接元胞环4内的元胞导电多晶硅18通过有源区金属层21、桥连导电多晶硅24以及耐压区金属层20与桥接耐压环5内的耐压导电多晶硅16间保持等电位。
j、在半导体基板的第二主面26上淀积背面金属层10，所述背面金属层10与半导体基板欧姆接触。
如图13所示，背面金属层10与N型衬底9欧姆接触，通过背面金属层10用于形成肖特基二极管的一个电极。
本发明耐压保护区的工作机理为：桥接元胞沟槽12内的元胞导电多晶硅18与桥接耐压沟槽13内的耐压导电多晶硅16通过桥连沟槽22内的桥连导电多晶硅24电性连接在一起，保持相等电位，而桥接元胞沟槽12内的元胞导电多晶硅18是与有源区金属层21电性连接在一起，因此，元胞导电多晶硅18与耐压导电多晶硅16是与肖特基二极管的阳极保持相等电位。当器件反向耐压工作时，器件的阴极通过背面金属层10施加一个相对于阳极的高电位，该高电位在桥接元胞沟槽12与桥接耐压沟槽13附近的N型漂移区8内耦合出电荷，并且进一步在N型漂移区8内形成耗尽层，在相邻耗尽层接触连接之前，终端保护区2内的高电场是由终端保护区2第一主面25上的耐压绝缘氧化层15所承受的，随着耗尽层接触连接在一起，高电场即开始由耗尽层所承担，对比图1以及图2中的终端耐压保护结构，本发明在终端保护区2内设置了至少一个以上的耐压环7，并且将桥接耐压沟槽13中的耐压导电多晶硅16与桥接元胞沟槽12中的元胞导电多晶硅18连接为等电位，因此，比原有结构中在有源区1与终端保护区2的过渡区域具有更高、更稳定的耐压能力，具有更高的击穿电压。
Claims (10)
1.一种利用电荷耦合实现耐压的肖特基二极管，在所述肖特基二极管的俯视平面上，包括位于半导体基板的有源区和终端保护区，所述有源区位于半导体基板的中心区，终端保护区位于有源区的外圈并环绕包围所述有源区，终端保护区内包括邻接有源区的耐压保护区；在所述肖特基二极管的截面上，所述半导体基板包括位于上方的漂移区以及位于下方的衬底，所述衬底邻接漂移区，漂移区的上表面形成半导体基板的第一主面，衬底的下表面形成半导体基板的第二主面；其特征是：
在所述肖特基二极管的俯视平面上，有源区包括位于所述有源区最外圈的桥接元胞环，耐压保护区内包括至少一个耐压环，耐压保护区内邻近桥接元胞环的耐压环形成桥接耐压环，所述桥接耐压环与桥接元胞环相平行；
在所述肖特基二极管的截面上，桥接耐压环采用沟槽结构，所述桥接耐压沟槽由第一主面垂直向下延伸，桥接耐压沟槽的延伸深度小于漂移区的厚度，桥接耐压沟槽的内壁及底壁覆盖有耐压绝缘氧化层，在覆盖有耐压绝缘氧化层的桥接耐压沟槽内填充有耐压导电多晶硅；在桥接耐压沟槽的槽口覆盖绝缘介质层，且所述绝缘介质层还覆盖在终端保护区第一主面上的耐压绝缘氧化层上，在所述绝缘介质层上设置耐压区金属层；
在所述肖特基二极管的截面上，桥接元胞环采用沟槽结构，所述桥接元胞沟槽由第一主面垂直向下延伸，桥接元胞沟槽的延伸深度小于漂移区的厚度，桥接元胞沟槽的内壁及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的桥接元胞沟槽内填充有元胞导电多晶硅；所述元胞导电多晶硅与有源区第一主面上的有源区金属层电连接，且桥接元胞沟槽内的元胞导电多晶硅通过有源区金属层与位于桥接元胞环内圈元胞内的元胞导电多晶硅电连接；所述有源区金属层与耐压区金属层电连接，且桥接元胞沟槽内的元胞导电多晶硅与桥接耐压沟槽内的耐压导电多晶硅保持等电位。
2.根据权利要求1所述的利用电荷耦合实现耐压的肖特基二极管，其特征是：在所述肖特基二极管的俯视平面上，在桥接耐压环与桥接元胞环间设有若干桥连体；
在所述肖特基二极管的截面上，所述桥连体采用沟槽结构，所述桥连沟槽分别与桥接耐压沟槽以及桥接元胞沟槽连接，在桥连沟槽的侧壁及底壁覆盖有桥接绝缘氧化层，在覆盖有桥接绝缘氧化层的桥连沟槽内填充有桥连导电多晶硅，所述桥连导电多晶硅与耐压导电多晶硅以及元胞导电多晶硅接触，桥接元胞沟槽内的元胞导电多晶硅通过桥连导电多晶硅与桥接耐压沟槽内的耐压导电多晶硅保持等电位。
3.根据权利要求2所述的利用电荷耦合实现耐压的肖特基二极管，其特征是：所述元胞绝缘氧化层、耐压绝缘氧化层以及桥接绝缘氧化层为同一制造层，元胞绝缘氧化层的厚度为2000à~10000à。
4.根据权利要求1所述的利用电荷耦合实现耐压的肖特基二极管，其特征是：在所述肖特基二极管的俯视平面上，有源区内包括位于桥接元胞环内圈若干规则排布且相互平行分布的有源元胞，有源区内的有源元胞与桥接元胞环相连；
在所述肖特基二极管的截面上，有源元胞采用沟槽结构，所述有源元胞沟槽从第一主面向下垂直向下延伸，有源元胞沟槽延伸的深度小于漂移层的厚度，在有源元胞沟槽的内壁以及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的有源元胞沟槽内填充有元胞导电多晶硅；有源元胞沟槽内的元胞导电多晶硅与有源区金属层电连接，且有源元胞沟槽内的元胞导电多晶硅通过有源区金属层与桥连元胞沟槽内的元胞导电多晶硅电连接；有源区内相互平行的有源元胞之间的间距相等。
5.根据权利要求4所述的利用电荷耦合实现耐压的肖特基二极管，其特征是：所述耐压保护区内具有多个耐压环时，耐压保护区内的耐压环相互平行，且桥接耐压环与桥接元胞环之间的距离与有源区内相互平行有源元胞之间的距离相等。
6.利用电荷耦合实现耐压的肖特基二极管的制备方法，其特征是，所述肖特基二极管的制备方法包括如下步骤：
（a）、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括漂移区以及位于所述漂移区下方的衬底；
（b）、在上述半导体基板的第一主面上淀积硬掩膜层，并选择性地掩蔽可刻蚀所述硬掩膜层，以得到所需的硬掩膜窗口，所述硬掩膜窗口贯通硬掩膜层；
（c）、利用上述的硬掩膜窗口对半导体基板的第一主面进行各向异性干法刻蚀，以在漂移区内形成沟槽，所述沟槽在漂移区的深度小于漂移区的厚度，所述沟槽包括位于耐压保护区内的桥接耐压沟槽以及位于有源区内的桥接元胞沟槽；
（d）、去除上述第一主面上的硬掩膜层，并在半导体基板的第一主面以及上述沟槽内生长绝缘氧化层；
（e）、在上述第一主面上淀积导电多晶硅，所述导电多晶硅覆盖在第一主面上的绝缘氧化层上，并填充在沟槽内；
（f）、选择性地刻蚀上述导电多晶硅，去除绝缘氧化层上的导电多晶硅，以得到位于桥接耐压沟槽内的耐压导电多晶硅以及位于桥接元胞沟槽内的元胞导电多晶硅；
（g）、在上述第一主面上淀积绝缘介质层，所述绝缘介质层覆盖沟槽的槽口并支撑在绝缘氧化层上；
（h）、选择性地腐蚀上述绝缘介质层与绝缘氧化层，以去除有源区的绝缘介质层以及绝缘氧化层，得到位于桥接元胞沟槽内的元胞绝缘氧化层以及元胞导电多晶硅，同时得到位于桥接耐压沟槽内的耐压绝缘氧化层以及耐压导电多晶硅；
（i）、在上述第一主面的上方淀积金属层，所述金属层覆盖在有源区的第一主面上以及绝缘介质层上，选择性地刻蚀所述金属层，以得到位于耐压保护区内的耐压区金属层以及位于有源区内的有源区金属层，所述有源区金属层与元胞导电多晶硅电连接，耐压区金属层与耐压导电多晶硅电连接，且耐压区金属层与有源区金属层接触电连接，桥接耐压沟槽内的耐压导电多晶硅与桥接元胞沟槽内的元胞导电多晶硅保持等电位；
（j）、在半导体基板的第二主面上淀积背面金属层，所述背面金属层与半导体基板欧姆接触。
7.根据权利要求6所述利用电荷耦合实现耐压的肖特基二极管的制备方法，其特征是：所述沟槽还包括桥接沟槽，所述桥接沟槽位于桥接元胞沟槽与桥接耐压沟槽之间，且桥连沟槽分别与桥接耐压沟槽以及桥接元胞沟槽连接；在桥连沟槽的侧壁及底壁覆盖有桥接绝缘氧化层，在覆盖有桥接绝缘氧化层的桥连沟槽内填充有桥连导电多晶硅，所述桥连导电多晶硅与耐压导电多晶硅以及元胞导电多晶硅接触，桥接元胞沟槽内的元胞导电多晶硅通过桥连导电多晶硅与耐压沟槽内的耐压导电多晶硅保持等电位。
8.根据权利要求7所述利用电荷耦合实现耐压的肖特基二极管的制备方法，其特征是：所述半导体基板的材料包括硅，绝缘氧化层的厚度为2000à~10000à。
9.根据权利要求6所述利用电荷耦合实现耐压的肖特基二极管的制备方法，其特征是：所述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。
10.根据权利要求6所述利用电荷耦合实现耐压的肖特基二极管的制备方法，其特征是：所述沟槽包括有源元胞沟槽，在有源元胞沟槽的内壁以及底壁覆盖有元胞绝缘氧化层，在覆盖有元胞绝缘氧化层的有源元胞沟槽内填充有元胞导电多晶硅；有源元胞沟槽内的元胞导电多晶硅与有源区金属层电连接，且有源元胞沟槽内的元胞导电多晶硅通过有源区金属层与桥连元胞沟槽内的元胞导电多晶硅电连接；有源区内相互平行的有源元胞之间的间距相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510149712.4A CN104752523A (zh) | 2015-03-31 | 2015-03-31 | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510149712.4A CN104752523A (zh) | 2015-03-31 | 2015-03-31 | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104752523A true CN104752523A (zh) | 2015-07-01 |
Family
ID=53591914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510149712.4A Pending CN104752523A (zh) | 2015-03-31 | 2015-03-31 | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752523A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914230A (zh) * | 2016-05-06 | 2016-08-31 | 张家港凯思半导体有限公司 | 一种超低功耗半导体功率器件及制备方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050230777A1 (en) * | 2004-03-04 | 2005-10-20 | Davide Chiola | Termination design with multiple spiral trench rings |
| CN103824883A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 |
| CN104112768A (zh) * | 2013-04-19 | 2014-10-22 | 实用半导体有限公司 | 半导体装置及其终端区结构 |
-
2015
- 2015-03-31 CN CN201510149712.4A patent/CN104752523A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050230777A1 (en) * | 2004-03-04 | 2005-10-20 | Davide Chiola | Termination design with multiple spiral trench rings |
| CN103824883A (zh) * | 2012-11-19 | 2014-05-28 | 比亚迪股份有限公司 | 一种具有终端耐压结构的沟槽mosfet的及其制造方法 |
| CN104112768A (zh) * | 2013-04-19 | 2014-10-22 | 实用半导体有限公司 | 半导体装置及其终端区结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105914230A (zh) * | 2016-05-06 | 2016-08-31 | 张家港凯思半导体有限公司 | 一种超低功耗半导体功率器件及制备方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN113594264B (zh) * | 2021-07-26 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100499164C (zh) | 沟槽半导体器件及其制造方法 | |
| CN104716192B (zh) | 利用电荷耦合实现耐压的功率mos器件及其制备方法 | |
| KR101966148B1 (ko) | 개선된 종단 구조를 구비한 고전압 트렌치 dmos 소자 | |
| CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| TWI657583B (zh) | 具有多重場張馳溝渠的終端結構以用於高電壓應用的溝渠式ｍｏｓ裝置 | |
| CN105895709A (zh) | 半导体器件和相关联的制造方法 | |
| CN101807574A (zh) | 一种沟槽型功率mos器件及其制造方法 | |
| CN105470309A (zh) | 具有防静电保护结构的低压mosfet器件及其制造方法 | |
| CN102544107A (zh) | 一种改进型终端结构的功率mos器件及其制造方法 | |
| CN104078506A (zh) | 半导体器件 | |
| CN105448997B (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN102623504A (zh) | 具有新型终端结构的超结半导体器件及其制造方法 | |
| CN104752523A (zh) | 利用电荷耦合实现耐压的肖特基二极管及其制备方法 | |
| JP4204895B2 (ja) | 半導体装置 | |
| CN202473933U (zh) | 一种改进型终端结构的功率mos器件 | |
| CN105321996A (zh) | 半导体装置 | |
| CN104377245A (zh) | 一种沟槽型mos器件及其制造方法和终端保护结构 | |
| CN204558472U (zh) | 利用电荷耦合实现耐压的肖特基二极管 | |
| CN105977295B (zh) | 半导体装置 | |
| CN106935645B (zh) | 具有底部栅极的金氧半场效晶体管功率元件 | |
| CN104900717A (zh) | 半导体装置 | |
| CN110993683A (zh) | 一种功率半导体器件及其制作方法 | |
| CN205376537U (zh) | 改善反向恢复特性及雪崩能力的超结mos器件 | |
| CN204497236U (zh) | 利用电荷耦合实现耐压的功率mos器件 | |
| CN113314599B (zh) | 复合终端结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150701 |
|
| RJ01 | Rejection of invention patent application after publication |