CN113594264B - 一种带凹槽结构的肖特基二极管 - Google Patents

一种带凹槽结构的肖特基二极管 Download PDF

Info

Publication number
CN113594264B
CN113594264B CN202110843344.9A CN202110843344A CN113594264B CN 113594264 B CN113594264 B CN 113594264B CN 202110843344 A CN202110843344 A CN 202110843344A CN 113594264 B CN113594264 B CN 113594264B
Authority
CN
China
Prior art keywords
test
value
width
target
preset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110843344.9A
Other languages
English (en)
Other versions
CN113594264A (zh
Inventor
洪学天
林和
牛崇实
黄宏嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Original Assignee
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongda Xinyuan Shenzhen Semiconductor Co ltd filed Critical Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority to CN202110843344.9A priority Critical patent/CN113594264B/zh
Publication of CN113594264A publication Critical patent/CN113594264A/zh
Application granted granted Critical
Publication of CN113594264B publication Critical patent/CN113594264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Optimization (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Operations Research (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种带凹槽结构的肖特基二极管，包括：半导体衬底；半导体层，设置于半导体衬底上，半导体层的上表面依次开设有多个凹槽、第一限位槽和多个第二限位槽；肖特基势垒层，设置于半导体层上；第一接触层，设置于肖特基势垒层上，分别与肖特基势垒层和第一电极电连接；第二接触层，设置于半导体层上除肖特基势垒层之外的区域，与半导体层电连接。本发明的带沟槽结构的肖特基二极管，各凹槽形成肖特基二极管的有源区，在研究如何制造出反向漏电流较小的二极管时，只要改变各凹槽之间的距离进行测试即可，无需重新设计并制造出不同的二极管，一定程度上提升了研究的便利性且减少了成本。

Description

一种带凹槽结构的肖特基二极管
技术领域
本发明涉及半导体技术领域，特别涉及一种带凹槽结构的肖特基二极管。
背景技术
目前，二极管的反向漏电流越小，其单向导电性越好，但是，在研究如何制造出反向漏电流较小的二极管时，需不断制造再进行测试，十分复杂且成本巨大。
发明内容
本发明目的之一在于提供了一种带凹槽结构的肖特基二极管，各凹槽形成肖特基二极管的有源区，在研究如何制造出反向漏电流较小的二极管时，只要改变各凹槽之间的距离进行测试即可，无需重新设计并制造出不同的二极管，一定程度上提升了研究的便利性且减少了成本。
本发明实施例提供的一种带凹槽结构的肖特基二极管，包括：
半导体衬底；
半导体层，设置于半导体衬底上，半导体层的上表面依次开设有多个凹槽、第一限位槽和多个第二限位槽；凹槽的内外壁覆盖有第一绝缘层，第一限位槽的内外壁覆盖有第二绝缘层，第二限位槽的内外壁覆盖有第三绝缘层；凹槽和第一限位槽内分别设置有第一电极，第二限位槽内设置有第二电极；
肖特基势垒层，设置于半导体层上，肖特基势垒层覆盖凹槽、各凹槽之间形成多个第一凸脊的表面、第一限位槽和与第一限位槽相邻的凹槽之间形成第二凸脊的表面和第一限位槽开口区域中除背离凹槽的方向的外壁之外的区域；
第一接触层，设置于肖特基势垒层上，分别与肖特基势垒层和第一电极电连接，第一接触层的上侧部分向背离凹槽的方向延伸；
第二接触层，设置于半导体层上除肖特基势垒层之外的区域，与半导体层电连接。
优选的，半导体衬底的第一杂质浓度大于半导体层的第二杂质浓度。
优选的，各凹槽形成肖特基二极管的有源区。
优选的，各凹槽具有相同的第一宽度，第一限位槽的第二宽度大于等于第一宽度；
第二宽度小于等于二极管雪崩击穿电压下空间电荷区宽度的一半。
优选的，第一接触层的上侧部分向背离凹槽的方向延伸的延伸部分覆盖于第二接触层上，延伸部分的长度大于等于二极管雪崩击穿电压时半导体层中空间电荷区的宽度。
优选的，凹槽、第一限位槽和第二限位槽的深度相同。
优选的，第一绝缘层、第二绝缘层和第三绝缘层的厚度相同。
优选的，半导体衬底和半导体层的导电类型不同。
优选的，各第一凸脊的宽度值的确定步骤如下：
获取肖特基二极管的除宽度值之外的多个参数；
基于预设的影响值对照库，确定参数对应的影响值；
从多个参数中剔除掉影响值小于等于预设的影响值阈值的影响值，完成剔除后，获得多个目标参数；
获取预设的测试宽度值集合，对测试宽度值集合进行预处理，完成预处理后，获得目标测试宽度值集合；
获取各第一凸脊的排列顺序，基于排列顺序将目标测试宽度值集合中的多个目标测试宽度值进行随机组合，获得多个测试宽度值组合；
获取预设的模拟测试模型，将多个目标参数输入模拟测试模型进行模拟测试模型的初始化配置；
待模拟测试模型初始化配置完成后，选取一个测试宽度值组合输入模拟测试模型进行模拟测试；
待模拟测试模型测试完成后，获取模拟测试模型输出的多个测试结果值以及与测试结果值一一对应的测试权重；
基于测试结果值和对应测试权重，计算选取的测试宽度值组合的适宜度，计算公式如下：
Figure BDA0003179858130000021
其中，cl为适宜度，di为第i个测试结果值，Oi为第i个测试结果值对应的测试权重，n为测试结果值的总数目，li为中间变量，O0为预设的权重阈值，μ1和μ2为预设的权重值，
Figure BDA0003179858130000022
待全部测试宽度值组合均被选取输入模拟测试模型完成模拟测试后，选取适宜度的最大值作为第一目标值；
获取预设的误差记录数据库，误差记录数据库包括：多个误差记录以及与误差记录一一对应的误差程度值，基于误差程度值对第一目标值进行下调，下调公式如下：
Figure BDA0003179858130000031
其中，σ′为下调后的第一目标值，σ为下调前的第一目标值，rt为第t个误差程度值，r0为预设的误差程度值阈值，z为误差程度值的总数目，J为预设的下调幅度值；
下调完成后，将下调后的第一目标值作为第二目标值；
基于第一目标值和第二目标值制成适宜度筛选区间；
基于适宜度筛选区间对各测试宽度值组合进行筛选，筛选出适宜度落在适宜度筛选区间内的对应测试宽度值组合，每次筛选时，将筛选出的测试宽度值组合作为一个测试任务项；
筛选完成后，获得多个测试任务项；
下发测试多个测试任务项至预设的多个测试组，测试组包括：人工测试组和仪器测试组，由测试组基于被下发的测试任务项进行真实测试；
获取各测试组进行真实测试后获得的与测试任务项一一对应的多个真实测试结果；
获取测试组进行真实测试时产生的测试过程记录，对测试过程记录进行特征提取，获得多个第一特征；
获取预设的不规范特征数据库，将第一特征与不规范特征数据库中的第二特征进行匹配；
若存在匹配符合，将对应测试过程记录对应的测试组记作不合格；
从多个真实测试结果中剔除掉被记作不合格的测试组进行真实测试后获得的真实测试结果，剔除完成后，获得多个目标真实测试结果；
获取预设的提取模型，将多个目标真实测试结果输入提取模型进行最佳目标真实测试结果的提取；
将最佳目标真实测试结果对应的测试任务项内的各目标测试宽度值对应作为各第一凸脊的宽度值，完成确定。
优选的，对测试宽度值集合进行预处理的步骤如下：
获取预设的预测模型，将多个目标参数输入预测模型进行适宜宽度值范围的预测；
预测完成后，获取预测模型附加输出的与适宜宽度值范围的上限值对应的第一扩大系数以及与适宜宽度值范围的下限值对应的第二扩大系数；
基于第一扩大系数对上限值进行上调，上调公式如下：
α′＝k1α
其中，α′为上调后的上限值，α为上调前的上限值，k1为第一扩大系数；
基于第二扩大系数对下限值进行下调，下调公式如下：
β′＝k2β
其中，β′为下调后的下限值，β为下调前的下限值，k2为第二扩大系数；
基于下调后的上限值和下调后的下限值制成宽度值筛选区间；
基于宽度值筛选区间对测试宽度值集合中的多个测试宽度值进行筛选，筛选出多个测试宽度值中落在宽度值筛选区间内的测试宽度值，并组合成目标测试宽度值集合，完成预处理。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中一种带凹槽结构的肖特基二极管的示意图；
图中：
1、半导体衬底；2、半导体层；3、肖特基势垒层；4、第一接触层；5、第二接触层；21、凹槽；22、第一限位槽；23、第二限位槽；24、第一凸脊；25、第二凸脊。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例提供了一种带凹槽结构的肖特基二极管，如图1所示，包括：
半导体衬底1；
半导体层2，设置于半导体衬底1上，半导体层2的上表面依次开设有多个凹槽21、第一限位槽22和多个第二限位槽23；凹槽21的内外壁覆盖有第一绝缘层，第一限位槽22的内外壁覆盖有第二绝缘层，第二限位槽23的内外壁覆盖有第三绝缘层；凹槽21和第一限位槽22内分别设置有第一电极，第二限位槽23内设置有第二电极；
肖特基势垒层3，设置于半导体层2上，肖特基势垒层3覆盖凹槽21、各凹槽21之间形成多个第一凸脊24的表面、第一限位槽22和与第一限位槽22相邻的凹槽21之间形成第二凸脊25的表面和第一限位槽22开口区域中除背离凹槽21的方向的外侧壁之外的区域；
第一接触层4，设置于肖特基势垒层3上，分别与肖特基势垒层3和第一电极电连接，第一接触层4的上侧部分向背离凹槽的方向延伸；
第二接触层5，设置于半导体层2上除肖特基势垒层3之外的区域，与半导体层2电连接。
上述技术方案的工作原理及有益效果为：
各凹槽21形成肖特基二极管的有源区，在研究如何制造出反向漏电流较小的二极管时，由于位于肖特基二极管结构的凹槽内的电极是一个场板，用于将空间电荷区扩展到肖特基二极管有源区之外并增加器件的击穿电压并减少二极管的漏电流，因此可以通过改变凹槽21之间的距离来条件空间电荷区扩展宽度从而调节漏电流的大小，因此，只要改变各凹槽21之间的距离进行测试即可，无需重新设计并制造出不同的二极管，一定程度上提升了研究的便利性且减少了成本。
本发明实施例提供了一种带凹槽结构的肖特基二极管，半导体衬底1的第一杂质浓度大于半导体层2的第二杂质浓度。
上述技术方案的工作原理及有益效果为：
半导体衬底1的第一杂质浓度大于半导体层2的第二杂质浓度，半导体衬底采1采用较高的第一杂质浓度可以减少肖特基二极管的串联电阻，而第二杂质浓度的高低决定了二极管的特性，这样的浓度差既可以保持肖特基二极管的高性能，又能有效的降低器件由于串联电阻产生的功耗。
本发明实施例提供了一种带凹槽结构的肖特基二极管，各凹槽21形成肖特基二极管的有源区。
上述技术方案的工作原理及有益效果为：
各凹槽21形成肖特基二极管的有源区。
本发明实施例提供了一种带凹槽结构的肖特基二极管，各凹槽21具有相同的第一宽度，第一限位槽22的第二宽度大于等于第一宽度；
第二宽度小于等于二极管雪崩击穿电压下空间电荷区宽度的一半。
上述技术方案的工作原理及有益效果为：
各凹槽21宽度相同，第一限位槽22的宽度大于凹槽21的宽度；由于位于肖特基二极管第一限位槽内22的电极是一个场板，用于将空间电荷区扩展到肖特基二极管的有源区之外以增加器件的击穿电压，如果第一限位槽22的宽度过大，则会降低二极管的雪崩击穿电压，因此，第一限位槽22的宽度应当小于等于二极管雪崩击穿电压下空间电荷区宽度的一半以确保二极管的安全工作范围。
本发明实施例提供了一种带凹槽结构的肖特基二极管，第一接触层4的上侧部分向背离凹槽21的方向延伸的延伸部分覆盖于第二接触层5上，延伸部分的长度大于等于二极管雪崩击穿电压时半导体层2中空间电荷区的宽度。
上述技术方案的工作原理及有益效果为：
第一接触层4的上侧部分向背离凹槽21的方向延伸，延伸部分覆盖于第二接触层5上，延伸部分的长度大于等于二极管雪崩击穿电压时半导体层2中空间电荷区的宽度，以确保电场场板对肖特基二极管空间电荷区扩展区域的有效控制。
本发明实施例提供了一种带凹槽结构的肖特基二极管，凹槽21、第一限位槽22和第二限位槽23的深度相同。
上述技术方案的工作原理及有益效果为：
凹槽21、第一限位槽22和第二限位槽23的深度相同。
本发明实施例提供了一种带凹槽结构的肖特基二极管，第一绝缘层、第二绝缘层和第三绝缘层的厚度相同。
上述技术方案的工作原理及有益效果为：
第一绝缘层、第二绝缘层和第三绝缘层的厚度相同。
本发明实施例提供了一种带凹槽结构的肖特基二极管，半导体衬底1和半导体层2的导电类型不同。
上述技术方案的工作原理及有益效果为：
半导体衬底1和半导体层2的导电类型不同。
本发明实施例提供了一种带凹槽结构的肖特基二极管，各第一凸脊24的宽度值的确定步骤如下：
获取肖特基二极管的除宽度值之外的多个参数；
基于预设的影响值对照库，确定参数对应的影响值；
从多个参数中剔除掉影响值小于等于预设的影响值阈值的影响值，完成剔除后，获得多个目标参数；
获取预设的测试宽度值集合，对测试宽度值集合进行预处理，完成预处理后，获得目标测试宽度值集合；
获取各第一凸脊24的排列顺序，基于排列顺序将目标测试宽度值集合中的多个目标测试宽度值进行随机组合，获得多个测试宽度值组合；
获取预设的模拟测试模型，将多个目标参数输入模拟测试模型进行模拟测试模型的初始化配置；
待模拟测试模型初始化配置完成后，选取一个测试宽度值组合输入模拟测试模型进行模拟测试；
待模拟测试模型测试完成后，获取模拟测试模型输出的多个测试结果值以及与测试结果值一一对应的测试权重；
基于测试结果值和对应测试权重，计算选取的测试宽度值组合的适宜度，计算公式如下：
Figure BDA0003179858130000071
其中，cl为适宜度，di为第i个测试结果值，Oi为第i个测试结果值对应的测试权重，n为测试结果值的总数目，li为中间变量，O0为预设的权重阈值，μ1和μ2为预设的权重值，
Figure BDA0003179858130000072
待全部测试宽度值组合均被选取输入模拟测试模型完成模拟测试后，选取适宜度的最大值作为第一目标值；
获取预设的误差记录数据库，误差记录数据库包括：多个误差记录以及与误差记录一一对应的误差程度值，基于误差程度值对第一目标值进行下调，下调公式如下：
Figure BDA0003179858130000073
其中，σ′为下调后的第一目标值，σ为下调前的第一目标值，rt为第t个误差程度值，r0为预设的误差程度值阈值，z为误差程度值的总数目，J为预设的下调幅度值；
下调完成后，将下调后的第一目标值作为第二目标值；
基于第一目标值和第二目标值制成适宜度筛选区间；
基于适宜度筛选区间对各测试宽度值组合进行筛选，筛选出适宜度落在适宜度筛选区间内的对应测试宽度值组合，每次筛选时，将筛选出的测试宽度值组合作为一个测试任务项；
筛选完成后，获得多个测试任务项；
下发测试多个测试任务项至预设的多个测试组，测试组包括：人工测试组和仪器测试组，由测试组基于被下发的测试任务项进行真实测试；
获取各测试组进行真实测试后获得的与测试任务项一一对应的多个真实测试结果；
获取测试组进行真实测试时产生的测试过程记录，对测试过程记录进行特征提取，获得多个第一特征；
获取预设的不规范特征数据库，将第一特征与不规范特征数据库中的第二特征进行匹配；
若存在匹配符合，将对应测试过程记录对应的测试组记作不合格；
从多个真实测试结果中剔除掉被记作不合格的测试组进行真实测试后获得的真实测试结果，剔除完成后，获得多个目标真实测试结果；
获取预设的提取模型，将多个目标真实测试结果输入提取模型进行最佳目标真实测试结果的提取；
将最佳目标真实测试结果对应的测试任务项内的各目标测试宽度值对应作为各第一凸脊24的宽度值，完成确定。
上述技术方案的工作原理及有益效果为：
预设的影响值对照表具体为：由后台人员事先基于参数对模拟测试的影响程度大小制成的对照表(影响程度大，影响值即大)，用于对照查询参数对应的影响值；例如：半导体衬底的生产厂家参数对模拟测试没有影响，影响值取较小值；预设的影响值阈值具体为：例如，0.7；预设的测试宽度值集合具体为：该集合包含多个测试宽度值；预设的模拟测试模型具体为：基于机器学习算法对大量人工测试第一凸脊的适宜宽度的记录进行学习后生成的模型，该模型在测试完成后，输出测试结果值，测试结果值代表结果的优良，测试结果值越大，结果越佳，还会输出测试结果值对应的权重，权重越大，说明该模型对测试结果值的准确性越能确定；预设的权重阈值具体为：例如，75；预设的误差记录数据库具体为：包含多个误差记录，每个误差记录为模拟测试模型输出的适宜度最大的测试宽度值组合并非真实测试后获得的最佳目标真实测试结果，最佳目标真实测试结果对应的适宜度与模拟测试模型输出的适宜度最大值偏差越大，说明误差越大，误差程度值越大；预设的不规范特征数据库具体为：包含多个不规范特征(第二特征)，不规范特征为人工测试和仪器测试中操作不规范的特征(例如：未调节测试环境温度至允许范围内)；预设的提取模型具体为：基于机器学习算法对大量人工提取最佳目标真实测试结果的记录进行学习后生成的模型，该模型可以自动从多个目标真实测试结果提取出最佳目标真实测试结果；
已知，改变各凹槽21之间的距离即可以进行研究如何制造出反向漏电流较小的二极管，但是，在实际研究时，仍存在工作量较大的问题，因此，亟需能够辅助用户进行研究的方法；获取除宽度值之外的多个参数(例如：凹槽深度、第一限位槽深度、半导体层材料型号等物理、化学、几何参数)；剔除影响小或无(影响值小于影响值阈值)的参数，减轻系统工作量，提升效率；对测试宽度值集合进行预处理，从中筛选出可能性较大的测试宽度值，并组合成目标测试宽度值集合；基于第一凸脊的排列顺序将各目标测试宽度值进行随机组合，获得多个测试宽度值组合；将多个目标参数和一个测试宽度值组合搭配输入模拟测试模型，基于模拟测试模型输出的测试结果值和权重计算适宜度，快速综合评价对应测试宽度值组合适宜程度，极大程度上提升了系统的工作效率；选取适宜度最大值作为第一目标值，但是，模拟测试模型在测试时由于自身训练成熟度不足以及存在偶然性误差等问题，存在误差问题，基于误差记录数据库中的多个误差程度值对第一目标值进行下调，总体来说，误差越大，下调越大，扩大下调后的第一目标值(第二目标值)组成的适宜度筛选区间的范围，自适应减少误差影响；筛选出适宜度落在适宜度筛选区间内的测试宽度值组合并将其作为测试任务项；将全部测试任务项下发至多个测试组(可一个测试组分发多个测试任务项，也可针对性地一个测试组分发一个测试任务项)，由测试组执行测试任务项，获得真实测试结果(例如：反向漏电流的大小)，由模拟测试模型进行一定程度过滤，减小测试组的工作量，十分智能化；但是，由于二极管的测试过程较复杂且精密程度较高，对测试过程的规范要求较高，因此，基于不规范特征数据库，发现存在不规范特征的测试组，剔除对应真实测试结果，提升了宽度值限定的严格性，保证了宽度值限定的准确性；剔除完毕后，由提取模型自动提取出最佳真实测试结果，将最佳真实测试结果中的各目标测试宽度值对应作为各第一凸脊的宽度值(开始已按排列顺序进行组合，因此，可以对应作为各第一凸脊的宽度值)。
本发明实施例提供了一种带凹槽结构的肖特基二极管，对测试宽度值集合进行预处理的步骤如下：
获取预设的预测模型，将多个目标参数输入预测模型进行适宜宽度值范围的预测；
预测完成后，获取预测模型附加输出的与适宜宽度值范围的上限值对应的第一扩大系数以及与适宜宽度值范围的下限值对应的第二扩大系数；
基于第一扩大系数对上限值进行上调，上调公式如下：
α′＝k1α
其中，α′为上调后的上限值，α为上调前的上限值，k1为第一扩大系数；
基于第二扩大系数对下限值进行下调，下调公式如下：
β′＝k2β
其中，β′为下调后的下限值，β为下调前的下限值，k2为第二扩大系数；
基于下调后的上限值和下调后的下限值制成宽度值筛选区间；
基于宽度值筛选区间对测试宽度值集合中的多个测试宽度值进行筛选，筛选出多个测试宽度值中落在宽度值筛选区间内的测试宽度值，并组合成目标测试宽度值集合，完成预处理。
上述技术方案的工作原理及有益效果为：
预设的预测模型具体为：基于机器学习算法对大量人工测试第一凸脊的适宜宽度的记录进行学习后生成的模型，该模型用于预测适宜宽度值范围，该模型还可以根据自身预测的可依据度(例如：可依据度较小，说明学习记录中情况与实际进行预测的情况偏离较大)给出适宜宽度值范围上、下限值的扩大系数，扩大系数越大，说明可依据度越小，为了避免误差带来的影响，扩大适宜宽度值范围，制成宽度值筛选区间；筛选出测试宽度值落在宽度值筛选区间内的测试宽度值(即筛选出可能性较大的测试宽度值)，组合成目标测试宽度值集合，进一步减小系统工作量，提升系统工作效率，同时，也十分智能化。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种带凹槽结构的肖特基二极管，其特征在于，包括：
半导体衬底；
半导体层，设置于所述半导体衬底上，所述半导体层的上表面依次开设有多个凹槽、第一限位槽和多个第二限位槽；所述凹槽的内外壁覆盖有第一绝缘层，所述第一限位槽的内外壁覆盖有第二绝缘层，所述第二限位槽的内外壁覆盖有第三绝缘层；所述凹槽和所述第一限位槽内分别设置有第一电极，所述第二限位槽内设置有第二电极；
肖特基势垒层，设置于所述半导体层上，所述肖特基势垒层覆盖所述凹槽、各所述凹槽之间形成多个第一凸脊的表面、所述第一限位槽和与所述第一限位槽相邻的所述凹槽之间形成第二凸脊的表面和所述第一限位槽开口区域中除背离所述凹槽的方向的外壁之外的区域；
第一接触层，设置于所述肖特基势垒层上，分别与所述肖特基势垒层和所述第一电极电连接，所述第一接触层的上侧部分向背离所述凹槽的方向延伸；
第二接触层，设置于所述半导体层上除所述肖特基势垒层之外的区域，与所述半导体层电连接；
各所述第一凸脊的宽度值的确定步骤如下：
获取所述肖特基二极管的除所述宽度值之外的多个参数；
基于预设的影响值对照库，确定所述参数对应的影响值；
从所述多个参数中剔除掉所述影响值小于等于预设的影响值阈值的所述影响值，完成剔除后，获得多个目标参数；
获取预设的测试宽度值集合，对所述测试宽度值集合进行预处理，完成预处理后，获得目标测试宽度值集合；
获取各所述第一凸脊的排列顺序，基于所述排列顺序将所述目标测试宽度值集合中的多个目标测试宽度值进行随机组合，获得多个测试宽度值组合；
获取预设的模拟测试模型，将所述多个目标参数输入所述模拟测试模型进行所述模拟测试模型的初始化配置；
待所述模拟测试模型初始化配置完成后，选取一个所述测试宽度值组合输入所述模拟测试模型进行模拟测试；
待所述模拟测试模型测试完成后，获取所述模拟测试模型输出的多个测试结果值以及与所述测试结果值一一对应的测试权重；
基于所述测试结果值和对应所述测试权重，计算选取的所述测试宽度值组合的适宜度，计算公式如下：
Figure FDA0003672281540000021
其中，cl为所述适宜度，di为第i个所述测试结果值，Oi为第i个所述测试结果值对应的所述测试权重，n为所述测试结果值的总数目，li为中间变量，O0为预设的权重阈值，μ1和μ2为预设的权重值，
Figure FDA0003672281540000022
待全部所述测试宽度值组合均被选取输入所述模拟测试模型完成模拟测试后，选取所述适宜度的最大值作为第一目标值；
获取预设的误差记录数据库，所述误差记录数据库包括：多个误差记录以及与所述误差记录一一对应的误差程度值，基于所述误差程度值对所述第一目标值进行下调，下调公式如下：
Figure FDA0003672281540000023
其中，σ′为下调后的所述第一目标值，σ为下调前的所述第一目标值，rt为第t个所述误差程度值，r0为预设的误差程度值阈值，z为所述误差程度值的总数目，J为预设的下调幅度值；
下调完成后，将下调后的所述第一目标值作为第二目标值；
基于所述第一目标值和所述第二目标值制成适宜度筛选区间；
基于所述适宜度筛选区间对各所述测试宽度值组合进行筛选，筛选出所述适宜度落在所述适宜度筛选区间内的对应所述测试宽度值组合，每次筛选时，将筛选出的所述测试宽度值组合作为一个测试任务项；
筛选完成后，获得多个测试任务项；
下发所述测试多个测试任务项至预设的多个测试组，所述测试组包括：人工测试组和仪器测试组，由所述测试组基于被下发的所述测试任务项进行真实测试；
获取各所述测试组进行真实测试后获得的与所述测试任务项一一对应的多个真实测试结果；
获取所述测试组进行真实测试时产生的测试过程记录，对所述测试过程记录进行特征提取，获得多个第一特征；
获取预设的不规范特征数据库，将所述第一特征与所述不规范特征数据库中的第二特征进行匹配；
若存在匹配符合，将对应所述测试过程记录对应的所述测试组记作不合格；
从所述多个真实测试结果中剔除掉被记作不合格的所述测试组进行真实测试后获得的所述真实测试结果，剔除完成后，获得多个目标真实测试结果；
获取预设的提取模型，将所述多个目标真实测试结果输入所述提取模型进行最佳所述目标真实测试结果的提取；
将最佳所述目标真实测试结果对应的所述测试任务项内的各所述目标测试宽度值对应作为各所述第一凸脊的宽度值，完成确定；
对所述测试宽度值集合进行预处理的步骤如下：
获取预设的预测模型，将所述多个目标参数输入所述预测模型进行适宜宽度值范围的预测；
预测完成后，获取所述预测模型附加输出的与所述适宜宽度值范围的上限值对应的第一扩大系数以及与所述适宜宽度值范围的下限值对应的第二扩大系数；
基于所述第一扩大系数对所述上限值进行上调，上调公式如下：
α′＝k1α
其中，α′为上调后的所述上限值，α为上调前的所述上限值，k1为所述第一扩大系数；
基于所述第二扩大系数对所述下限值进行下调，下调公式如下：
β′＝k2β
其中，β′为下调后的所述下限值，β为下调前的所述下限值，k2为所述第二扩大系数；
基于下调后的所述上限值和下调后的所述下限值制成宽度值筛选区间；
基于所述宽度值筛选区间对所述测试宽度值集合中的多个测试宽度值进行筛选，筛选出所述多个测试宽度值中落在所述宽度值筛选区间内的所述测试宽度值，并组合成目标测试宽度值集合，完成预处理。
2.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，所述半导体衬底的第一杂质浓度大于所述半导体层的第二杂质浓度。
3.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，各所述凹槽形成所述肖特基二极管的有源区。
4.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，各所述凹槽具有相同的第一宽度，所述第一限位槽的第二宽度大于等于所述第一宽度；
所述第二宽度小于等于二极管雪崩击穿电压下空间电荷区宽度的一半。
5.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，所述第一接触层的上侧部分向背离所述凹槽的方向延伸的延伸部分覆盖于所述第二接触层上，延伸部分的长度大于等于二极管雪崩击穿电压时半导体层中空间电荷区的宽度。
6.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，所述凹槽、第一限位槽和第二限位槽的深度相同。
7.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，所述第一绝缘层、第二绝缘层和第三绝缘层的厚度相同。
8.如权利要求1所述的一种带凹槽结构的肖特基二极管，其特征在于，所述半导体衬底和所述半导体层的导电类型不同。
CN202110843344.9A 2021-07-26 2021-07-26 一种带凹槽结构的肖特基二极管 Active CN113594264B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110843344.9A CN113594264B (zh) 2021-07-26 2021-07-26 一种带凹槽结构的肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110843344.9A CN113594264B (zh) 2021-07-26 2021-07-26 一种带凹槽结构的肖特基二极管

Publications (2)

Publication Number Publication Date
CN113594264A CN113594264A (zh) 2021-11-02
CN113594264B true CN113594264B (zh) 2022-07-22

Family

ID=78249881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110843344.9A Active CN113594264B (zh) 2021-07-26 2021-07-26 一种带凹槽结构的肖特基二极管

Country Status (1)

Country Link
CN (1) CN113594264B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN106611776A (zh) * 2015-10-22 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅肖特基二极管结构
CN110047944A (zh) * 2019-04-25 2019-07-23 江阴新顺微电子有限公司 一种低成本的tmbs器件结构及制造方法
CN110571262A (zh) * 2019-09-09 2019-12-13 电子科技大学 一种具有沟槽结构的碳化硅结势垒肖特基二极管
CN211045446U (zh) * 2018-06-27 2020-07-17 半导体元件工业有限责任公司 半导体器件结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI469221B (zh) * 2009-06-26 2015-01-11 Pfc Device Co 溝渠式蕭基二極體及其製作方法
TWI497602B (zh) * 2011-02-15 2015-08-21 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
TWI492310B (zh) * 2012-01-17 2015-07-11 Richtek Technology Corp 溝槽蕭特基位障二極體及其製造方法
US10971634B2 (en) * 2017-06-29 2021-04-06 Mitsubishi Electric Corporation Oxide semiconductor device and method of manufacturing oxide semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050773A (ja) * 2000-07-31 2002-02-15 Shindengen Electric Mfg Co Ltd 半導体装置
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN106611776A (zh) * 2015-10-22 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅肖特基二极管结构
CN211045446U (zh) * 2018-06-27 2020-07-17 半导体元件工业有限责任公司 半导体器件结构
CN110047944A (zh) * 2019-04-25 2019-07-23 江阴新顺微电子有限公司 一种低成本的tmbs器件结构及制造方法
CN110571262A (zh) * 2019-09-09 2019-12-13 电子科技大学 一种具有沟槽结构的碳化硅结势垒肖特基二极管

Also Published As

Publication number Publication date
CN113594264A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US6507800B1 (en) Method for testing semiconductor wafers
US20080275585A1 (en) Extraction of key process parameter
JP3834008B2 (ja) 不良解析装置、不良解析方法および不良解析プログラム
CN109901058B (zh) 一种半导体器件的分析方法
CN109284543A (zh) 基于最优尺度高斯过程模型的igbt剩余寿命预测方法
CN113594264B (zh) 一种带凹槽结构的肖特基二极管
CN111680719A (zh) 一种基于距离平方和差值比的聚类有效性评估方法
CN111062539A (zh) 基于次级用电量特性聚类分析的总电量预测方法
GB2351156A (en) Modelling electrical characteristics of thin film transistors
US10620258B2 (en) Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method
CN106991074A (zh) 基于加速因子不变原则的加速退化试验优化设计方法
CN107274025B (zh) 一种实现用电模式智能识别与管理的系统和方法
Yilmaz et al. Exploratory study on clustering methods to identify electricity use patterns in building sector
CN111458617B (zh) 半导体器件可靠性检测方法、装置、计算机设备及介质
CN117131768A (zh) 考虑滞后影响机理的高拱坝温度场因果预测方法
CN109214268B (zh) 一种基于集成流形学习的填料塔液泛状态在线监测方法
Hu et al. Identifying relaxation and random telegraph noises in filamentary analog RRAM for neuromorphic computing
Li et al. Kennard-Stone balance algorithm for time-series big data stream mining
Ausmus et al. Improving the accuracy of clustering electric utility net load data using dynamic time warping
US6633793B2 (en) Method to reduce lot-to-lot variation of array threshold voltage in a DRAM device
CN110608032B (zh) 一种基于轻烃录井的油井产量预测方法及计算机设备
Nayak et al. Application of iteration technique in association with multiple regression method for identification of mixtures of gases using an integrated gas-sensor array
Rozhnov et al. Ensembles of criteria for determining the number of homogeneous groups in a combined batch of industrial production
US20240176339A1 (en) Method of predicting an optimal process condition model to improve a yield of a semiconductor fabrication process and method of controlling a semiconductor fabrication process based on an optimal process condition model
Knapp et al. Machine learning assisted material and device parameter extraction from measurements of thin film semiconductor devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant