CN110047944A - 一种低成本的tmbs器件结构及制造方法 - Google Patents
一种低成本的tmbs器件结构及制造方法 Download PDFInfo
- Publication number
- CN110047944A CN110047944A CN201910337889.5A CN201910337889A CN110047944A CN 110047944 A CN110047944 A CN 110047944A CN 201910337889 A CN201910337889 A CN 201910337889A CN 110047944 A CN110047944 A CN 110047944A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- unit cell
- metal layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 93
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 93
- 239000010703 silicon Substances 0.000 claims abstract description 93
- 239000002184 metal Substances 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 76
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 39
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 39
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 39
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 39
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 39
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- 238000002156 mixing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 54
- 230000007797 corrosion Effects 0.000 claims description 24
- 238000005260 corrosion Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 18
- 230000000873 masking effect Effects 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000001556 precipitation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 13
- 238000005240 physical vapour deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 230000006378 damage Effects 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 208000027418 Wounds and injury Diseases 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 208000014674 injury Diseases 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241001149761 Planera aquatica Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种低成本的TMBS器件结构及制造方法，属于集成电路或分立器件制造技术领域。包括浓掺硅衬底，所述浓掺硅衬底上设有轻掺杂硅外延层，所述轻掺杂硅外延层上设有硅沟槽阵列，所述硅沟槽阵列的内侧壁设有SiO2层，所述硅沟槽阵列内部填充浓掺杂Poly，所述硅沟槽阵列上设有肖特基势垒金属层，所述肖特基势垒金属层上设有电极金属层。所述硅沟槽阵列包括原胞沟槽单元、原胞大沟槽、延展沟槽和截止沟槽，所述原胞沟槽单元和原胞大沟槽上表面设有肖特基势垒金属层，所述原胞大沟槽与延展沟槽之间的轻掺杂硅外延层上设有SiO2层和肖特基势垒金属层。本申请缩减了工艺步骤，优化了终端结构，终端电场分布更均匀，提高了击穿电压；降低器件的正向压降。
Description
技术领域
本发明涉及一种低成本的TMBS器件结构及制造方法，属于集成电路或分立器件制造技术领域。
背景技术
TMBS是英文Trench MOS Barrier Schottky Diode简称，是一种新型的低功耗肖特基二极管整流器件，其相比普通的平面肖特基二极管更有低正向压降；但相应的，TMBS器件的工艺步骤繁琐，工艺要求及制造成本也要比平面肖特基二极管高。
传统的TMBS器件结构，它包括作为基片浓掺硅衬底；在浓掺硅衬底上设置有轻掺杂硅外延层；在硅外延层上设置不同功能的硅沟槽阵列，包括截止沟槽、原胞大沟槽、原胞沟槽；在硅沟槽内侧壁及硅外延层表面形成一定厚度的SiO2层；在硅沟槽内部填充满浓掺杂Poly，Poly顶部表面与硅外延层表面齐平；在硅外延层表面的SiO2层上设置有一定厚度的UDO层(未掺杂SiO2)；在UDO层上设置有一定厚度的BPSG层(硼磷硅玻璃)；在BPSG层表面及原胞沟槽区域的硅外延层、沟槽水平表面上设置有肖特基势垒金属层；肖特基势垒金属层上设置有电极金属层，电极金属层一般覆盖出原胞大沟槽一定长度，以形成金属场板。
传统TMBS器件结构的制造方法，包括如下步骤：
步骤一、在浓掺硅衬底上生长一层相同掺杂类型的外延层。
步骤二、在外延层上采用CVD淀积或者热氧化方式生长一层一定厚度的SiO2通常称之为Hardmask层。
步骤三、采用光刻的方法(光刻胶掩蔽)刻蚀Hardmask形成用于硅沟槽刻蚀的窗口，之后采用Hardmask层作为掩蔽层，利用硅干法刻蚀工艺在裸露的Hardmask窗口处刻蚀出一定深度的硅沟槽阵列。
步骤四、湿法腐蚀工艺去除全部Hardmask层。
步骤五、采用热氧化方式在表面(包括沟槽内侧壁)生长一层一定厚度的SiO2层。
步骤六、采用CVD淀积的方式生长一定厚度的浓掺杂Poly，Poly需要把沟槽内部填满；并采用Poly回刻工艺，去除外延层水平表面以上的Poly，只保留沟槽内部的Poly。
步骤七、采用CVD淀积的方式先生长一定厚度是UDO层(未掺杂SiO2)，然后再生长一层一定厚度的BPSG层(硼磷硅玻璃)。
步骤八、对生长的BPSG层进行高温炉管回流，以实现表面的回流平坦化。
步骤九、采用光刻的方法(光刻胶掩蔽)及干法刻蚀工艺刻蚀SiO2+UDO+BPSG层，刻蚀出用于后续在外延层形成肖特基结的窗口，窗口的边界位于原胞大沟槽的中心。
步骤十、采用炉管热氧化工艺生长一薄层牺牲氧化层，完成后再采用湿法腐蚀工艺去除这一层牺牲氧化层，以修复前一步骤干法刻蚀工艺对硅表面造成的损伤，便于后续步骤与肖特基势垒金属形成稳定的肖特基接触。
步骤十一、采用PVD工艺在表面淀积一层一定厚度的肖特基势垒金属层，然后采用快速退火工艺或者炉管合金工艺，使得该层金属与外延层形成肖特基接触，与原胞沟槽及原胞大沟槽内的浓掺杂Poly形成欧姆接触。
步骤十二、采用PVD工艺在肖特基势垒层上在淀积一层电极金属层。
步骤十三、最后采用光刻的方法(光刻胶掩蔽)，刻蚀电极金属层及肖特基势垒金属层，形成作为器件成品引线的键合金属层。
传统TMBS器件结构的制造方法具有以下几个问题：
1、传统TMBS器件结构，由于结构上采用了硅沟槽工艺，在沟槽氧化时，受限于平衡反向特性参数，SiO2层的厚度，有一定限制，并不能太厚，这样容易造成金属场板末端及原胞大沟槽处电场过于集中而使得击穿降低；为了解决这两个问题,传统的TMBS结构增加UDO+BPSG的CVD淀积工艺，通过炉管的高温回流工艺，使得表面平坦化的同时，也增加了氧化层厚度。
2、传统TMBS器件结构，在步骤九刻蚀SiO2+UDO+BPSG层，在外延层形成肖特基结的窗口时，采用了干法刻蚀工艺。之所以不能采用湿法腐蚀工艺的原因，是因为湿法腐蚀工艺为各向同性腐蚀，在需要腐蚀介质层过厚时，横向腐蚀量基本等同于介质层厚度，这样在窗口边界的原胞大沟槽处，氧化层横向腐蚀量过大，造成此处的氧化层偏薄，使得电场过强，击穿降低；另一方面，湿法腐蚀工艺的腐蚀均匀性较差，总的腐蚀量越大，偏差的绝对值也越大，这样会造成原胞沟槽侧壁SiO2层的过度腐蚀，影响形成肖特基接触，造成异常漏电。因此传统的TMBS结构，在此工艺步骤时，采用了干法刻蚀工艺来解决窗口边界的横向腐蚀量过大，及改善刻蚀均匀性，解决原胞沟槽侧壁SiO2层的过度腐蚀问题。但采用干法刻蚀工艺，难以避免的会存在硅表面的损伤问题，而肖特基接触是对硅表面状态非常敏感的工艺，刻蚀的硅损伤会造成肖特基接触的不稳定，使用可靠性变差；因此为了解决此问题，传统的TMBS结构，在干法刻蚀完成后，采用高温的炉管热氧化工艺生长一薄层牺牲氧化层，之后再采用湿法腐蚀工艺去除，达到修复硅表面的刻蚀损伤。导致整个工艺步骤是比较繁琐的。
3、传统TMBS器件结构，虽然采用了牺牲氧化层工艺修复干法刻蚀工艺的损伤问题，但实际的流片验证中，发现损伤层并未完全修复，仍然需要在步骤十一PVD淀积肖特基势垒金属层后，通过相对较高的合金温度来形成肖特基接触，之后再淀积电极金属；而如果一次连续淀积肖特基势垒金属与电极金属后，由于常用的淀积金属不耐受高温，以及过高的合金温度，肖特基势垒金属与电极金属会相互合金，从而影响肖特基接触。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种低成本的TMBS器件结构及制造方法，缩短工艺步骤，优化终端结构；提高击穿电压，降低器件的正向压降。
本发明解决上述问题所采用的技术方案为：一种低成本的TMBS器件结构及制造方法，包括作为基片的浓掺硅衬底，所述浓掺硅衬底上设有轻掺杂硅外延层，所述轻掺杂硅外延层上刻蚀形成硅沟槽阵列，所述硅沟槽阵列的内侧壁设有SiO2层，所述硅沟槽阵列内部填充浓掺杂Poly，所述浓掺杂Poly上表面与轻掺杂外延层上表面齐平，所述硅沟槽阵列上设有肖特基势垒金属层，所述肖特基势垒金属层上设有电极金属层。
所述硅沟槽阵列包括原胞沟槽单元、原胞大沟槽、延展沟槽和截止沟槽，所述原胞沟槽单元一侧依次设置原胞大沟槽、延展沟槽和截止沟槽，所述原胞沟槽单元和原胞大沟槽上表面设有肖特基势垒金属层，所述原胞大沟槽与延展沟槽之间的轻掺杂硅外延层上设有SiO2层和肖特基势垒金属层，所述SiO2层上方设有肖特基势垒金属层。
所述原胞沟槽单元包括若干个原胞沟槽，所述原胞沟槽水平间隔设置。
一种低成本的TMBS器件结构的制造方法，包括以下步骤：
步骤一、取包含有浓掺硅衬底和轻掺杂外延层的硅基片；
步骤二、在轻掺杂外延层上生长一层SiO2层的Hardmask层；
步骤三、采用光刻方法刻蚀Hardmask形成用于硅沟槽刻蚀的窗口，并采用Hardmask层作为掩蔽层，利用硅干法刻蚀工艺在裸露的Hardmask层窗口处刻蚀出硅沟槽阵列；
步骤四、湿法腐蚀工艺去除全部Hardmask层，然后生长一层SiO2层；
步骤五、采用CVD淀积的方式生长浓掺杂Poly，并在硅沟槽阵列内部的SiO2层上填满浓掺杂Poly；采用浓掺杂Poly回刻工艺，保留硅沟槽阵列底部向上的Poly，其余全部去除；
步骤六、采用光刻及湿法腐蚀工艺腐蚀SiO2层，腐蚀出后续在轻掺杂外延层形成肖特基结的腐蚀窗口；
步骤七、采用PVD工艺在表面淀积一层肖特基势垒金属层，然后在肖特基势垒金属层上沉淀电极金属层；
步骤八、采用光刻工艺刻蚀电极金属层及肖特基势垒金属层，形成作为成品引线的键合金属层。
步骤九、采用炉管低温合金工艺，肖特基势垒金属层与外延层形成肖特基接触，肖特基势垒金属层与延展沟槽、原胞大沟槽、原胞沟槽内的浓掺杂Poly形成欧姆接触。
所述步骤四中采用热氧化方式在表面，包括硅沟槽阵列内侧壁，生长一层SiO2层。
所述步骤六中腐蚀窗口的一侧边界设于原胞大沟槽的中心。
与现有技术相比，本发明的优点在于：一种低成本的TMBS器件结构及制造方法，
1、通过引入了延展沟槽的结构，并且配合取消不做UDO+BPSG的CVD淀积工艺，而自然的实现了延展沟槽内的Poly与肖特基势垒金属及电极金属的欧姆接触，这样终端金属场板下的耗尽层扩展在水平方向上增加了沟槽方向的纵向扩散，增加了耗尽层扩展的面积，减弱的电场集中，并且经过实际的流片验证，在其他条件相同的情况下，击穿可以提高10％左右；相应的，在维持击穿不变的情况下，可通过降低外延层电阻率及厚度，进而使得正向压降能有5％～10％的降低幅度。
2、取消不做UDO+BPSG的CVD淀积工艺后，对应步骤六的工艺，其腐蚀窗口边界原胞大沟槽处中心位置，作为掩蔽的光刻胶是覆盖在沟槽内的Poly上，由于SiO2的湿法腐蚀工艺腐蚀液具有极高的SiO2与Poly及Si的选择比，这使得在湿法腐蚀工艺时，工艺造成的窗口边界横向腐蚀量几乎可以忽略；而另一方面，由于不做UDO+BPSG的CVD淀积工艺后，总的SiO2腐蚀厚度已经大幅减少，采用湿法腐蚀工艺腐蚀造成原胞沟槽侧壁SiO2层的腐蚀量在可接受范围内，进而两厢结合，在本发明中能够实现采用湿法腐蚀工艺。
3、由于完全采用了湿法腐蚀工艺，没有干法刻蚀工艺的刻蚀损伤问题，因此在PVD淀积肖特基势垒金属层后，并不需要过高的合金温度来形成肖特基接触。这样的好处是，PVD淀积肖特基势垒金属层后，可以在相同的设备中连续的淀积电极金属，实现了PVD一次连续淀积肖特基势垒金属与电极金属，几乎可折算减少了一次溅射工艺；而肖特基势垒金属与外延层形成肖特基接触的合金工艺步骤，可以放置到电极金属与肖特基势垒金属的光刻刻蚀工艺完成后再进行。
总体而言，本发明相比传统的TMBS器件结构，工艺步骤大为缩减，降低了制造成本，同时还实现了器件的正向压降降低，性能得到提升。
附图说明
图1为本发明实施例一种低成本的TMBS器件结构的示意图；
图中1浓掺硅衬底、2轻掺杂硅外延层、3SiO2层、4浓掺杂Poly、5肖特基势垒金属层、6电极金属层、7原胞沟槽、8原胞大沟槽、9延展沟槽、10截止沟槽。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
如图1所示，本实施例中的一种低成本TMBS器件结构，它包括作为基片浓掺硅衬底1；在浓掺硅衬底1上设置有轻掺杂硅外延层2；在轻掺杂硅外延层2上设置硅沟槽阵列，硅沟槽阵列包括截止沟槽10、延展沟槽9、原胞大沟槽8和水平间隔设置的若干个原胞沟槽7；每种沟槽具有不用的功能。在硅沟槽阵列的内侧壁和轻掺杂硅外延层2表面形成一定厚度的SiO2层3；在硅沟槽阵列内部填充满浓掺杂Poly4，浓掺杂Poly4顶部表面与轻掺杂硅外延层2上表面齐平；在SiO2层3表面、原胞沟槽7和原胞大沟槽8的轻掺杂硅外延层2及延展沟槽9的水平表面上设置有肖特基势垒金属层5；肖特基势垒金属层5上设置有电极金属层6，电极金属层6覆盖至延展沟槽9的上方，使得延展沟槽9内的浓掺杂Poly4与肖特基势垒金属层5直接接触，以形成场板作用。
一种低成本TMBS器件结构的制造方法，包括如下步骤：
步骤一、在浓掺硅衬底1上生长一层相同掺杂类型的轻掺杂硅外延层2。
步骤二、在轻掺杂硅外延层2上采用CVD淀积或者热氧化方式生长一层一定厚度的SiO2层3通常称之为Hardmask层。
步骤三、采用光刻的方法(光刻胶掩蔽)刻蚀Hardmask形成用于硅沟槽刻蚀的窗口，之后采用Hardmask层作为掩蔽层，利用硅干法刻蚀工艺在裸露的Hardmask窗口处刻蚀出一定深度的硅沟槽阵列。
步骤四、湿法腐蚀工艺去除全部Hardmask层，采用热氧化方式在表面(包括硅沟槽阵列的内侧壁)生长一层一定厚度的SiO2层3。
步骤五、采用CVD淀积的方式生长一定厚度的浓掺杂Poly4，浓掺杂Poly4需要把硅沟槽阵列内部填满；并采用Poly回刻工艺，去除轻掺杂硅外延层2水平表面以上的浓掺杂Poly4，只保留硅沟槽阵列内部的浓掺杂Poly4。
步骤六、采用光刻的方法(光刻胶掩蔽)及湿法腐蚀工艺腐蚀SiO2层，腐蚀出后续在轻掺杂硅外延层2形成肖特基结的窗口，且肖特基结窗口一侧的边界位于原胞大沟槽8的中心。
步骤七、采用PVD工艺先在表面淀积一层一定厚度的肖特基势垒金属层5，然后再在肖特基势垒金属层5上在淀积一层一定厚度的电极金属层6。
步骤八、采用光刻的方法(光刻胶掩蔽)，刻蚀出在SiO2层3表面、原胞沟槽7和原胞大沟槽8的轻掺杂硅外延层2及延展沟槽9的水平表面上的肖特基势垒金属层5和电极金属层6，形成作为器件成品引线的键合金属层。
步骤九、最后采用炉管低温合金工艺，使得肖特基势垒金属层5与轻掺杂硅外延层2形成肖特基接触，肖特基势垒金属层5与延展沟槽9、原胞大沟槽8、原胞沟槽7内的浓掺杂Poly4形成欧姆接触。
本申请克服了传统TMBS器件结构的工艺步骤繁琐，制造成本偏高的缺点。在缩减工艺步骤的同时，优化了终端结构，使得终端电场分布更均匀，提高了击穿电压；进而在维持原有击穿电压不变的情况下，可以进一步降低外延层电阻率及厚度，降低器件的正向压降。
除上述实施例外，本发明还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本发明权利要求的保护范围之内。
Claims (6)
1.一种低成本的TMBS器件结构及制造方法，其特征在于：包括作为基片的浓掺硅衬底，所述浓掺硅衬底上设有轻掺杂硅外延层，所述轻掺杂硅外延层上刻蚀形成硅沟槽阵列，所述硅沟槽阵列的内侧壁设有SiO2层，所述硅沟槽阵列内部填充浓掺杂Poly，所述浓掺杂Poly上表面与轻掺杂外延层上表面齐平，所述硅沟槽阵列上设有肖特基势垒金属层，所述肖特基势垒金属层上设有电极金属层。
2.根据权利要求1所述的一种低成本的TMBS器件结构及制造方法，其特征在于：所述硅沟槽阵列包括原胞沟槽单元、原胞大沟槽、延展沟槽和截止沟槽，所述原胞沟槽单元一侧依次设置原胞大沟槽、延展沟槽和截止沟槽，所述原胞沟槽单元和原胞大沟槽上表面设有肖特基势垒金属层，所述原胞大沟槽与延展沟槽之间的轻掺杂硅外延层上设有SiO2层和肖特基势垒金属层，所述SiO2层上方设有肖特基势垒金属层。
3.根据权利要求2所述的一种低成本的TMBS器件结构及制造方法，其特征在于：所述原胞沟槽单元包括若干个原胞沟槽，所述原胞沟槽水平间隔设置。
4.一种如权利要求1～3所述的低成本的TMBS器件结构的制造方法，其特征在于：所述制造方法包括以下步骤：
步骤一、取包含有浓掺硅衬底和轻掺杂外延层的硅基片；
步骤二、在轻掺杂外延层上生长一层SiO2层的Hardmask层；
步骤三、采用光刻方法刻蚀Hardmask形成用于硅沟槽刻蚀的窗口，并采用Hardmask层作为掩蔽层，利用硅干法刻蚀工艺在裸露的Hardmask层窗口处刻蚀出硅沟槽阵列；
步骤四、湿法腐蚀工艺去除全部Hardmask层，然后生长一层SiO2层；
步骤五、采用CVD淀积的方式生长浓掺杂Poly，并在硅沟槽阵列内部的SiO2层上填满浓掺杂Poly；采用浓掺杂Poly回刻工艺，保留硅沟槽阵列底部向上的浓掺杂Poly，其余全部去除；
步骤六、采用光刻及湿法腐蚀工艺腐蚀SiO2层，腐蚀出后续在轻掺杂外延层形成肖特基结的腐蚀窗口；
步骤七、采用PVD工艺在表面淀积一层肖特基势垒金属层，然后在肖特基势垒金属层上沉淀电极金属层；
步骤八、采用光刻工艺刻蚀电极金属层及肖特基势垒金属层，形成作为成品引线的键合金属层。
步骤九、采用炉管低温合金工艺，肖特基势垒金属层与外延层形成肖特基接触，肖特基势垒金属层与延展沟槽、原胞大沟槽、原胞沟槽内的浓掺杂Poly形成欧姆接触。
5.根据权利要求4所述的一种低成本的TMBS器件结构的制造方法，其特征在于：所述步骤四中采用热氧化方式在表面，包括硅沟槽阵列内侧壁，生长一层SiO2层。
6.根据权利要求4所述的一种低成本的TMBS器件结构的制造方法，其特征在于：所述步骤六中腐蚀窗口的一侧边界设于原胞大沟槽的中心。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910337889.5A CN110047944A (zh) | 2019-04-25 | 2019-04-25 | 一种低成本的tmbs器件结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910337889.5A CN110047944A (zh) | 2019-04-25 | 2019-04-25 | 一种低成本的tmbs器件结构及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110047944A true CN110047944A (zh) | 2019-07-23 |
Family
ID=67279343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910337889.5A Pending CN110047944A (zh) | 2019-04-25 | 2019-04-25 | 一种低成本的tmbs器件结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110047944A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415997A (zh) * | 2020-03-05 | 2020-07-14 | 江阴新顺微电子有限公司 | 一种mos结构沟槽二极管器件及其制造方法 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN114497236A (zh) * | 2022-01-25 | 2022-05-13 | 先之科半导体科技(东莞)有限公司 | 一种大功率散热型碳化硅肖特基二极管 |
| CN116072699A (zh) * | 2022-07-26 | 2023-05-05 | 江苏新顺微电子股份有限公司 | 一种新型终端结构的肖特基二极管的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130002A (ja) * | 2007-11-20 | 2009-06-11 | Nippon Inter Electronics Corp | Ｊｂｓおよびｍｏｓｆｅｔ |
| US20130181319A1 (en) * | 2012-01-17 | 2013-07-18 | Richtek Technology Corporation | Trench Schottky Barrier Diode and Manufacturing Method Thereof |
| CN104145341A (zh) * | 2012-01-04 | 2014-11-12 | 威世通用半导体公司 | 用于高压应用的具有改进端子结构的沟槽型dmos器件 |
| US20150228809A1 (en) * | 2014-02-10 | 2015-08-13 | Rohm Co., Ltd. | Schottky barrier diode |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| CN206878007U (zh) * | 2017-05-09 | 2018-01-12 | 中航（重庆）微电子有限公司 | 沟槽肖特基二极管 |
| CN107958940A (zh) * | 2016-10-17 | 2018-04-24 | 南京励盛半导体科技有限公司 | 一种n型碳化硅耐击穿肖特基二极管结构 |
-
2019
- 2019-04-25 CN CN201910337889.5A patent/CN110047944A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130002A (ja) * | 2007-11-20 | 2009-06-11 | Nippon Inter Electronics Corp | Ｊｂｓおよびｍｏｓｆｅｔ |
| CN104145341A (zh) * | 2012-01-04 | 2014-11-12 | 威世通用半导体公司 | 用于高压应用的具有改进端子结构的沟槽型dmos器件 |
| US20130181319A1 (en) * | 2012-01-17 | 2013-07-18 | Richtek Technology Corporation | Trench Schottky Barrier Diode and Manufacturing Method Thereof |
| US20150228809A1 (en) * | 2014-02-10 | 2015-08-13 | Rohm Co., Ltd. | Schottky barrier diode |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| CN107958940A (zh) * | 2016-10-17 | 2018-04-24 | 南京励盛半导体科技有限公司 | 一种n型碳化硅耐击穿肖特基二极管结构 |
| CN206878007U (zh) * | 2017-05-09 | 2018-01-12 | 中航（重庆）微电子有限公司 | 沟槽肖特基二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 张文洁 等: "《机械电子工程导论》", 30 June 2015 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415997A (zh) * | 2020-03-05 | 2020-07-14 | 江阴新顺微电子有限公司 | 一种mos结构沟槽二极管器件及其制造方法 |
| CN111415997B (zh) * | 2020-03-05 | 2020-11-10 | 江阴新顺微电子有限公司 | 一种mos结构沟槽二极管器件及其制造方法 |
| CN113517193A (zh) * | 2021-04-06 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
| CN113299767A (zh) * | 2021-05-21 | 2021-08-24 | 江苏东海半导体科技有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113299767B (zh) * | 2021-05-21 | 2022-04-08 | 江苏东海半导体股份有限公司 | 一种沟槽型肖特基器件及其制造方法 |
| CN113594264A (zh) * | 2021-07-26 | 2021-11-02 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN113594264B (zh) * | 2021-07-26 | 2022-07-22 | 弘大芯源(深圳)半导体有限公司 | 一种带凹槽结构的肖特基二极管 |
| CN114497236A (zh) * | 2022-01-25 | 2022-05-13 | 先之科半导体科技(东莞)有限公司 | 一种大功率散热型碳化硅肖特基二极管 |
| CN116072699A (zh) * | 2022-07-26 | 2023-05-05 | 江苏新顺微电子股份有限公司 | 一种新型终端结构的肖特基二极管的制造方法 |
| CN116072699B (zh) * | 2022-07-26 | 2023-09-26 | 江苏新顺微电子股份有限公司 | 一种新型终端结构的肖特基二极管的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110047944A (zh) | 一种低成本的tmbs器件结构及制造方法 | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| CN102157493B (zh) | 金属塞及其制造方法 | |
| US20080211015A1 (en) | Method of manufacturing a semiconductor power device | |
| JPH06232061A (ja) | 単結晶領域を選択エピタキシにより形成する方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| KR100406580B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| CN105931950A (zh) | 一种碳化硅高压mps二极管的制造方法 | |
| CN116314345A (zh) | 一种高压tvs产品及其pn结钝化工艺 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| KR20030029400A (ko) | 반도체소자의 플러그 형성방법 | |
| CN219553639U (zh) | 稳定型瞬态抑制二极管 | |
| CN113193039A (zh) | 沟槽型igbt原胞结构制作方法和沟槽型igbt原胞结构 | |
| JPH08316223A (ja) | 半導体装置およびその製造方法 | |
| KR0171050B1 (ko) | 반도체 소자의 제조방법 | |
| CN115566078A (zh) | 一种半导体介质层结构及制作方法 | |
| CN101950722B (zh) | 利用双层多晶硅器件结构自对准制备微波功率器件的方法 | |
| CN114267584A (zh) | 一种适用于深沟槽蚀刻的芯片制作工艺 | |
| CN107634008B (zh) | 一种高压功率器件的终端结构的制作方法 | |
| CN218730962U (zh) | 一种半导体介质层结构 | |
| CN108122836A (zh) | 多尺寸硅沟槽的填充方法 | |
| CN109148281A (zh) | 硬掩膜结构 | |
| CN116759307B (zh) | 一种圆角顶角的多晶硅刻蚀方法 | |
| CN116053298B (zh) | 一种半导体器件的制作方法 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant after: Jiangsu Xinshun Microelectronics Co.,Ltd. Address before: 214400 No.78 Changshan Avenue, Jiangyin hi tech Zone, Wuxi City, Jiangsu Province Applicant before: XINSUN Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190723 |