KR100406580B1 - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR100406580B1
KR100406580B1 KR20010023402A KR20010023402A KR100406580B1 KR 100406580 B1 KR100406580 B1 KR 100406580B1 KR 20010023402 A KR20010023402 A KR 20010023402A KR 20010023402 A KR20010023402 A KR 20010023402A KR 100406580 B1 KR100406580 B1 KR 100406580B1
Authority
KR
South Korea
Prior art keywords
contact plug
method
semiconductor device
silicon
gas
Prior art date
Application number
KR20010023402A
Other languages
English (en)
Other versions
KR20020083770A (ko
Inventor
신동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20010023402A priority Critical patent/KR100406580B1/ko
Publication of KR20020083770A publication Critical patent/KR20020083770A/ko
Application granted granted Critical
Publication of KR100406580B1 publication Critical patent/KR100406580B1/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 실리콘의 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법을 개시한다. 개시된 본 발명의 방법은, 콘택홀에 의해 노출된 실리콘 기판 영역 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정에 의한 실리콘 에피층의 성장으로 콘택 플러그를 형성하는 방법으로서, 상기 콘택홀에 의해 노출된 실리콘 기판 영역 표면에 대한 건식 및 습식 세정과 H2베이킹을 행한 후, 1∼200Torr의 압력 및 600∼700℃의 온도에서 실리콘의 선택적 에피택셜 성장을 행하여 상기 실리콘 기판과의 콘택 영역에서는 단결정 실리콘으로 실리콘 에피층을 성장시키고, 그리고, 상기 콘택홀의 측벽 영역에서는 폴리실리콘으로 실리콘 에피층을 성장시키는 것을 특징으로 한다. 또한, 개시된 본 발명의 다른 방법은 실리콘 에피층의 성장은 1∼200Torr의 압력 및 550∼700℃의 온도에서 행하며, 성장 초기에는 단결정 실리콘으로 성장시키고, 이후에는 비정질실리콘 또는 폴리실리콘으로 성장시키는 것을 특징으로 한다. 본 발명에 따르면, 800℃ 이상의 고온이 요구되는 종래의 실리콘 에피층 성장 공정에 비해, 공정 온도를 700℃ 이하로 낮출 수 있기 때문에 실리콘 에피층 성장 공정에 기인하는 소자 특성의 변동을 방지할 수 있다.

Description

반도체 소자의 콘택 플러그 형성방법{METHOD FOR FORMING CONTACT PLUG OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 콘택 플러그 형성방법에 관한 것으로, 특히, 실리콘의 선택적 에피택셜 성장을 이용하여 콘택 플러그를 형성하되, 공정 온도에 기인하는 소자 특성의 저하를 방지할 수 있는 콘택 플러그 형성방법에 관한 것이다.

반도체 소자의 고집적화가 진행됨에 따라 회로 패턴의 선폭이 점점 감소되고 있으며, 이러한 경향에 부합해서 우수한 소자 특성을 얻기 위한 다양한 공정 기술들이 적용 및 개발되고 있다. 특히, 소자의 동작 효율을 높이기 위해 콘택 공정에 대한 새로운 공정 기술들이 개발되고 있다.

상기 콘택 공정에 대한 새로운 기술의 요구는 패턴 선폭의 미세화가 달성되더라도, 하부 패턴과 상부 패턴간의 콘택이 불안정하거나, 또는, 하부 패턴과 상부 패턴간의 콘택 저항이 증가될 경우, 소자의 신뢰성이 확보되지 못함은 물론, 고속 동작이 곤란하기 때문이다. 따라서, 고집적 반도체 소자, 예컨데, 256M 이상의 메모리 소자는 하부 패턴과 상부 패턴간의 안정적인 콘택을 위해, 자기정렬콘택(Self Aligned Contact) 공정이 적용되어 제조되고 있다.

상기 자기정렬콘택 공정은 기존의 콘택 공정과 비교해서 다음과 같은 공정 순으로 진행된다. 우선, 기존의 콘택 공정은 하부 패턴의 일부만을 노출시키도록 콘택홀을 형성하는 제1공정과, 콘택 플러그가 형성되도록 상기 콘택홀 내에 도전막을 매립시키는 제2공정, 그리고, 상기 콘택 플러그와 콘택되게 상부 패턴을 형성하는 제3공정으로 이루어진다. 반면, 상기 자기정렬콘택 공정은 소정 개의 워드라인들과 상기 워드라인들 사이의 실리콘 기판 영역을 모두 노출시키도록 콘택홀을 형성하는 제1공정과, 도전막을 증착하는 제2공정, 상기 워드라인들 사이에 각각 콘택 플러그가 형성되도록 상기 도전막을 연마하는 제3공정, 그리고, 상기 콘택 플러그와 콘택되게 상부 패턴을 형성하는 제4공정으로 이루어진다.

이러한 자기정렬콘택 공정은 워드라인들 사이의 미세 폭의 실리콘 기판 영역들을 포함해서 비교적 큰 사이즈로 콘택홀을 형성하기 때문에 하부 패턴과 상부 패턴간의 안정적인 콘택을 이룰 수 있다. 또한, 이러한 자기정렬콘택 공정은 수 개의 콘택 플러그를 동시에 형성하기 있기 때문에 공정 단순화의 잇점도 있다.

그러나, 상기 자기정렬콘택 공정을 통해 제조된 반도체 소자는 하부 패턴과 상부 패턴간의 안정한 콘택은 확보되지만, 하부 패턴과 상부 패턴간의 콘택 저항의 증가 억제는 확보되지 못한다. 자세하게, 통상의 콘택 플러그 물질은 폴리실리콘이다. 따라서, 이상적인 콘택 계면 상태라면, 실리콘 기판과 폴리실리콘 사이의 콘택 저항은 서로 동일한 물질이기 때문에 매우 작은 값이어야 하지만, 실제로, 실리콘 기판과 폴리실리콘간의 콘택 저항은 비교적 높은 값을 나타낸다. 이것은 콘택 공정이 진행되는 과정에서 실리콘 기판 표면에 형성된 자연 산화막, 또는, 잔류된 이물질이 상기 실리콘 기판과 폴리실리콘 사이에 개재되기 때문이며, 또한, 실리콘 기판 표면에 발생된 식각 데미지 때문이다.

한편, 폴리실리콘 콘택 플러그 형성에 있어서, 콘택홀 형성을 위한 습식 식각 후에 시간적 여유없이 폴리실리콘을 증착할 경우, 콘택 저항의 증가는 어느 정도 억제 가능하다. 그러나, 단위 셀 면적의 감소로 콘택홀 크기가 현격하게 감소됨에 따라, 상기한 방법으로는 콘택 면적의 감소에 따른 콘택 저항의 증가 문제를 극복할 수 없다.

따라서, 콘택 면적 감소에 따른 콘택 저항의 증가 문제를 해결할 수 있는 방안으로서, 실리콘의 선택적 에피택셜 성장(Selective Epitaxial Growth)에 의한 실리콘 에피층을 콘택 플러그 물질로 이용하는 기술이 제안되었다. 이러한 실리콘 에피층은 이미 얕은 접합 형성 및 소자분리 공정에 적용되어 왔으며, 최근에 들어서는 콘택 플러그 형성에의 적용으로 확장되고 있다.

상기 실리콘 에피층을 성장시키기 위한 대표적 방법으로 LPCVD(Low Pressure Chemical Vapor Deposition) 공정을 들 수 있다. 이러한 LPCVD 공정에 의한 실리콘 에피층의 성장시, 반응 가스로서는 DCS(dichlorosilane : SiCl2H2)와 H2및 HCl의 혼합 가스, 또는, MS(monosilane : SiH4)와 H2및 HCl의 혼합 가스가 사용되며, 도펀트로서는 PH3가스가 사용된다.

그러나, 상기 실리콘 에피층 성장을 위한 종래의 LPCVD 공정은 800℃ 이상의 고온을 필요로하기 때문에 소자의 안정한 특성 확보에 어려움이 있다. 즉, 800℃ 이상의 고온으로 실리콘 에피층 성장을 수행할 경우, 접합 영역에 도핑된 불순물의 농도가 심하게 변화되기 때문에 소자 특성의 저하가 초래된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 실리콘의 선택적 에피택셜 성장을 이용하여 콘택 플러그를 형성하되, 실리콘 에피층의 성장을 소자 특성에 악영향을 미치지 않는 온도에서 수행할 수 있도록 하는 콘택 플러그 형성방법을 제공함에 그 목적이 있다.

도 1은 본 발명의 일실시예에 따라 콘택 플러그로서 성장된 실리콘 에피층을 설명하기 위한 단면도.

도 2는 본 발명의 다른 실시예에 따라 콘택 플러그로서 성장된 실리콘 에피층을 설명하기 위한 단면도.

도 3은 본 발명의 실시예에 따라 형성된 실리콘 에피층으로 이루어진 콘택 플러그를 도시한 단면도.

도 4는 도 3에 도시된 반도체 소자에 대한 TEM 사진.

- 도면의 주요부분에 대한 부호의 설명 -

1 : 실리콘 기판 2 : 층간절연막

3 : 콘택홀 4 : 실리콘 에피층

4a : 단결정 실리콘 4b : 폴리실리콘

11 : 소자분리막 12 : 게이트 산화막

13 : 게이트 전극 13a : 폴리실리콘 패턴

13b : 텅스텐 패턴 14 : 하드 마스크막

15 : 질화막 스페이서 16 : 콘택 플러그

상기와 같은 목적을 달성하기 위하여, 본 발명은, 절연막에 형성한 콘택홀에 의해 노출된 실리콘 기판 영역 상에 LPCVD 공정에 의한 실리콘 에피층의 성장으로 콘택 플러그를 형성하는 방법으로서, 상기 콘택홀에 의해 노출된 실리콘 기판 영역 표면에 대한 건식 및 습식 세정과 H2베이킹을 행한 후, 1∼200Torr의 압력 및 600∼700℃의 온도에서 실리콘의 선택적 에피택셜 성장을 행하여 상기 실리콘 기판과의 콘택 영역에서는 단결정 실리콘으로 실리콘 에피층을 성장시키고, 그리고, 상기 콘택홀의 측벽 영역에서는 폴리실리콘으로 실리콘 에피층을 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.

또한, 본 발명은, 절연막에 형성한 콘택홀에 의해 노출된 실리콘 기판 영역 상에 LPCVD 공정에 의한 실리콘 에피층의 성장으로 콘택 플러그를 형성하는 방법으로서, 상기 실리콘 에피층의 성장은 1∼200Torr의 압력 및 550∼700℃의 온도에서 행하며, 성장 초기에는 단결정 실리콘으로 성장시키고, 이후에는 비정질실리콘 또는 폴리실리콘으로 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.

게다가, 본 발명은, 콘택홀을 갖는 절연막이 형성된 실리콘 기판을 제공하는 단계; 상기 콘택홀에 의해 노출된 실리콘 기판 영역의 표면을 건식 및 습식 세정하는 단계; 상기 실리콘 기판을 LPCVD 챔버 내에 장입시켜, 상기 콘택홀에 의해 노출되고, 그리고, 건식 및 습식 세정된 실리콘 기판 영역의 표면을 인-시튜로 H2베이킹하는 단계; 및 상기 콘택홀에 의해 노출된 실리콘 기판 영역 상에 콘택 플러그 물질로서 LPCVD 공정으로 실리콘 에피층을 성장시키되, 550∼700℃의 온도에서 상기 실리콘 기판과의 콘택 영역과 그 이외의 영역간에 상이한 결정 구조를 갖도록 성장시키는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.

여기서, 본 발명의 방법은 실리콘 에피층 성장을 위한 반응 가스로서 MS와 H2가스를 사용하거나, 또는, DCS와 H2가스를 사용하며, 도펀트로서 PH3가스를 사용한다. 이때, 상기 MS 가스 또는 DCS 가스의 유량은 100∼500sccm으로 조절하고, H2가스의 유량은 2,000∼20.000sccm으로 조절하며, PH3가스의 유량은 실리콘 에피층의 도핑 농도가 1×1019∼1021atoms/cc가 되도록 100∼300 sccm으로 조절한다.

본 발명에 따르면, 실리콘 기판의 표면에서는 단결정 실리콘으로 성장시키고, 나머지 부분에서는 비정질 또는 폴리실리콘으로 성장시키기 때문에 공정 온도를 700℃ 이하로 낮출 수 있다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

본 발명에 따른 실리콘의 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법은, 실리콘 에피층의 성장시, 반응 가스로서 선택성을 부여하는 HCl 가스의 사용을 생략하며, 그리고, 성장 온도를 낮추기 위해 실리콘 기판과의 콘택 부분과 그 이외 부분에서 상이한 결정 구조로 성장시킨다.

도 1은 본 발명의 일실시예에 따라 콘택 플러그로서 성장된 실리콘 에피층을 설명하기 위한 단면도이다. 도시된 바와 같이, 실리콘 에피층(4)은 실리콘 기판(1)의 콘택 영역에서는 단결정 실리콘(4a)으로 성장되는 반면, 콘택홀(3)의 측벽에서는 폴리실리콘(4b)으로 성장된다.

여기서, 상기 실리콘 에피층(4)의 성장은 600∼700℃로 수행한다. 상기 실리콘 에피층(4) 성장을 위한 반응 가스로는 MS와 H2가스를 기본으로 사용하며, 도펀트로서 PH3가스를 사용한다. 상기 MS 가스 대신에 DCS 가스를 사용하는 것도 가능하다. 상기 MS 가스 또는 DCS 가스의 유량은 100∼500sccm, 그리고, H2가스의 유량은 2,000∼20.000sccm으로 조절하며, 상기 PH3가스의 유량은 100∼300sccm 정도로 조절하여 도핑 농도가 1×1019∼1021atoms/cc가 되도록 한다. 또한, 상기 실리콘 에피층(4)의 성장은 1∼200Torr의 압력으로 수행한다.

본 발명의 일실시예에 따르면, 실리콘 기판(1)과의 콘택 부분에서는 단결정 실리콘이 성장되기 때문에 상기 실리콘 기판(1)과 실리콘 에피층(4)간의 콘택 면적의 감소에 따른 콘택 저항 증가는 억제될 수 있다. 또한, 실리콘 에피층(4)의 전체를 단결정 실리콘으로 성장시키는 것이 아니라, 실리콘 기판(1)과의 콘택 부분만을단결정 실리콘(4a)으로 성장시키기 때문에 상기 실리콘 에피층(4)의 성장 온도를 소자 특성에 악영향을 미칠 수 있는 임계 온도 보다 낮은 온도인 700℃ 이하, 바람직하게는, 600∼700℃로 낮출 수 있다.

한편, 이 실시예에 있어서, 상기 단결정 실리콘(4a)은 원뿔 모양으로 성장되며, 원뿔의 표면에서 폴리실리콘(4b)과의 계면이 형성된다. 그런데, 상기 계면은 인-시튜 성장에 의해 형성되는 것이므로, 상기 계면에 자연산화막 등은 존재하지 않는다.

또한, 이 실시예에 있어서, 상기 실리콘 에피층(4)의 성장 전, NF3/O2플라즈마를 이용한 건식 세정과 BOE와 H2SO4의 혼합 용액을 이용한 습식 세정을 각각 20∼30초 동안 수행하며, 이어서, 실리콘 에피층 성장을 위한 LPCVD 챔버 내에서 인-시튜로 700∼1,000℃ 온도에서 60∼300초 동안 H2베이킹을 수행한다.

도 2는 본 발명의 다른 실시예에 따라 콘택 플러그로서 성장된 실리콘 에피층을 설명하기 위한 단면도이다. 도시된 바와 같이, 실리콘 에피층(4)은 성장 초기, 예컨데, 실리콘 기판(1) 표면으로부터 500Å까지는 단결정 실리콘(4a)으로 성장되며, 나머지는 비정질실리콘이나 폴리실리콘, 바람직하게는, 폴리실리콘(4b)으로 성장된다.

여기서, 상기 실리콘 에피층(4) 성장을 위한 반응 가스로서는, 이전 실시예와 마찬가지로, MS와 H2가스를 기본으로 사용하며, 상기 MS 가스 대신에 DCS 가스를 사용하는 것도 가능하다. 그리고, 도펀트로서는 PH3가스를 사용한다. 상기 MS가스 또는 DCS 가스의 유량은 100∼500sccm, 그리고, H2가스의 유량은 2,000∼20.000sccm으로 조절하며, 상기 PH3가스의 유량은 100∼300sccm 정도로 조절하여 도핑 농도가 1×1019∼1021atoms/cc가 되도록 한다. 또한, 상기 실리콘 에피층(4)의 성장은 1∼200Torr의 압력으로 수행한다.

게다가, 상기 실리콘 에피층(4)의 성장 초기, 즉, 단결정 실리콘(4a)의 성장은 이전 실시예와 유사한 조건으로 수행하면서 공정 시간을 1분 이내, 바람직하게는, 30∼60초로 한정하며, 그리고, 비정질실리콘이나 폴리실리콘(4b)의 성장은 550∼650℃, 보다 정확하게는, 550∼610℃로 수행한다.

아울러, 상기 실리콘 에피층(4)의 성장 전, NF3/O2플라즈마를 이용한 건식 세정과 BOE와 H2SO4의 혼합 용액을 이용한 습식 세정을 각각 20∼30초 동안 수행하며, 이어서, 실리콘 에피층 성장을 위한 LPCVD 챔버내에서 인-시튜로 700∼1,000℃ 온도에서 60∼300초 동안 H2베이킹을 수행한다.

본 발명의 다른 실시예에 따르면, 콘택 면적의 감소에 따른 실리콘 기판(1)과 실리콘 에피층(4)간의 콘택 저항의 증가는 억제되며, 특히, 공정 온도를 이전 실시예 보다 더욱 낮출 수 있다.

도 3은 본 발명의 실시예에 따라 형성된 실리콘 에피층으로 이루어진 콘택 플러그를 도시한 단면도로서, 이를 참조하여 그 형성방법을 설명하면 다음과 같다.

주지의 반도체 제조 공정을 통해, 실리콘 기판(1) 내에 액티브 영역을 한정하는 소자분리막들(11)을 형성하고, 그런다음, 상기 실리콘 기판(1)의 액티브 영역 상에 게이트 산화막(12)과, 폴리실리콘 패턴(13a)과 텅스텐 패턴(13b)의 적층으로된 게이트 전극(13) 및 하드 마스크막(14)의 적층 구조물들을 형성하며, 이어서, 상기 적층 구조물들의 측벽에 질화막 스페이서(15)를 형성한다. 그 다음, 상기 결과물 상에 층간절연막(15)을 증착한 후, 상기 하드 마스크(14)이 노출되도록, 상기 층간절연막(15)을 연마 또는 에치백하고, 이어서, 상기 적층 구조물들과 콘택 플러그가 형성될 실리콘 기판 영역들을 모두 노출시키는 콘택홀(도시안됨)을 형성한다.

다음으로, 노출된 실리콘 기판(1) 표면에 형성된 자연 산화막, 또는, 잔류된 이물질을 제거하면서, 동시에, 콘택홀 형성을 위한 식각시에 기판 표면에서 발생된 식각 데미지 회복을 위해, 먼저, NF3/O2플라즈마를 이용한 건식 세정과 BOE와 H2SO4의 혼합 용액을 이용한 습식 세정을 각각 20∼30초 동안 수행하고, 이어서, 실리콘 에피층 성장을 위한 LPCVD 챔버 내에 상기 단계까지의 결과물을 장입시킨 상태에서 인-시튜로 700∼1,000℃ 온도에서 60∼300초 동안 H2베이킹을 수행한다.

그 다음, 콘택 플러그 형성 영역, 즉, 적층 구조물들 사이의 실리콘 기판 영역 상에 LPCVD 공정을 이용한 실리콘 에피택셜 성장을 통해 콘택 플러그 물질로서 실리콘 에피층(4)을 성장시킨다. 이때, 상기 실리콘 에피층(4)은 700℃ 이하, 바람직하게는, 600∼700℃ 온도에서 성장시키며, 실리콘 기판(1)과의 콘택 영역에서는 단결정 실리콘(4a)로 성장시키고, 콘택홀의 측벽에서는 폴리실리콘(4b)으로 성장시킨다. 또한, 전술한 바와 같이 상기 실리콘 에피층(4) 성장을 위한 반응 가스로는MS와 H2가스를 기본으로 사용하며, 도펀트로서는 PH3가스를 사용한다. 상기 MS 가스 대신에 DCS 가스를 사용할 수도 있다. 게다가, 상기 실리콘 에피층(4)의 성장은 1∼200Torr의 압력으로 수행한다.

계속해서, 실리콘 에피층(4)에 대한 CMP(Chemical Mechanical Polishing), 또는, 에치 백(etch back)을 수행함으로써, 상기 실리콘 에피층(4)으로 이루어진 콘택 플러그(16)를 형성한다.

도 4는 도 3에 도시된 소자에 대한 TEM 사진으로서, 보다 상세하게는, 온도가 635℃, 압력이 120Torr, Ms의 유량이 200sccm, H2의 유량이 5000sccm, 그리고, PH3의 유량이 300sccm인 공정 조건하에서 성장시킨 실리콘 에피층의 TEM 사진이다. 보여지는 바와 같이, 실리콘 기판(1)과의 콘택 부분에서는 원뿔 모양으로 단결정 실리콘(4a)이 성장되며, 나머지 부분에서는 폴리실리콘(4b)으로 성장된다.

전술한 바와 같은 본 발명의 실시예에 따른 콘택 플러그 형성방법은, 실리콘 에피층을 성장시키되, 실리콘 기판과의 콘택 영역에서는 단결정 실리콘으로 성장시키고, 그 이외 영역에서는 폴리실리콘으로 성장시킴으로써, 700℃ 이하의 저온 공정으로도 실리콘 에피층의 성장을 이룰 수 있으며, 아울러, 상기 실리콘 기판과의 계면 특성을 개선시킨 콘택 플러그를 형성할 수 있다.

이상에서와 같이, 본 발명의 방법은 콘택 플러그 물질로서 실리콘 에피층을 사용하되, 상기 실리콘 에피층의 성장시, 영역 별로 상이한 결정 상태로 성장시키는 것을 통해, 상기 실리콘 에피층의 성장 온도를 소자 특성 저하를 유발하지 않는 임계온도인 700℃ 이하로 낮출 수 있다.

따라서, 실리콘 에피층으로 콘택 플러그를 형성하는 것을 통해 콘택 면적의 감소에도 불구하고 콘택 저항의 증가를 방지할 수 있으며, 아울러, 상기 실리콘 에피층을 저온 공정으로 성장시킬 수 있어, 공정 온도에 따른 소자 특성 저하도 방지할 수 있는 바, 결국, 본 발명의 방법은 고집적 및 고속 소자의 제조에 매우 유리하게 적용할 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (36)

  1. 절연막에 형성한 콘택홀에 의해 노출된 실리콘 기판 영역 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정에 의한 실리콘 에피층의 성장으로 콘택 플러그를 형성하는 방법으로서,
    상기 콘택홀에 의해 노출된 실리콘 기판 영역 표면에 대한 건식 및 습식 세정과 H2베이킹을 행한 후, 1∼200Torr의 압력 및 600∼700℃의 온도에서 실리콘의 선택적 에피택셜 성장을 행하여 상기 실리콘 기판과의 콘택 영역에서는 단결정 실리콘으로 실리콘 에피층을 성장시키고, 그리고, 상기 콘택홀의 측벽 영역에서는 폴리실리콘으로 실리콘 에피층을 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제 1 항에 있어서, 상기 실리콘 에피층 성장을 위한 반응 가스로서 MS(monosilane : SiH4)와 H2가스, 또는, DCS(Diclorosilane : SiCl2H2)와 H2가스를 사용하며, 도펀트로서 PH3가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제 2 항에 있어서, 상기 MS 가스 또는 DCS 가스의 유량은 100∼500sccm, H2가스의 유량은 2,000∼20.000sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제 2 항에 있어서, 상기 PH3가스의 유량은
    도핑 농도가 1×1019∼1021atoms/cc가 되도록 100∼300sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서, 상기 건식 세정은
    NF3/O2플라즈마를 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  8. 제 1 항에 있어서, 상기 습식 세정은
    BOE와 H2SO4의 혼합 용액을 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  9. 제 1 항에 있어서, 상기 H2베이킹은
    인-시튜(in-situ)로 700∼1,000℃ 온도에서 60∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  10. 절연막에 형성한 콘택홀에 의해 노출된 실리콘 기판 영역 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정에 의한 실리콘 에피층의 성장으로 콘택 플러그를 형성하는 방법으로서,
    상기 실리콘 에피층의 성장은 1∼200Torr의 압력 및 550∼700℃의 온도에서 행하며, 성장 초기에는 단결정 실리콘으로 성장시키고, 이후에는 비정질실리콘 또는 폴리실리콘으로 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  11. 제 10 항에 있어서, 상기 실리콘 에피층 성장을 위한 반응 가스로서 MS(monosilane : SiH4)와 H2가스, 또는, DCS(Diclorosilane : SiCl2H2)와 H2가스를 사용하며, 도펀트로서 PH3가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  12. 제 11 항에 있어서, 상기 MS 가스 또는 DCS 가스의 유량은 100∼500sccm, H2가스의 유량은 2,000∼20.000sccm으로 조절하는 것을 특징으로 하는 반도체 소자의콘택 플러그 형성방법.
  13. 제 11 항에 있어서, 상기 PH3가스의 유량은
    도핑 농도가 1×1019∼1021atoms/cc가 되도록 100∼300sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  14. 삭제
  15. 제 10 항에 있어서, 상기 단결정 실리콘은 500Å까지 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  16. 제 15 항에 있어서, 상기 단결정 실리콘의 성장은, 30∼60초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  17. 제 15 항에 있어서, 상기 단결정 실리콘의 성장은, 600∼700℃로 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  18. 제 10 항에 있어서, 상기 비정질실리콘이나 폴리실리콘의 성장은
    550∼650℃로 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  19. 제 18 항에 있어서, 상기 비정질실리콘이나 폴리실리콘의 성장은
    550∼610℃로 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  20. 제 10 항에 있어서, 상기 실리콘 에피층의 성장 전, 상기 콘택홀에 의해 노출된 실리콘 기판 영역의 표면에 대한 건식 및 습식 세정과 H2베이킹을 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  21. 제 20 항에 있어서, 상기 건식 세정은
    NF3/O2플라즈마를 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  22. 제 20 항에 있어서, 상기 습식 세정은
    BOE와 H2SO4의 혼합 용액을 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  23. 제 20 항에 있어서, 상기 H2베이킹은
    인-시튜로 800∼900℃ 온도에서 60∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  24. 콘택홀을 갖는 절연막이 형성된 실리콘 기판을 제공하는 단계;
    상기 콘택홀에 의해 노출된 실리콘 기판 영역의 표면을 익스-시튜로 건식 및 습식 세정하는 단계;
    상기 실리콘 기판을 LPCVD 챔버 내에 장입시켜, 상기 콘택홀에 의해 노출되고, 그리고, 건식 및 습식 세정된 실리콘 기판 영역의 표면을 인-시튜로 H2베이킹하는 단계; 및
    상기 콘택홀에 의해 노출된 실리콘 기판 영역 상에 콘택 플러그 물질로서 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 실리콘 에피층을 성장시키되, 550∼700℃의 온도에서 상기 실리콘 기판과의 콘택 영역과 그 이외의 영역간에 상이한 결정 구조를 갖도록 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  25. 제 24 항에 있어서, 상기 건식 세정은
    NF3/O2플라즈마를 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  26. 제 24 항에 있어서, 상기 습식 세정은
    BOE와 H2SO4의 혼합 용액을 이용하여 20∼30초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  27. 제 24 항에 있어서, 상기 H2베이킹은
    700∼1,000℃ 온도에서 60∼300초 동안 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  28. 제 24 항에 있어서, 상기 실리콘 에피층은, 실리콘 기판과의 콘택 영역에서는 단결정 실리콘으로 성장시키고, 상기 콘택홀 측벽에서는 폴리실리콘으로 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  29. 제 28 항에 있어서, 상기 실리콘 에피층은, 600∼700℃로 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  30. 제 24 항에 있어서, 상기 실리콘 에피층은,
    실리콘 기판의 표면으로부터 500Å까지는 단결정 실리콘으로 성장시키고, 그 이상의 두께부터는 비정질 또는 폴리실리콘으로 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  31. 제 30 항에 있어서, 상기 단결정 실리콘은 30∼60초 동안 성장시키는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  32. 제 30 항에 있어서, 상기 비정질실리콘이나 폴리실리콘의 성장은
    550∼650℃로 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  33. 제 24 항에 있어서, 상기 실리콘 에피층 성장은
    반응 가스로서 MS(monosilane : SiH4)와 H2가스, 또는, DCS(Diclorosilane : SiCl2H2)와 H2가스를 사용하며, 도펀트로서 PH3가스를 사용하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  34. 제 24 항에 있어서, 상기 MS 가스 또는 DCS 가스의 유량은 100∼500sccm, H2가스의 유량은 2,000∼20.000sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  35. 제 24 항에 있어서, 상기 PH3가스의 유량은
    도핑 농도가 1×1019∼1021atoms/cc가 되도록 100∼300sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  36. 제 23 항에 있어서, 상기 실리콘 에피층 성장은
    1∼200Torr의 압력으로 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
KR20010023402A 2001-04-30 2001-04-30 반도체 소자의 콘택 플러그 형성방법 KR100406580B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010023402A KR100406580B1 (ko) 2001-04-30 2001-04-30 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20010023402A KR100406580B1 (ko) 2001-04-30 2001-04-30 반도체 소자의 콘택 플러그 형성방법
JP2001380451A JP2002343743A (ja) 2001-04-30 2001-12-13 半導体素子のコンタクトプラグ形成方法
TW90132497A TW517292B (en) 2001-04-30 2001-12-27 Method for forming contact plug of semiconductor device
US10/032,074 US20030005881A1 (en) 2001-04-30 2001-12-31 Method for forming contact plug of semiconductor device

Publications (2)

Publication Number Publication Date
KR20020083770A KR20020083770A (ko) 2002-11-04
KR100406580B1 true KR100406580B1 (ko) 2003-11-20

Family

ID=19708904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010023402A KR100406580B1 (ko) 2001-04-30 2001-04-30 반도체 소자의 콘택 플러그 형성방법

Country Status (4)

Country Link
US (1) US20030005881A1 (ko)
JP (1) JP2002343743A (ko)
KR (1) KR100406580B1 (ko)
TW (1) TW517292B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449948B1 (ko) * 2002-05-18 2004-09-30 주식회사 하이닉스반도체 콘택저항을 감소시킨 콘택플러그 형성방법
KR100538806B1 (ko) * 2003-02-21 2005-12-26 주식회사 하이닉스반도체 에피택셜 c49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법
KR100626214B1 (ko) * 2004-02-12 2006-09-20 재단법인서울대학교산학협력재단 다중 안테나 및 랜덤 다중 빔을 이용한 다중 사용자 무선송수신 방법 및 장치
US7396743B2 (en) 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
KR100637689B1 (ko) * 2005-04-21 2006-10-17 주식회사 하이닉스반도체 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
US7816217B2 (en) * 2005-12-22 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-step epitaxial process for depositing Si/SiGe
JP2008047720A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置の製造方法
KR100781874B1 (ko) * 2006-12-26 2007-12-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20080102065A (ko) * 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
EP2416350A1 (en) * 2010-08-06 2012-02-08 Imec A method for selective deposition of a semiconductor material
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
US8815735B2 (en) * 2012-05-03 2014-08-26 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
EP2969273A4 (en) * 2013-03-15 2016-10-12 First Solar Inc Method of manufacturing a photovoltaic device
CN108470710B (zh) * 2017-02-23 2019-09-17 联华电子股份有限公司 一种形成半导体存储装置的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653472B2 (en) 2014-08-22 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the semiconductor device, and method of forming epitaxial layer

Also Published As

Publication number Publication date
TW517292B (en) 2003-01-11
US20030005881A1 (en) 2003-01-09
KR20020083770A (ko) 2002-11-04
JP2002343743A (ja) 2002-11-29

Similar Documents

Publication Publication Date Title
EP3227920B1 (en) Selective floating gate semiconductor material deposition in a three-dimensional memory structure
US6211033B1 (en) Integrated capacitor bottom electrode for use with conformal dielectric
KR100370331B1 (ko) 반도체 장치 및 그 제조 방법
US6177696B1 (en) Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices
US4948456A (en) Confined lateral selective epitaxial growth
KR100426483B1 (ko) 플래쉬 메모리 셀의 제조 방법
US7037785B2 (en) Method of manufacturing flash memory device
EP0791959B1 (en) Method of connecting a dram trench capacitor
US7622383B2 (en) Methods of forming conductive polysilicon thin films via atomic layer deposition and methods of manufacturing semiconductor devices including such polysilicon thin films
US7005356B2 (en) Schottky barrier transistor and method of manufacturing the same
KR100449948B1 (ko) 콘택저항을 감소시킨 콘택플러그 형성방법
KR100356259B1 (ko) 트랜지스터, 반도체 디바이스 및 반도체 디바이스 제조 방법
US6991991B2 (en) Method for preventing to form a spacer undercut in SEG pre-clean process
US7157327B2 (en) Void free, silicon filled trenches in semiconductors
US7244659B2 (en) Integrated circuits and methods of forming a field effect transistor
JP4867176B2 (ja) 半導体装置の製造方法
JP5430838B2 (ja) 単結晶外部ベース及びエミッタを備えたヘテロ接合バイポーラ・トランジスタ及び関連する方法
JP4139586B2 (ja) 半導体装置およびその製造方法
US6667227B1 (en) Trenched gate metal oxide semiconductor device and method
DE10258787B4 (de) Verfahren zum Herstellen eines selbstausgerichteten potenzialfreien Gates in einer Flashspeicherzelle
US20030211713A1 (en) Semiconductor device and method for manufacturing
US6384437B1 (en) Low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer
TWI255012B (en) Method of manufacturing a flash memory cell
KR100416627B1 (ko) 반도체 장치 및 그의 제조방법
KR940000827B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081027

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee