CN108470710B - 一种形成半导体存储装置的方法 - Google Patents

一种形成半导体存储装置的方法 Download PDF

Info

Publication number
CN108470710B
CN108470710B CN201710099769.7A CN201710099769A CN108470710B CN 108470710 B CN108470710 B CN 108470710B CN 201710099769 A CN201710099769 A CN 201710099769A CN 108470710 B CN108470710 B CN 108470710B
Authority
CN
China
Prior art keywords
bit line
line contact
semiconductor storage
active region
storage structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710099769.7A
Other languages
English (en)
Other versions
CN108470710A (zh
Inventor
张峰溢
邹世芳
童宇诚
李甫哲
郭明峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd, United Microelectronics Corp filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN201710099769.7A priority Critical patent/CN108470710B/zh
Priority to US15/472,295 priority patent/US10170362B2/en
Publication of CN108470710A publication Critical patent/CN108470710A/zh
Priority to US16/188,237 priority patent/US10840182B2/en
Application granted granted Critical
Publication of CN108470710B publication Critical patent/CN108470710B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种形成半导体存储装置的方法。首先，提供一基底，其中一浅沟槽隔离形成于该基底而定义出多个主动区。接着，进行一第一蚀刻工艺，以形成一位线接触开口，其中该位线接触开口是对应该多个主动区中的其中一个，该位线接触开口暴露该个主动区以及该个主动区周围的该浅沟槽隔离；进行一第二蚀刻工艺，移除该位线接触开口中部分的该浅沟槽隔离，使该位线接触开口中该主动区的一顶面高于该浅沟槽隔离的一底面。最后于该半导体基底上形成一位线结构。

Description

一种形成半导体存储装置的方法
技术领域
本发明涉及一种半导体存储装置的制作方法，尤其是涉及一种具有位线接触开口的半导体存储装置的制作方法。
背景技术
随着科技进步，集成电路制作工艺技术也随的不断精进，因此各种电子电路可集成/成形于单一芯片上。制造芯片的半导体制作工艺包括许多步骤，例如形成薄膜的沉积制作工艺、形成图案化光致抗蚀剂的光致抗蚀剂涂布、曝光与显影制作工艺以及对薄膜进行图案化的蚀刻制作工艺等。因应产品需求，芯片上的电路与元件的尺寸持续地缩小化，对于上述各制作工艺的制作工艺容许范围(process window)的要求也越趋严格。因此，如何在产品规格以及设计要求的限制下设法增加制作工艺容许范围以达到提升生产良率的效果一直是相关业界持续努力的目标。
发明内容
本发明提供了一种半导体存储装置的制作方法，以制作品质良好的位线接触。
根据本发明其中一个实施例，提供了一种半导体存储装置的制作方法，包括下列步骤。首先，提供一基底，其中一浅沟槽隔离形成于该基底而定义出多个主动区。接着，进行一第一蚀刻工艺，以形成一位线接触开口，其中该位线接触开口是对应该多个主动区中的其中一个，该位线接触开口暴露该个主动区以及该个主动区周围的该浅沟槽隔离；进行一第二蚀刻工艺，移除该位线接触开口中部分的该浅沟槽隔离，使该位线接触开口中该主动区的一顶面高于该浅沟槽隔离的一顶面。最后于该半导体基底上形成一位线结构，其中该位线结构是部分设置于该位线接触开口中。
根据本发明另一实施例，本发明是提供一种半导体存储结构，包含一半导体基底、一浅沟槽隔离、一位线接触开口、一位线结构以及一间隙壁。半导体基底包括一第一主动区以及多个第二主动区。浅沟槽隔离设置于半导体基底中，其中浅沟槽隔离设置于第一主动区以及等第二主动区之间。位线接触开口设置于第一主动区以及浅沟槽隔离中。位线结构，部分设置于位线接触开口中且与第一主动区接触。间隙壁设置在位线接触开口中，且间隙壁具有一侧壁直接接触第二主动区。
本发明位线接触的制作方法是以第一蚀刻制作工艺、第二蚀刻制作工艺与第三蚀刻制作工艺分别进行，其中第一蚀刻制作工艺用以形成开口，第二蚀刻制作工艺可确保主动区的品质，第三蚀刻制作工艺则能加强位线接触的结构稳定，故能形成品质良好的位线接触。
附图说明
图1至图8为本发明第一实施例的半导体存储装置的制作方法示意图；
图9为采用图6的实施例时最终形成的位线接触结构的示意图；
图10至图13为本发明第一实施例的半导体存储装置的制作方法示意图。
符号说明
300 基底 319 硅残渣
302 浅沟槽隔离 318 第二蚀刻步骤
304 主动区 320 接触插栓层
304A 第一主动区 321 间隙壁
304B 第二主动区 322 低电阻层
308 图案化掩模层 324 盖层
310 开口 326 掩模层
312 掩模层 328 第三蚀刻步骤
314 开口 330 位线接触
316 第一蚀刻步骤
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
请参阅图1至图8。图1至图8所绘示为本发明第一实施例的半导体存储装置的制作方法示意图，其中图1为上视示意图，图2至图7为剖视示意图，且图2为沿图1中的剖线A-A’所绘示的剖视示意图。本实施例提供一种半导体存储装置的制作方法，包括下列步骤。首先，如图1与图2所示，提供一基底300，其用来在其上形成所需的元件或电路，优选具有含硅材质，例如是硅、单晶硅(single crystal silicon)、单晶硅锗(single crystal silicongermanium)、非晶硅(amorphous silicon)或是上述的组合。在另一实施例中，基底300也可以包含其他半导体材质，例如是锗或III/V族的复合半导体材料，如锗砷等。在另一实施例中，基底300也可以包含其他介电材料，例如是硅覆绝缘基底(silicon on insulator,SOI)。在基底300的一存储胞区(cell region)中，形成一浅沟槽隔离302中而定义出多个主动区304。浅沟槽隔离302可利用蚀刻方式于半导体基底300中形成多个沟槽(图未示)，再于沟槽中填入绝缘材料例如氧化硅(SiO2)或氮氧化硅(SiN)等而形成，但并不以此为限。在一些实施例中，亦可视需要使用其他适合的方式形成浅沟槽隔离302。此外，半导体基底300中可形成多条字符线(word line)306，而本实施例的字符线306可为埋入式字符线(buriedword line)，但并不以此为限。在一些实施例中，各字符线306可沿一第一方向D1延伸，而各主动区304可沿不同于第一方向D1的一第二方向D2延伸。此外，第二方向D2可未与第一方向D1正交，而各主动区304可沿此斜向方向延伸，藉此增加存储单元的排列密度，但并不以此为限。
在浅沟槽隔离302与字符线306形成之后，可于半导体基底300以及浅沟槽隔离302上形成一图案化掩模层308。图案化掩模层308可包括多个开口310以分别对应部分的主动区304，用来定义后续形成各位线接触的位置，且开口310的侧壁会设置在主动区304周围的浅沟槽隔离302上，优选会位于浅沟槽隔离302的中央。在一实施例中，在图案化掩模层308形成之前，可先形成一掩模层312基底300以及浅沟槽隔离302。在一实施例中，掩模层312可包括绝缘材料例如氮化硅，而图案化掩模层308可包括光致抗蚀剂，但并不以此为限。
如图3所示，在以图案化掩模层308为掩模，进行一第一蚀刻制作工艺316，以在基底300中形成一开口314，开口314优选具有一倾斜侧壁对应于浅沟槽隔离302，而开口314底面则由浅沟槽隔离302以及位于中间的主动区304所组成。在本发明优选实施例中，第一蚀刻制作工艺316是一干蚀刻制作工艺，所使用的蚀刻气体例如是四氟化碳(CF4)、三氟甲烷(CHF3)、氯气(Cl2)、六氟化硫(SF6)、八氟环丁烷(C4F8)或六氟丁二烯(C4F6)，但不以此为限。在进行完第一蚀刻制作工艺316后，暴露的主动区304的表面(包括顶面以及侧壁)上可能会有些许硅残渣(Si residue)319。暴露的主动区304一高度H1。接着移除图案化掩模层308。
如图4所示，接着进行一第二蚀刻工艺318，完全去除主动区302表面的硅残渣319。在一实施例中，第二蚀刻工艺318可使用蒸汽(vapor)型态的蚀刻气体，例如氢氟酸(HF)，且并不搭配等离子体。在另一实施例中，第二蚀刻工艺318可使用等离子体型态的蚀刻气体，例如氨气(NH3)或三氟化氮(NF3)，且优选不使用离子轰击(ion bombard free)。而在另一实施例中，亦可使用湿蚀刻，例如使用稀释氢氟酸(dHF)。在进行完第二蚀刻工艺318，优选也移除主动区304周遭的浅沟槽隔离302，故位于开口314中的主动区304的顶面与些许侧壁会暴露出来，使主动区304的顶面略高于浅沟槽隔离302的顶面，以增加后续形成位线接触的稳定度。在本实施例中，暴露的主动区304具有一高度H2(即主动区302的顶面与两旁浅沟槽隔离302的顶面的距离)，且H2大于H1。而于本发明另一实施例中，请如图5所示，还可进一步蚀刻浅沟槽隔离302，使开口314的侧壁位于掩模层312下方。并且，稍微蚀刻主动区304的底面部分，使暴露的主动区304的高度H3大于H2。而于本发明又一实施例中，在形成如图5的结构之后，还可进一步形成一间隙壁321，设置在掩模层312下方、浅沟槽隔离302的上方，且位于两侧主动区304的侧壁上，且间隙壁321具有一侧壁与开口314的侧壁切齐，如图6所示。在一实施例中，间隙壁321的材料包含氧化硅、氮化硅或其组合。在一实施例中，可先在基底300上全面一间隙壁材料层(图未示)，其共形地填入开口314中，然后再进行一干蚀刻及/或湿蚀刻制作工艺，而形成间隙壁。而在另一实施例中，亦可调整制作工艺参数，使间隙壁321的侧壁位于掩模层312下方，或者，间隙壁321可以突出于开口314的侧壁。在本实施例中，暴露的主动区304具有一高度H4，且H4大体上与H2相等。在另一实施例中，H4也可以大于H3。
接着，如图7所示，在基底300依序形成一接触插栓层320、一低电阻层322、一盖层324以及一掩模层326。接触插栓层320会填满整个开口314，其材质包含硅，例如是多晶硅(poly silicon)或是非晶硅(amorphous silicon)。低电阻层322例如是金属，包含金(Au)、银(Ag)、铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、钽(Ta)、镉(Cd)、或上述的氮化物、或上述的氧化物、或上述的合金、或上述的组合。盖层324与掩模层326可以是任何掩模材质，例如是氮化硅(silicon nitride,SiN)、氮氧化硅(silicon oxynitride,SiON)、碳化硅(siliconcarbide,SiC)或是应用材料公司提供的进阶图案化薄膜(advanced pattern film,APF)、或上述者的任意组合、或上述者与其他材料的任意组合。在一实施例中，盖层324是氮化硅，而掩模层326是氧化硅。此外，接触插栓层320与低电阻层322之间还可包设置有阻障层。
最后，如图8所示，以掩模层326为掩模，进行一第三蚀刻工艺328，图案化盖层324、低电阻层322以及接触插栓层320，使掩模层326、盖层324、低电阻层322以及接触插栓层320形成位线接触330以及位线。在一实施例中，第三蚀刻工艺328会进一步蚀刻至与开口314底层中浅沟槽隔离302的顶面，使位线接触330侧壁底部大体上呈90度夹角，可增加结构稳定度。如此一来，即可完成本发明字符线接触330的结构。
请参考图9，若采用图6具有间隙壁的实施例时，最终形成的位线接触330结构则会如图9所示。如图9所示，此半导体存储结构包含一基底300，其具有一第一主动区304A与位于第一主动区304A两侧的多个第二主动区304B。浅沟槽隔离302位于第一主动区304A与第二主动区304B之间。位线接触开口314设置于第一主动区304A以及浅沟槽隔离302中。位线结构330部分设置于位线接触开口314中且与第一主动区304A接触。间隙壁321设置在该位线接触开口314中，优选位于浅沟槽隔离302上，掩模层312下方，且间隙壁321具有一侧壁直接接触第二主动区304B。在一实施例中，间隙壁321具有另一侧壁设置在掩模层312下，亦即间隙壁321不会突出于掩模层312的侧壁。在另一实施例中，间隙壁321的另一侧壁与掩模层312的侧壁垂直切齐。在又一实施例中，间隙壁321的另一侧壁突出于该掩模层312的侧壁。
请参考图10至图13，所绘示为本发明另一实施例的半导体存储装置的制作方法示意图。如图10所示，首先提供一基底300，并在基底300上形成浅沟槽隔离302、主动区304与掩模层312，元件实施方式与前述实施例相同，在此不再重复描述。接着，形成一第一接触插栓层320，其材质例如是多晶硅或是非晶硅。此第一接触插栓层320也可同时用作周边区(peripheral region)的晶体管的栅极(图未示)，亦即在本实施例中，周边区的晶体管的栅极会与细胞区的位线接触层同时形成。然后，在第一接触插栓层320上形成一图案化掩模层308，例如是光致抗蚀剂层。
接着如图11所示，以图案化掩模层308为掩模，进行一第一蚀刻制作工艺316，以形成开口314，然后移除图案化掩模层308。之后，进行一第二蚀刻制作工艺318。第一蚀刻制作工艺316与第二蚀刻制作工艺318的实施方式与前述实施例也大致相同。
后续，将一第二接触插栓层320’填入开口314，并进行平坦化步骤，使第一接触插栓层320与第二接触插栓层320’等高。第一接触插栓层320与第二接触插栓层320’的材质可以相同也可以不同。然后依序再形成一低电阻层322、盖层324以及掩模层326，如图13所示，其实施方式也和第一实施例相同，在此不再赘述。最后，如图8所示进行第三蚀刻制作工艺328，同样也可以获得本发明的位线接触330以及位线的结构。
综上所述，本发明是提供了一种位线接触的制作方法，以第一蚀刻制作工艺、第二蚀刻制作工艺与第三蚀刻制作工艺分别进行，其中第一蚀刻制作工艺用以形成开口，第二蚀刻制作工艺可确保主动区的品质，第三蚀刻制作工艺则能加强位线接触的结构稳定。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种形成半导体存储结构的方法，包含：
提供一基底，其中一浅沟槽隔离形成于该基底而定义出多个主动区；
进行一第一蚀刻工艺，以形成一位线接触开口，其中该位线接触开口是对应该多个主动区中的其中一个，该位线接触开口暴露该个主动区以及该个主动区周围的该浅沟槽隔离；
进行一第二蚀刻工艺，移除该位线接触开口中部分的该浅沟槽隔离，使位于该位线接触开口中该主动区的一顶面，高于位于该位线接触开口中该浅沟槽隔离的一顶面；以及
在该基底上形成一位线结构，其中该位线结构部分设置于该位线接触开口中且与该位线接触开口对应的该主动区接触。
2.如权利要求1所述的形成半导体存储结构的方法，其中在该第二蚀刻工艺中，还移除了该位线接触开口中的该主动区上的硅残渣(Siresidue)。
3.如权利要求1所述的形成半导体存储结构的方法，其中该位线结构具有一侧壁，该侧壁延伸的深度与该位线接触开口中该浅沟槽隔离的底面深度相同。
4.如权利要求1所述的形成半导体存储结构的方法，还包含：
形成一半导体层在该基底上；
形成一低电阻层在该半导体层上；以及
图案化该半导体层以及该低电阻层。
5.如权利要求4所述的形成半导体存储结构的方法，其中先形成该位线接触开口，再形成该半导体层。
6.如权利要求4所述的形成半导体存储结构的方法，其中先形成该半导体层，再形成该位线接触开口。
7.如权利要求1所述的形成半导体存储结构的方法，在形成该位线接触开口前，还包含形成一图案化掩模层，且该第一蚀刻工艺是以该图案化掩模层为掩模。
8.如权利要求7所述的形成半导体存储结构的方法，该第二蚀刻工艺移除了位于该图案化掩模层下方的该浅沟槽隔离，使该位线接触开口的一侧壁位于该图案化掩模层下方。
9.如权利要求1所述的形成半导体存储结构的方法，其中该第二蚀刻工艺包含使用氢氟酸的蒸汽。
10.如权利要求1所述的形成半导体存储结构的方法，其中该第二蚀刻工艺包含使用含有氢氟酸的蚀刻液。
11.如权利要求1所述的形成半导体存储结构的方法，其中该第二蚀刻工艺包含使用含有氨气(NH3)或三氟化氮(NF3)的等离子。
12.如权利要求1所述的形成半导体存储结构的方法，其中该第一蚀刻工艺包含使用四氟化碳(CF4)、三氟甲烷(CHF3)、氯气(Cl2)、六氟化硫(SF6)、八氟环丁烷(C4F8)或六氟丁二烯(C4F6)的蚀刻气体。
13.如权利要求1所述的形成半导体存储结构的方法，其中在进行完该第一蚀刻制作工艺后，位于该位线接触开口中该主动区的该顶面与位于该位线接触开口中该浅沟槽隔离的该顶面具有一高度差H1，在进行完该第二蚀刻制作工艺后，位于该位线接触开口中该主动区的该顶面与位于该位线接触开口中该浅沟槽隔离的该顶面具有一高度差H2，且H2大于H1。
14.一种半导体存储结构，包含：
基底，包括一第一主动区以及多个第二主动区；
浅沟槽隔离，设置于该基底中，其中该浅沟槽隔离设置于该第一主动区以及该多个第二主动区之间；
位线接触开口，设置于该第一主动区以及该浅沟槽隔离中；
位线结构，部分设置于该位线接触开口中且与该第一主动区接触；以及
间隙壁设置在该位线接触开口中，该间隙壁具有一侧壁直接接触该第二主动区。
15.如权利要求14所述的半导体存储结构，其中该间隙壁设置在该浅沟槽隔离上。
16.如权利要求14所述的半导体存储结构，还包含图案化掩模层，设置该第一主动区上，以暴露该位线接触开口。
17.如权利要求16所述的半导体存储结构，其中该间隙壁具有另一侧壁设置在该图案化掩模层下。
18.如权利要求16所述的半导体存储结构，其中该间隙壁具有另一侧壁与该图案化掩模层的一侧壁垂直切齐。
19.如权利要求16所述的半导体存储结构，其中该间隙壁具有另一侧壁突出于该图案化掩模层的一侧壁。
20.如权利要求14所述的半导体存储结构，其中该位线结构具有一侧壁，该侧壁延伸的深度与该位线接触开口中该浅沟槽隔离的底面深度相同。
CN201710099769.7A 2017-02-23 2017-02-23 一种形成半导体存储装置的方法 Active CN108470710B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710099769.7A CN108470710B (zh) 2017-02-23 2017-02-23 一种形成半导体存储装置的方法
US15/472,295 US10170362B2 (en) 2017-02-23 2017-03-29 Semiconductor memory device with bit line contact structure and method of forming the same
US16/188,237 US10840182B2 (en) 2017-02-23 2018-11-12 Method of forming semiconductor memory device with bit line contact structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710099769.7A CN108470710B (zh) 2017-02-23 2017-02-23 一种形成半导体存储装置的方法

Publications (2)

Publication Number Publication Date
CN108470710A CN108470710A (zh) 2018-08-31
CN108470710B true CN108470710B (zh) 2019-09-17

Family

ID=63167920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710099769.7A Active CN108470710B (zh) 2017-02-23 2017-02-23 一种形成半导体存储装置的方法

Country Status (2)

Country Link
US (2) US10170362B2 (zh)
CN (1) CN108470710B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151447B (zh) * 2019-06-27 2024-05-28 福建省晋华集成电路有限公司 半导体元件及其制造方法
KR20210037211A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20210109700A (ko) 2020-02-27 2021-09-07 삼성전자주식회사 반도체 메모리 소자 및 이의 제조 방법
US11158499B2 (en) * 2020-03-09 2021-10-26 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor component and method for fabricating the same
CN113410234B (zh) * 2020-03-16 2022-09-23 长鑫存储技术有限公司 半导体结构及形成方法
CN114256154A (zh) * 2020-09-24 2022-03-29 长鑫存储技术有限公司 存储器的制作方法及存储器
KR20220119821A (ko) * 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
CN115440668A (zh) * 2021-06-02 2022-12-06 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US7279407B2 (en) * 2004-09-02 2007-10-09 Micron Technology, Inc. Selective nickel plating of aluminum, copper, and tungsten structures
JP5091452B2 (ja) * 2006-10-06 2012-12-05 株式会社東芝 半導体装置の製造方法
KR100812080B1 (ko) * 2007-06-26 2008-03-07 주식회사 동부하이텍 비휘발성 메모리 소자 및 그 제조 방법
TWI368314B (en) * 2008-04-25 2012-07-11 Nanya Technology Corp Recess channel transistor
CN101996922B (zh) * 2009-08-13 2013-09-04 上海丽恒光微电子科技有限公司 Soi晶片及其形成方法
US20120289050A1 (en) * 2011-05-09 2012-11-15 Chang-Ming Wu Method of etching trenches in a semiconductor substrate utilizing pulsed and fluorocarbon-free plasma
US8895432B2 (en) 2012-05-31 2014-11-25 Applied Materials, Inc. Method of fabricating a self-aligned buried bit line for a vertical channel DRAM
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
KR102238951B1 (ko) * 2014-07-25 2021-04-12 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102270361B1 (ko) * 2014-08-04 2021-06-29 삼성전자주식회사 반도체 소자의 제조 방법
KR102444838B1 (ko) * 2015-06-30 2022-09-22 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107160A (zh) * 2011-11-15 2013-05-15 海力士半导体有限公司 半导体器件、以及包含该半导体器件的组件和系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
浅沟槽隔离（STI）刻蚀工艺条件研究;吴连勇;《中国优秀硕士学位论文全文数据库：信息科技辑》;20191115(第2009-11期);全文 *

Also Published As

Publication number Publication date
US20190080961A1 (en) 2019-03-14
US20180240705A1 (en) 2018-08-23
US10840182B2 (en) 2020-11-17
CN108470710A (zh) 2018-08-31
US10170362B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
CN108470710B (zh) 一种形成半导体存储装置的方法
US7344954B2 (en) Method of manufacturing a capacitor deep trench and of etching a deep trench opening
KR100360739B1 (ko) 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법
CN108269805A (zh) 半导体存储装置以及其制作方法
JP3953726B2 (ja) 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法
CN110061001A (zh) 半导体元件及其制作方法
US6040213A (en) Polysilicon mini spacer for trench buried strap formation
CN108666263B (zh) 接触孔的制造方法
KR100570114B1 (ko) 자기 정렬 매립형 극판
CN212303666U (zh) 半导体结构及半导体器件
US6291353B1 (en) Lateral patterning
CN109920760B (zh) 半导体装置的形成方法
CN108257910B (zh) 浅沟槽隔离沟槽的制作方法
US20050215007A1 (en) Method and structure for enhancing trench capacitance
KR20100079795A (ko) 매립게이트를 구비한 반도체장치 제조 방법
JP2008004881A (ja) 素子分離構造部の製造方法
TWI817903B (zh) 半導體元件的製作方法
US20050042837A1 (en) Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
CN108281423A (zh) 制作半导体元件的方法
JP2001319969A (ja) 絶縁領域の形成方法
JPH08125142A (ja) 半導体装置の製造方法
CN108389830A (zh) 掩模的制作方法
KR20040065975A (ko) 반도체장치의 제조방법
CN108807267B (zh) 半导体装置及其制造方法
KR100290587B1 (ko) 반도체장치제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Hsinchu City, Taiwan, China

Applicant after: United Microelectronics Corporation

Applicant after: Fujian Jincheng integrated circuit Co., Ltd.

Address before: Hsinchu, Hsinchu, China Science and Technology Industrial Park, Taiwan

Applicant before: United Microelectronics Corporation

Applicant before: Fujian Jincheng integrated circuit Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant