KR100451504B1 - 반도체소자의 플러그 형성방법 - Google Patents

반도체소자의 플러그 형성방법 Download PDF

Info

Publication number
KR100451504B1
KR100451504B1 KR10-2001-0061886A KR20010061886A KR100451504B1 KR 100451504 B1 KR100451504 B1 KR 100451504B1 KR 20010061886 A KR20010061886 A KR 20010061886A KR 100451504 B1 KR100451504 B1 KR 100451504B1
Authority
KR
South Korea
Prior art keywords
forming
flow rate
plug
sccm
inorganic layer
Prior art date
Application number
KR10-2001-0061886A
Other languages
English (en)
Other versions
KR20030029399A (ko
Inventor
정우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0061886A priority Critical patent/KR100451504B1/ko
Priority to US10/034,085 priority patent/US20030068885A1/en
Priority to JP2001401595A priority patent/JP2003124314A/ja
Publication of KR20030029399A publication Critical patent/KR20030029399A/ko
Application granted granted Critical
Publication of KR100451504B1 publication Critical patent/KR100451504B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

본 발명은 반도체소자의 플러그 형성방법에 관한 것으로, 실리콘기판을 제공하는 단계; 상기 실리콘기판 상에 절연막을 형성하는 단계; 상기 절연막을 선택적으로 제거하여 상기 실리콘기판의 일부분을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀측면에 무기질층을 형성하는 단계; 상기 콘택홀 아래의 실리콘기판 및 무기질층의 노출된 표면을 포함한 콘택홀내에 선택적 실리콘 플러그를 형성하는 단계를 포함하여 이루어진다.

Description

반도체소자의 플러그 형성방법{Method for forming plug in semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 초고집적 반도체소자 제조에 적합한 우수한 콘택플러그를 형성할 수 있는 반도체소자의 플러그 형성방법에 관한 것이다.
일반적으로, 반도체소자의 제조시에 선택적 실리콘 성장(SEG) 기술의 적용 가능성은 셀 크기의 축소와 공정단순화 그리고 전기적 특성 확보차원에서 높이 평가되고 있다.
최근까지는 반도체소자 제조시에 적용하는 실리콘 콘택플러그는 콘택홀 형성후, 콘택홀내에 비정질실리콘을 증착하고 이를 시엠피(CMP)공정으로 평탄화시켜 형성하였다.
그러나, 반도체소자를 제조함에 있어서, 회로선폭이 0.16 μm 이하 기술에서 콘택저항의 감소시키는 것은 매우 중요한 해결과제라고 할 수 있다.
따라서, 선택적 실리콘성장을 적용하여 플러그를 형성할 수 있다면, 셀크기 축소에 따른 갭매립(gap-fill) 문제나 콘택 저항 증가 문제를 동시에 해결할 수 있다.
한편, 플러그 분리를 위한 시엠피(CMP)나 실리콘홈식각(silicon recess etch)을 생략할 수 있어 공정단순화도 기대해 볼 수가 있다.
그러나, 플러그 형성시에 선택적 실리콘 성장(SEG; selective epitaxial growth)을 적용시에 해결해야 할 문제점이 많다.
그중 하나는 패턴물질(즉, 선택적 실리콘 성장(SEG)이 성장하도록 창을 형성하는 물질)에 따른 선택성의 확보이다.
또한, 셀활성영역의 확보차원에서 자기정렬콘택(SAC; self-aligned contact) 식각 개념을 적용할 때 반드시 질화막표면이 드러난다.
한편, 선택적 실리콘성장(SEG)은 패턴물질에 따라 선택성(selectivity), 열적 스트레스(thermal stress)에 기인한 결함, 퍼시트 발생(facet generation) 양상 등이 크게 변할 수 있다.
일반적으로, 엘피시브이디(LPCVD)의 경우, 질화막 계열물질은 850 ℃이하 온도에서 산화막 계열의 물질에 비해 선택성확보가 매우 어렵다.
따라서, 선택성을 확보하려면 성장속도를 낮추어야 하므로 열적 성장(thermal growth)이 증가한다.
이러한 관점에서, 종래기술에 따른 반도체소자의 플러그 형성방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 4는 종래기술의 일실시예에 따른 반도체소자의 플러그 형성방법을 설명하기 위한 공정단면도이다.
종래기술에 따른 반도체소자의 플러그 형성방법은, 도 1에 도시된 바와같이, 실리콘기판(1)상에 게이트전극(3)을 형성하고, 상기 게이트전극(3)의 측면에 측벽 스페이서(5)를 형성한다.
그다음, 도면에는 도시하지 않았지만, 상기 측벽스페이서(5)양측아래의 실리콘기판(1)내에 불순물을 주입하여 불순물접합영역을 형성한다.
이어서, 상기 게이트전극(3)과 측벽스페이서(5)을 포함한 실리콘기판(1)상에층간절연막(7)을 증착한다.
그다음, 도 2에 도시된 바와같이, 상기 층간절연막(7)을 리소그라피 공정기술을 이용한 마스크 형성공정 및 이를 이용한 패터닝공정을 진행하여 상기 불순물접합영역(미도시)을 노출시키는 플러그콘택홀(9)을 형성한다.
이어서, 도 3에 도시된 바와같이, 상기 플러그콘택홀(9)을 포함한 층간절연막(7)의 상면에 상기 플러그콘택홀(9)을 매립하는 비정질실리콘층(11)을 증착한다.
그다음, 상기 비정질실리콘층(11)을 CMP 또는 실리콘 리셋 에치(silicon recess etch) 공정을 진행하여 상기 플러그콘택홀(9)내에 상기 불순물접합영역(미도시)과 전기적으로 접촉하는 콘택플러그(11a)를 형성한다.
그러나, 상기 종래기술에 따른 반도체소자의 플러그 형성방법은, 특히 회로 선폭이 0.16 μm 이하 기술의 높은 에스펙트비(high aspect ratio)를 갖는 콘택홀과 콘택플러그 형성시에 다음과 같은 문제점들이 있다.
상기 종래기술에 있어서는, 다결정실리콘(poly) 형성후 실리콘으로 플러그를 형성하기 위해서는 산화막의 평탄화(CMP)와 콘택홀 형성 그리고 비정질실리콘 증착과 플러그 분리(CMP 또는 실리콘 리셋 식각)공정등을 거치게 되므로써 제조비용이 상대적으로 많이 소모된다.
또한, 일반적으로 튜브형 실리콘 증착장비( tube type LPCVD)는 인시튜 세정(in-situ cleaning)기능이 없기 때문에 셀과 플러그의 계면에 자연산화막이 생기는 것을 방지할 수가 없다. 이는 다결정실리콘 플러그의 콘택저항(contactresistance)이 선택적 실리콘성장(SEG)의 콘택저항에 비해 3배 정도 증가시킬 수가 있다.
그리고, 종래기술에 따른 플러그 형성방법은, 콘택홀 크기의 축소와 에스펙트비의 증가에 따른 실리콘증착의 갭 매립 능력이 문제가 될 수도 있다.
더욱이, 종래기술에 따른 플러그 형성방법은, 고농도 도핑된 비정질 또는 다결정실리콘이 후속 열처리에 대한 인(phosphorus)의 확산 거동이 선택적 실리콘성장(에피택셜층)에 비해 촉진되어 소자 특성을 저하시킬 수 있다.
한편, 도면에는 도시하지 않았지만, 종래기술에 따른 플러그 형성방법의 다른 실시예에 대해 간략하게 설명하면 다음과 같다.
종래기술에 따른 다른 실시예는, 게이트전극과 불순물접합영역이 형성된 실리콘기판(미도시)상에 질화막재질을 이용하여 층간절연막(미도시)을 증착한다.
그다음, 상기 층간절연막(미도시)을 선택적으로 패터닝하여 상기 불순물접합영역(미도시)을 노출시키는 콘택홀(미도시)을 형성한다.
이어서, 상기 콘택홀(미도시)내에 상기 질화막 재질의 층간절연막(미도시)패턴과 선택성을 유지하여 선택적 실리콘성장 플러그(SEG plug)를 형성한다.
상기와 같은 다른 실시예를 통해 얻어지는 선택적 실리콘성장(selective epitaxial growth of silicon)으로 인해 콘택저항이 감소되고 플러그 형성공정이 단순화되는 잇점이 있었다.
그러나, 상기 종래기술에 있어서는, LPCVD방법을 사용하는 경우 질화막 표면위에서의 선택성 확보를 위해 염산(HCl) 함량을 증가시키게 되기 때문에 그에 따른선택적 실리콘성장의 성장속도의 감소가 불가피하게 된다.
이러한 종래의 플러그 형성방법에 있어서, 질화막물질의 열팽창계수 (TCE; thermal coefficient of expansion)가 실리콘보다 훨씬 크기 때문에 온도 변화에 따른 선택적 실리콘성장(SEG)의 결함생성을 방지할 수 없다.
한편, 종래기술에 있어서는, UHV-CVD방법을 사용하는 경우, 질화막표면에 대해서는 공정마진을 확보할 수가 없다.
더욱이, 종래기술에 있어서는, 질화막패턴이 약 900 ℃이하에서 산화막에 비해 선택성 확보를 위한 영역이 약 10배 정도로 줄어든다.
또한, 하나의 재료인 질화막으로 패턴을 형성하는 경우에, 선택적 실리콘성장을 형성할때 열팽창계수가 실리콘보다 훨씬 작은 산화막에 비해 결함발생률이 높다.
그리고, 인시튜 도핑상태에서 질화막에 대한 선택성 확보는 더욱 어려우며, 선택성을 확보한다 하더라도 그에 따른 성장속도의 감소는 불가피하다.
이로 인해, 선택적 실리콘 성장(SEG) 열적 버지트를 증가시키게 되므로써 소자특성 열화를 초래하게 된다.
그리고, 셀패턴의 밀도와 형태에 따라 선택적 실리콘성장의 과성장(over-growth) 하는 현상이 나타날 수 있고, 후속 층간절연막의 CMP 공정상의 문제를 야기시킬 수가 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 초고집적 반도체소자에 적합한 우수한 콘택플러그를 형성할 수 있는 반도체소자의 플러그 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은, 플러그 형성시에 선택적 실리콘 성장(SEG)을 적용하여 반도체소자의 제조공정을 단순화시킬 수 있는 반도체소자의 플러그 형성방법을 제공함에 있다.
그리고, 본 발명의 또다른 목적은 콘택플러그 형성시에 플러그의 콘택저항을 감소시킬 수 있는 반도체소자의 플러그 형성방법을 제공함에 있다.
한편, 본 발명의 또다른 목적은 실리콘플러그의 갭매립에 소모되는 실리콘 소스량을 최소화시켜 제조비용을 절감시킬 수 있는 반도체소자의 플러그 형성방법을 제공함에 있다.
더욱이, 본 발명의 또다른 목적은 콘택홀측벽에 있는 무기질층에서의 실리콘 성장을 촉진시켜 플러그 제조공정시간을 최대한 단축시킬 수 있는 반도체소자의 플러그 형성방법을 제공함에 있다.
도 1 내지 도 4는 종래기술에 따른 반도체소자의 플러그 형성방법을 설명하기 위한 공정별 단면도.
도 5 내지 도 8은 본 발명에 따른 반도체소자의 플러그 형성방법을 설명하기 위한 공정단면도이다.
도 9는 본 발명에 따른 반도체소자의 플러그 형성방법에 있어서, 콘택플러그가 형성된 단면을 보여 주는 TEM 사진이다.
[도면부호의설명]
21 : 실리콘기판 23 : 트렌치소자분리막
25 : 게이트구조 27 : 절연막스페이서
29 : 절연막 31 : 무기질층(inorganic arc layer)
33 : PE-USG막 35 : 선택적 실리콘플러그
35a : 선택적 단결정실리콘
35b : 선택적 다결정실리콘
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 플러그 형성방법 은, 실리콘기판상에 절연막을 형성하는 단계; 상기 절연막내에 콘택홀을 형성하는 단계; 상기 콘택홀측면에 무기질층을 형성하는 단계; 및 상기 콘택홀측면의 무기질층을 포함한 콘택홀내에 선택적 도전성플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 플러그 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 5 내지 도 8은 본 발명에 따른 반도체소자의 플러그 형성방법을 설명하기 위한 공정단면도이다.
도 9는 본 발명예에 따른 반도체소자의 플러그 형성방법에 있어서, 선택적 실리콘플러그가 형성된 단면을 보여 주는 TEM 사진이다.
본 발명의 바람직한 실시예에 따른 반도체소자의 플러그 형성방법은, 도 5에 도시된 바와같이, 먼저 실리콘기판(21)내에 소자형성영역과 소자분리영역을 한정하는 트렌치 소자분리막(23)을 형성한다.
그다음, 상기 실리콘기판(21)의 소자형성영역상에 게이트절연막(미도시)과 게이트구조(25)을 형성하고, 상기 게이트구조(25)를 포함한 상기 실리콘기판(21)의 상면에 절연막, 예를들어 산화막 또는 질화막(미도시)을 증착하고 이를 이방성 식각공정을 통해 상기 게이트구조(21)의 상면과 측면에만 남도록 선택적으로 제거하여 절연막스페이서(27)을 형성한다.
이어서, 도면에는 도시하지 않았지만, 상기 절연막스페이서(27)의 양측아래의 실리콘기판(21)내에 불순물을 주입하여 불순물접합영역(미도시)을 형성한다.
그다음, 상기 절연막스페이서(27)을 포함한 전체구조의 상면에 절연막(29)을 증착하고 이를 선택적으로 패터닝하여 상기 절연막스페이서(27)아래의 실리콘기판 (21)부분을 노출시키는 콘택홀(미도시)을 형성한다.
그다음, 상기 절연막스페이서(27)를 포함한 전체 구조의 상면에 무기질층 (inorganic arc layer)(31)과 PE-USG산화막(33)을 순차적으로 증착한다. 이때, 무기질층(31)의 두께는 약 10 내지 100 Å이고, 상기 PE-USG산화막(33)의 두께는 약 300 내지 1000 Å이다. 이때, 요구되는 스텝 커버리지(step coverage)는 50 % 이하로 만족시켜야 한다.
또한, 상기 무기질층(31)은 SiH4유량 50 내지 100 sccm, N2O 유량 100 내지 300 sccm, He 유량 1000 내지 3000 sccm, 압력 1 내지 10 Torr, 온도 300 내지 450 ℃, 파워는 50 내지 150 W 의 조건하에서 증착한다.
또한, 상기 PE-USG산화막(33) 증착시에, SiH4, N2O, He 등중에서 하나를 선택하여 소오스 가스로 사용하고, 압력은 0.1 내지 50 Torr, 온도는 350 내지 550 ℃, 파워는 100 내지 1000 W로 조절한다.
이어서, 도 6에 도시된 바와같이, 상기 반응성이온식각(RIE; reactive ion etching)공정에 의해 상기 콘택홀(미도시)의 바닥, 예를들어 실리콘창(silicon window)부분을 개구시킨다.
그다음, 도 7에 도시된 바와같이, 상기 PE-USG 산화막(33)을 습식식각공정에 의해 상기 게이트구조(25)상측에 있는 무기질층(31)상면에만 약 200 내지 400 Å 정도만 남도록 선택적으로 제거한다. 이때, 습식식각공정시에, 콘택홀(미도시) 측면의 절연막스페이서(27)에 있는 상기 무기질층(31)의 표면이 외부로 노출된다.
또한, 상기 PE-USG산화막(33)의 식각공정은 희석된 HF 용액을 사용하여 50 내지 500 배정도의 증류수(DI)에 50 내지 100 ℃ 온도범위하에서 실시한다. 예를들어, 스텝 커버리지가 50%인 PE-USG막을 600 Å 두께정도 증착시켰다면, 습식 식각타겟은 300 내지 400 Å이 된다.
그다음, 후속공정에서 선택적 실리콘플러그를 형성하기 전에, LPCVD 방법에 의해 선택적실리콘을 성장시키는 경우, 챔버내에 수소가스만을 흘려 주면서 인시튜(in-situ) 세정을 실시한다. 이때, 인시튜 세정공정은 수소 플로우 상황에서 온도를 올려 기판 계면에 있는 산화막을 제거하기 위해 실시한다. 또한, 상기 세정공정은 공정시간 및 열적버지트(thermal budget) 측면에서 RTP(rapid thermal processing) 방법을 사용하여 진행하는 것이 바람직하지만 수소 베이크방법에 의해 실시할 수도 있다. 이때, 상기 RTP공정은, 순간적으로 온도를 950 ℃ 정도 (램핑속도(ramping rate)는 10℃/초 이상))로 상승시킨후, 급속히 선택적 실리콘 성장온도, 즉 550 내지 630 ℃ 까지 냉각시켜 진행한다. 한편, 수소베이크공정은, 750 내지 950 ℃온도에서 30 내지 150 초동안 수소분위기하에서 아닐링을 진행한다.
그다음, 도 8에 도시된 바와같이, 상기 콘택홀(미도시)측면에 있는 무기질층 (31)과 실리콘기판(21)의 노출된 표면을 포함한 콘택홀(미도시)내에 선택적 실리콘플러그(33)을 성장시킨다. 이때, 상기 선택적 실리콘플러그(33)를 성장시키는 공정방법으로는 LPCVD방법 또는 UHVCVD방법을 선택적으로 사용할 수가 있다.
먼저, LPCVD방법에 의해 선택적 실리콘플러그(35)을 성장시키는 공정에 대해 설명하면 다음과 같다.
LPCVD방법에 의해 선택적 실리콘성장(SEG)을 성장시키는 경우, Si-H-Cl 시스템을 기본으로 하여 DCS-H2-HCl 가스 시스템 또는 MS-H2-HCl 시스템을 적용할 수가있다.
먼저, DCS-H2-HCl 시스템을 적용하는 경우, 온도는 750 내지 950 ℃, 압력은 5 내지 150 Torr, DCS 유량은 0.1 내지 1 slm이며, HCl 유량은 0.1 내지 1.0 slm이며, H2유량은 30 내지 150 slm으로 진행한다.
또한, MS-H2-HCl 시스템을 적용할 경우, 온도는 750 내지 950 ℃, 압력은 5 내지 150 Torr, MS(monosilane) 유량은 0.1 내지 1 slm이며, HCl 유량은 0.5 내지 5.0 slm이며, H2유량은 30 내지 150 slm으로 진행한다.
그리고, 공통적으로 인시튜 도핑조건은 1 내지 10%의 PH3/H2를 0.1 내지 1.5 slm 정도로 흘려 준다. 이때, SEG 성장타겟은 게이트사이 폭의 60 % 내지 100 % 사이로 결정된다. 예를들어, 게이트사이의 폭이 1000 Å이라면 600 내지 1000 Å정도 성장시켜 주면 된다.
이렇게 하여, 실리콘기판(21)의 표면쪽에서는 단결정실리콘(35a)이 선택적으로 성장되고, 동시에 콘택홀측면의 무기질층(31)쪽에서는 다결정실리콘(35b)이 성장하면서 서로 결합되므로써 콘택홀이 양호하게 매립된다.
한편, 본 발명의 다른 실시예로서, UHVCVD방법에 의해 선택적 실리콘플러그 (35)을 성장시키는 공정에 대해 설명하면 다음과 같다.
UHVCVD방법에 의해 선택적 실리콘플러그(35)를 형성하는 경우, 선택적 실리콘성장(SEG) 증착공정에서 일반적으로 산화막패턴에 대한 실리콘 핵생성이 발생하기 시작하는 SEG의 최대 두께가 인규베이션 두께(incubation thickness)로서, 보통 800 내지 1200 Å이다.
물론, Cl2가스를 첨가시켜 SEG 두께를 인위적으로 증가시킬 수는 있지만, 반대로 성장속도가 감소할 수 있다.
따라서, UHVCVD에 의한 선택적실리콘 플러그 형성시에, 이러한 인큐베이션 두께를 활용하여 최대 성장속도를 구현할 수 있기 때문에 공정마진을 위해 Cl2를 첨가시킬 수도 있다.
한편, 상기 선택적 실리콘플러그(35)의 증착조건으로는, Si2H6+ Cl2+ H2시스템을 사용하며, 이들 각각의 유량은 1 내지 10 sccm, 0 내지 0 내지 20 sccm 으로 플로우시킨다. 또한, 상기 상기 증착공정은, H2에 1 내지 10 % PH3이 함유된 가스를 이용하여 인시튜 도핑조건하에서 진행한다. 이때, 온도는 600 내지 800 ℃이고, 압력은 1 내지 50 mTorr의 범위하에서 실시한다.
그리고, 상기 선택적 실리콘플러그(35) 증착중에 GeH4를 첨가하면, PE-USG산화막에 대한 선택성이 개선되면서 성장속도가 증가한다. 이때, GeH4는 약 0 내지 10 sccm 정도 흘려 주는 것이 바람직하다. 또한, SSG플러그의 성장두께는 콘택홀(미도시)의 폭의 약 60 내지 100 %에 이른다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 플러그 형성방법에있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 플러그 형성방법에 있어서는, 자기정렬콘택패턴인 질화막스페이서의 위쪽으로는 얇은 PE-USG산화막이 형성되고, 질화막스페이서의 측면에는 무기물층(inorganic arc layer)을 형성시켜 줌으로써 선택적 실리콘성장(SEG) 형성공정시에 선택성 마진을 향상시킬 수 있어 플러그 성장속도를 증가시킬 수가 있다.
또한, 질화막스페이서의 측면쪽에 무기질층을 형성하여 이 부분에서 실리콘 성장을 촉진시켜 주므로써 SEG의 적용가능성을 더욱 높일 수가 있어 제조공정을 단순화시킬 수가 있다.
그리고, 본 발명에 있어서는, 플러그 형성시에 SEG 등을 이용하여 플러그 혀성이 가능하기때문에, 종래와 같은 튜브 다결정실리콘으로 플러그를 형성하는 경우보다 플러그 접촉저항을 현저하게 감소 (예를들어, 튜브다결정실리콘 대비 약 30 %감소)시킬 수 있다.
더욱이, 본 발명에 있어서는, 콘택홀측벽에 형성된 무기질층에서의 실리콘성장을 촉진시켜 주므로써 선택적 다결정실리콘성장(SSG) 성장 타겟을 현저하게 줄일 수 있어 공정시간을 단축시킬 수 있다.
한편, 본 발명에 있어서는 콘택홀 측벽에 형성된 무기질층으로부터의 실리콘성장이 촉진되어 퍼시트가 발생하지 않게 된다.
그리고, 본 발명에 있어서는, 게이트구조의 상측에 위치하는 PE-USG 산화막은 마스크 질화막의 높이를 낯추게 함으로써 자기정렬콘택(SAC) 공정을 향상시킬수 있다.
또한, 본 발명에 있어서는, SEG 성장타겟을 줄여도 콘택홀 매립에는 전혀 문제가 없으며, 셀패턴에 따른 브릿지 가능성도 희박하다. 왜냐하면, 과성장 가능성이 매우 낮기 때문이다.
한편, 본 발명에 있어서는 플러그 형성시에 UHVCVD방법의 적용가능성을 크게 향상시킬 수가 있다. 왜냐하면, 일반적으로 UHVCVD공정은 LPCVD 공정보다 선택성과 성장속도가 취약하지만 본 발명에 적용시에 실리콘 성장두께를 줄여 생산성을 배가시킬 수 있으므로 저온열적버지트공정(low therma budget process) 의 최적화를 기대할 수가 있다.
그리고, 본 발명은 실리콘플러그를 형성하기 위한 갭매립에 소모되는 실리콘소스량을 최소화시켜 경제적으로 매우 큰 장점을 가지고 있으며, 환경 친화적인 측면에서도 잇점이 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (27)

  1. 실리콘기판상에 절연막을 형성하는 단계;
    상기 절연막내에 콘택홀을 형성하는 단계;
    상기 콘택홀측면에 무기질층을 형성하는 단계; 및
    상기 콘택홀측면의 무기질층을 포함한 콘택홀내에 선택적 도전성 플러그를 형성하되, 상기 실리콘기판의 표면상에 선택적 단결정실리콘을 성장시키고 상기 무기질층에 선택적 다결정실리콘층을 성장시켜 선택적 도전성플러그를 형성하는 단계;를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  2. 제1항에 있어서, 상기 무기질층은 비정질실리콘 또는 산화막 및 질화막의 복합체로 이루어진 것을 특징으로하는 반도체소자의 플러그 형성방법.
  3. 제1항에 있어서, 상기 무기질층은 SiH4유량 50 내지 100 sccm, N2O 유량 100 내지 300 sccm, He 유량 1000 내지 3000 sccm 조건하에서 증착하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  4. 제1항에 있어서, 상기 무기질층은 압력 1 내지 10 Torr, 온도 300 내지 450 ℃, 파워는 50 내지 150 W 의 조건하에서 증착하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  5. 제1항에 있어서, 상기 무기질층의 두께는 10 내지 100 Å인 것을 특징으로 하는 반도체소자의 플러그 형성방법.
  6. 삭제
  7. 제1항에 있어서, 상기 선택적 도전성플러그는 LPCVD방법 또는 UHVCVD방법에 의해 형성하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  8. 제1항에 있어서, 상기 절연막을 형성하는 단계전에 상기 실리콘기판상에 게이트구조를 형성하는 단계와, 상기 게이트구조의 전면에 절연막스페이서를 형성하는 단계를 더 포함하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  9. 제8항에 있어서, 상기 콘택홀측면에 무기질층을 형성하는 단계는, 먼저 콘택홀이 형성된 전체 구조의 상면에 무기질층을 형성하는 단계와, 상기 무기질층상에 산화막을 형성하는 단계와, 상기 산화막을 상기 게이트구조의 상면쪽에만 남도록 선택적으로 제거하여 상기 콘택홀측면의 무기질층과 콘택홀아래의 실리콘기판 상면을 노출시키는 단계를 포함하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  10. 제9항에 있어서, 상기 산화막은 PE-USG산화막을 포함하는 것을 특징으로 하는 반도체소자의 플러그 형성방법.
  11. 제10항에 있어서, 상기 PE-USG산화막의 증착조건으로, SiH4유량은 10 내지 200 sccm, N2O와 O2각각의 유량은 100 내지 3000 sccm, He 유량은 0 내지 1000 sccm, 압력은 0.1 내지 100 Torr, 온도는 350 내지 600 ℃, 파워는 100 내지 1000 W 인 것을 특징으로하는 반도체소자의 플러그 형성방법.
  12. 제10항에 있어서, 상기 PE-USG산화막의 두께는 300 내지 1000 Å이고 스텝커버리지가 50 %이하인 것을 특징으로 하는 반도체소자의 플러그 형성방법.
  13. 제9항에 있어서, 상기 산화막을 상기 게이트구조의 상면에 있는 무기질층에만 남도록 선택적으로 제거하는 단계는, 상기 무기질층상에 형성된 산화막을 반응성이온식각공정과 습식식각공정에 의해 순차적으로 제거하는 공정으로 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  14. 제13항에 있어서, 상기 건식식각공정은 NF3, O2가스 플라즈마를 이용하여 진행하되, NF3유량은 10 내지 50 sccm, O2유량은 30 내지 300 sccm, He 유량은 100 내지 2000 sccm, 파워는 1 내지 200 W, 압력은 1mTorr 내지 10 Torr, 온도는 상온 내지 200 ℃하에서 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  15. 제13항에 있어서, 상기 습식식각공정은 희석된 HF 수용액을 사용하여 진행하되, 50 내지 500배의 증류수에 50 내지 100 ℃온도에서 실시하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  16. 제14항에 있어서, 상기 건식식각공정은 NF3, O2가스 플라즈마를 이용하여 진행하되, NF3유량은 10 내지 50 sccm, O2유량은 30 내지 300 sccm, He 유량은 100 내지 2000 sccm, 파워는 1 내지 200 W, 압력은 1mTorr 내지 10 Torr, 온도는 상온 내지 200 ℃하에서 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  17. 제13항에 있어서, 상기 건식식각공정 및 습식식각공정진행후 인시튜 세정공정을 연속하여 진행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 플러그 형성방법.
  18. 제17항에 있어서, 상기 인시튜 세정공정과 선택적 도전성플러그 형성공정은 동일 챔버내에서 실시하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  19. 제17항에 있어서, 상기 인시튜 세정공정은 수소 베이크 방법 또는 RTP 방법에의해 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  20. 제19항에 있어서, 상기 수소베이크 공정조건은, 5 내지 150slm 유량의 수소와 1 내지 200 Torr 의 압력과, 750 내지 950 ℃의 온도하에서 5 내지 30분 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  21. 제19항에 있어서, 상기 인시튜 세정공정은 RTP 방법에 의해 진행하되, RTP 공정조건은 약 950 ℃온도까지 상승하여 온도상승과 하강속도는 10 내지 100 ℃/초 로 유지하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  22. 제1항에 있어서, 상기 선택적 도전성플러그 형성 공정조건으로, DCS-H2- HCl 가스시스템을 적용하되, 온도는 750 내지 950 ℃, 압력은 5 내지 150 Torr, DCS 유량은 0.1 내지 1 slm이며, HCl 유량은 0.1 내지 1.0 slm이며, H2유량은 30 내지 150 slm으로 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  23. 제1항에 있어서, 상기 선택적 도전성플러그 형성공정조건으로, MS-H2-HCl 시스템을 적용하되, 온도는 750 내지 950 ℃, 압력은 5 내지 150 Torr, MS (monosilane) 유량은 0.1 내지 1 slm이며, HCl 유량은 0.5 내지 5.0 slm이며, H2유량은 30 내지 150 slm으로 진행하는 것을 특징 으로하는 반도체소자의 플러그 형성방법.
  24. 제1항에 있어서, 상기 선택적 도전성플러그 형성조건은 Si2H6+ Cl2+ H2시스템을 사용하며, 이들 각각의 유량은 1 내지 10 sccm, 0 내지 5 sccm, 0 내지 20 sccm, 온도는 600 내지 800 ℃인 것을 것을 특징으로하는 반도체소자의 플러그 형성방법.
  25. 제1항에 있어서, 상기 선택적 도전성플러그 형성 공정조건은, 1 내지 10% PH3가 함유된 H2가스를 사용하여 인시튜 도핑조건하에서 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  26. 제25에 있어서, 상기 선택적 도전성플러그 형성공정중에 GeH4가스를 0 내지 10 sccm 유량을 흘려 주는 것을 특징으로하는 반도체소자의 플러그 형성방법.
  27. 제1항에 있어서, 상기 선택적도전성플러그 증착은 단일웨이퍼 공정전용 UHVCVD장비와 튜브형 SEG 전용 UHVCVD장비에서 진행하는 것을 특징으로하는 반도체소자의 플러그 형성방법.
KR10-2001-0061886A 2001-10-08 2001-10-08 반도체소자의 플러그 형성방법 KR100451504B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0061886A KR100451504B1 (ko) 2001-10-08 2001-10-08 반도체소자의 플러그 형성방법
US10/034,085 US20030068885A1 (en) 2001-10-08 2001-12-28 Method of forming a contact plug for a semiconductor device
JP2001401595A JP2003124314A (ja) 2001-10-08 2001-12-28 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0061886A KR100451504B1 (ko) 2001-10-08 2001-10-08 반도체소자의 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20030029399A KR20030029399A (ko) 2003-04-14
KR100451504B1 true KR100451504B1 (ko) 2004-10-06

Family

ID=19714948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0061886A KR100451504B1 (ko) 2001-10-08 2001-10-08 반도체소자의 플러그 형성방법

Country Status (3)

Country Link
US (1) US20030068885A1 (ko)
JP (1) JP2003124314A (ko)
KR (1) KR100451504B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6740568B2 (en) * 2002-07-29 2004-05-25 Infineon Technologies Ag Method to enhance epitaxial regrowth in amorphous silicon contacts
KR100955924B1 (ko) * 2003-05-09 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
KR100518228B1 (ko) * 2003-05-21 2005-10-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100519801B1 (ko) * 2004-04-26 2005-10-10 삼성전자주식회사 스트레스 완충 스페이서에 의해 둘러싸여진 노드 콘택플러그를 갖는 반도체소자들 및 그 제조방법들
JP4143584B2 (ja) * 2004-09-01 2008-09-03 株式会社東芝 半導体装置の製造方法
JP5032059B2 (ja) * 2006-05-11 2012-09-26 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び基板処理装置
US8987092B2 (en) * 2008-04-28 2015-03-24 Spansion Llc Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
KR101910500B1 (ko) * 2012-07-04 2018-10-22 에스케이하이닉스 주식회사 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
TWI658513B (zh) 2015-08-28 2019-05-01 聯華電子股份有限公司 半導體元件及其製作方法
TWI711121B (zh) * 2019-11-26 2020-11-21 華邦電子股份有限公司 半導體結構以及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130682A (ja) * 1993-11-02 1995-05-19 Nippon Steel Corp 半導体装置の製造方法
KR20000043558A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 배선 형성방법
KR100289749B1 (ko) * 1998-05-12 2001-05-15 윤종용 도전패드형성방법
KR20010080841A (en) * 2000-01-17 2001-08-25 Samsung Electronics Co Ltd Method for manufacturing semiconductor dram device
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
KR100335124B1 (ko) * 1999-10-18 2002-05-04 박종섭 반도체 소자의 에피택셜층 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130682A (ja) * 1993-11-02 1995-05-19 Nippon Steel Corp 半導体装置の製造方法
KR100289749B1 (ko) * 1998-05-12 2001-05-15 윤종용 도전패드형성방법
KR20000043558A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 배선 형성방법
KR100335124B1 (ko) * 1999-10-18 2002-05-04 박종섭 반도체 소자의 에피택셜층 형성 방법
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
KR20010080841A (en) * 2000-01-17 2001-08-25 Samsung Electronics Co Ltd Method for manufacturing semiconductor dram device

Also Published As

Publication number Publication date
KR20030029399A (ko) 2003-04-14
JP2003124314A (ja) 2003-04-25
US20030068885A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
KR100431295B1 (ko) 반도체소자의 플러그 형성방법
JP2001244437A (ja) 半導体素子の製造方法
KR100455725B1 (ko) 반도체소자의 플러그 형성방법
JP2006303402A (ja) 固相エピタキシー方式を用いた半導体素子のコンタクト形成方法
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100451504B1 (ko) 반도체소자의 플러그 형성방법
KR100455724B1 (ko) 반도체소자의 플러그 형성방법
KR20040008724A (ko) 반도체소자의 제조방법
KR100529395B1 (ko) 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR100517328B1 (ko) 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100523920B1 (ko) 플래시 소자의 제조 방법
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법
KR100525912B1 (ko) 반도체 소자의 제조 방법
KR100412194B1 (ko) 반도체 소자의 제조 방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100717811B1 (ko) 반도체 소자의 콘택 형성 방법
KR20010064119A (ko) 선택적 에피택셜 성장법을 적용한 반도체소자 제조방법
KR100616495B1 (ko) 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법
KR20060046909A (ko) 리세스 채널을 갖는 트랜지스터 제조방법
KR20050101608A (ko) 반도체 소자의 제조방법
KR20050104231A (ko) 반도체 소자의 콘택플러그 형성방법
KR20080089065A (ko) 고상에피택시공정을 이용한 반도체소자의 콘택 형성 방법
KR20090045712A (ko) 반도체 소자의 제조방법
KR20030051046A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee