KR20030051046A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20030051046A KR20030051046A KR1020010081944A KR20010081944A KR20030051046A KR 20030051046 A KR20030051046 A KR 20030051046A KR 1020010081944 A KR1020010081944 A KR 1020010081944A KR 20010081944 A KR20010081944 A KR 20010081944A KR 20030051046 A KR20030051046 A KR 20030051046A
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- semiconductor device
- manufacturing
- insulating film
- silicon layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 18
- 239000010703 silicon Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 4
- 239000010941 cobalt Substances 0.000 claims abstract description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000010936 titanium Substances 0.000 claims abstract description 4
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 238000005498 polishing Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Abstract
본 발명의 반도체 소자의 제조 방법에 관한 것으로, SEG(Selective Epitaxial Growing)공정을 이용하여 T자형으로 게이트 전극 상부를 확장시킴으로써 저 저항의 게이트 전극을 형성하여 소자의 특성향상 및 원가절감 할 수 있는 반도체 소자의 제조 방법을 제공한다.
Description
본 발명의 반도체 소자의 제조 방법에 관한 것으로, 반도체 소자가 고집적화되어감에 따라 증가하는 게이트의 저항을 제거하기 위해서 게이트 전극(Gate electrode) 상부를 확장 시켜 금속 샐리사이드막이 형성되는 부분의 면적을 증가 시켜 저항을 감소시키고 열적 안정성을 높일 수 있는 반도체 소자의 제조 방법에 관한 것이다.
고집적 CMOS 소자의 제조에 있어서 게이트의 저항감소는 소자의 속도를 증가시키는 작용을 한다. 종래에 게이트 저항을 감소시키기 위해 여러 가지 방법이 시도되고 있으나 가장 널리 쓰이는 방법이 폴리 실리콘 게이트 상에 금속 샐리사이드막을 형성시켜 저항을 감소시키는 것이다.
도 1 은 종래 기술에 따른 반도체 소자의 단면도이다.
도 1을 참조하면, 트랜치(2)가 형성된 반도체 기판(1)상에 게이트 산화막(Gate oxide)(3) 및 폴리 실리콘(Poly-Si)(4)을 증착하고 게이트 전극 패터닝 하여 게이트 전극(5)을 형성한 후 LDD이온 주입공정을 실시한다. 전체 구조상부에 산화막(6) 및 질화막(7)을 증착한 후 건식식각을 수행하여 게이트 전극(5) 측벽에 스페이서(Spacer)를 형성한다. 다음으로 소스(Source) 및 드레인(Drain) 이온주입을 실시하고 소정의 공정을 통하여 게이트, 소스 및 드레인부에 금속 샐리사이드막(8)을 증착하여 반도체 소자를 형성한다.
상기와 같이 게이트 전극(5) 상부에 금속 샐리사이드막(8)을 증착하는 방법은 게이트 저항을 크게 감소시키는 효과를 주지만 최근 게이트 선 폭이 감소함에 따라 저항값 자체가 증가하는 현상과 또한 후속 열공정에서 금속 샐리사이드막(8)이 열화되어 저항이 증가하는 현상이 발생하고 있다.
따라서 본 발명은 상술한 단점을 해소할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 다른 목적은 게이트 전극의 상부를 T자형으로 확장하여 게이트 전극과 금속 샐리사이드막이 접촉되는 면적을 증가할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 특징에 의하면 게이트 전극 과 금속 샐리사이드막이 형성되는 면적을 증가시켜 후속 열공정시 금속 샐리사이드막이 열화되는 것을 방지하고 게이트 전극의 저항을 감소시킬 수 있다.
본 발명의 특징에 의하면 저 저항의 게이트 전극을 형성함으로써 고속의 동작이 가능한 소자를 제조할 수 있다.
도 1 은 종래 기술에 따른 반도체 소자의 단면도.
도 2a 내지 2j는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11 : 반도체 기판2, 12 : 트랜치
3 : 게이트 산화막4, 15 : 폴리 실리콘
8, 17 : 샐리사이드막6 : 산화막
7, 16 : 질화막5, 13 : 게이트 전극
14 : 절연막
게이트 전극이 형성된 반도체 기판내에 LDD영역이 형성되는 단계, 전체 구조 상부에 절연막을 증착한 후 평탄화 공정을 수행하여 상기 게이트 전극을 노출시키는 단계, 상기 절연막의 일부를 제거하여 상기 게이트 전극의 일부를 돌출 시킨 후 상기 돌출된 게이트 전극의 표면에 실리콘층을 형성시키는 단계, 상기 실리콘층을 마스크로 하여 노출된 상기 절연막을 제거한 후 상기 전체구조 상부에 질화막을 형성하는 단계, 식각공정을 실시하여 상기 게이트 전극 측벽에 상기 절연막과 상기 질화막으로 이루어진 스페이서를 형성하는 단계, 상기 반도체 기판에 이온을 주입하여 소스 및 드레인을 형성하는 단계 및 전체 구조 상부에 코발트 및 티타늄을 증착한 후 열처리하여 샐리사이드막을 형성하는 단계를 포함하여 이루어 진 것을 특징으로 하는 반도체 소자의 제조 방법을 제공한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 2a 내지 2j는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도이다.
도 2a에 도시한 바와 같이, 게이트 전극(Gate electrode)(13)이 형성된 반도체 기판(11)에 LDD(Lighty doped drain) 이온주입을 시행하여 반도체 기판(11)내의 활성 영역에 LDD영역을 형성한다.
도 2b 및 2c에 도시한 바와 같이, 전체 구조 상부에 절연막(14)을 게이트 전극의 두께보다 200 내지 2000Å 두껍게 증착한다. 상기의 게이트 전극(13)을 식각 정지층으로 하는 CMP(Chemical Mechanical Polishing)를 이용하여 평탄화 공정을 수행한다. 이때 절연막(14)으로는 TEOS 또는 CVD 및 PVD로 제조되는 산화막이 사용될 수 있다.
도 2d에 도시한 바와 같이, 절연막(14)의 일부를 제거하여 게이트 전극(13)의 상부를 돌출 시킨다. 구체적으로 절연막(14)은 BOE 및 HF를 이용한 습식 식각이나 통상적인 건식 식각공정을 통하여 약 50 내지 500Å의 두께만큼 제거된다. 이때 잔존하는 절연막은 게이트 측벽을 보호하는 버퍼(Buffer)역할을 한다.
도 2e에 도시한 바와 같이, SEG(Selective Epitaxial Growing)공정을 이용하여 돌출된 게이트 전극(13) 상부에 실리콘(15)을 성장시킨다.
구체적으로 SEG공정은 500 내지 1000℃의 온도와 1 내지 600Torr의 압력 하에서 DCS, SiH4,Si2HCl2또는 Si2H6를 실리콘 소스가스(Source gas)로 이용하여 게이트 전극(13)의 돌출부의 표면에 실리콘층(15)을 성장시킨다. 상기 돌출부 이외에 성장된 실리콘은 HCl 및 Cl과 같은 식각가스(Etchant gas)를 사용하여 제거한다. 상기와 같은 조건의 SEG공정을 통하여 게이트 전극(13)의 돌출부에 10 내지 500Å의 두께의 실리콘층(15)이 형성된다.
도 2f 및 2g에 도시한 바와 같이, 성장된 폴리 실리콘층(15)을 식각 배리어(Barrier)층으로 식각공정을 실시하여 절연막(14)을 제거한 후 전체 구조 상부에 LDD 질화막(16)을 증착한다. 게이트 전극(13)의 돌출부에 성장된 실리콘(15)에 의해 게이트 전극(13) 상부가 확장되어 샐리사이드막(17)과의 접촉면이 더 넓어진다.
도 2h에 도시한 바와 같이, LDD 질화막(16)의 일부를 건식식각하여 LDD 스페이서(Spacer)를 형성하여 후속 공정에 의한 게이트 전극(13)의 측벽이 손상되는 것을 방지함으로써 게이트 CD를 확보할 수 있고 채널길이를 보호해준다.
또한 도 2i에 도시한 바와 같이 LDD 질화막(16)을 과도 식각하여 성장된 실리콘층(15)과 절연막(14)의 경계면 까지 식각함으로써 게이트 전극(13)과 샐리사이드막(17)의 접촉면을 극대화 할 수 있다.
도 2j에 도시한 바와 같이, 반도체 기판(11)에 이온을 주입하여 소스 및 드레인을 형성하고 전체 구조 상부에 코발트 및 티타늄을 증착한 후 열처리하여 게이트, 소스 및 드레인 상부에 샐리사이드막(17)를 증착함으로써 반도체 소자가 형성된다.
게이트 전극(13)의 돌출부에 성장된 실리콘(15)에 의해 T자형으로 게이트 전극(13) 상부가 확장되어 게이트 전극(13)과 샐리사이드막(17)의 접촉면적이 늘어나 게이트 저항을 크게 감소 시켜주고 또한 후속 열처리 공정에서 샐리사이드막(17)이 열화 되어 저항이 증가하는 현상을 막을 수 있다.
이와 같이 본 발명에 따른 반도체 소자의 제조 방법은 SEG(Selective Epitaxial Growing)공정을 이용하여 게이트 전극의 상부를 성장시킴으로써 T자형으로 게이트 전극을 확장하여 게이트 전극상부의 면적을 증가 킬 수 있다.
또한 게이트 전극상부의 면적이 증가됨에 따라 금속 샐리사이드막과 게이트 전극의 접촉면이 넓어짐으로 인해 게이트 전극의 저항을 감소시키고 금속 샐리사이드가 열화되는 것을 방지할 수 있다.
또한 게이트 전극의 측벽에 충분한 스페이서 영역을 확보함으로써 게이트 CD를 확보할 수 있고 채널길이를 보호해준다.
Claims (11)
- 게이트 전극이 형성된 반도체 기판내에 LDD영역이 형성되는 단계;전체 구조 상부에 절연막을 증착한 후 평탄화 공정을 수행하여 상기 게이트 전극을 노출시키는 단계;상기 절연막의 일부를 제거하여 상기 게이트 전극의 일부를 돌출 시킨 후 상기 돌출된 게이트 전극의 표면에 실리콘층을 형성시키는 단계;상기 실리콘층을 마스크로 하여 노출된 상기 절연막을 제거한 후 상기 전체구조 상부에 질화막을 형성하는 단계;식각공정을 실시하여 상기 게이트 전극 측벽에 상기 절연막과 상기 질화막으로 이루어진 스페이서를 형성하는 단계;상기 반도체 기판에 이온을 주입하여 소스 및 드레인을 형성하는 단계; 및전체 구조 상부에 코발트 및 티타늄을 증착한 후 열처리하여 샐리사이드막을 형성하는 단계를 포함하여 이루어 진 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 절연막은 상기 게이트 전극의 두께보다 200 내지 2000Å 두껍게 증착되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 절연막은 TEOS 또는 CVD 및 PVD로 제조되는 산화막을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 절연막을 50 내지 500Å 제거함으로써 상기 게이트 전극을 돌출 시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 절연막은 HF 또는 BOE를 이용한 습식 식각공정이나 건식 식각공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리콘층은 SEG 공정에 의해 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리콘층은 10 내지 500Å의 두께로 성장되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서,상기 SEG공정은 500 내지 1000℃의 온도와 1 내지 600Torr의 압력 하에서 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서,상기 SEG공정은 실리콘 소스가스로는 DCS, SiH4,Si2HCl2또는 Si2H6를 사용하고 식각가스로는 HCl, Cl을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 스페이서는 상기 실리콘층을 포함한 게이트 전극의 측벽에 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 스페이서는 상기 실리콘층의 측벽에 형성되지 않는것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0081944A KR100427535B1 (ko) | 2001-12-20 | 2001-12-20 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0081944A KR100427535B1 (ko) | 2001-12-20 | 2001-12-20 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030051046A true KR20030051046A (ko) | 2003-06-25 |
| KR100427535B1 KR100427535B1 (ko) | 2004-04-28 |
Family
ID=29576913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0081944A KR100427535B1 (ko) | 2001-12-20 | 2001-12-20 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100427535B1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3811518B2 (ja) * | 1995-01-12 | 2006-08-23 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| KR19990009248A (ko) * | 1997-07-08 | 1999-02-05 | 문정환 | 트랜지스터 및 그 제조 방법 |
| US5851890A (en) * | 1997-08-28 | 1998-12-22 | Lsi Logic Corporation | Process for forming integrated circuit structure with metal silicide contacts using notched sidewall spacer on gate electrode |
| KR19990084304A (ko) * | 1998-05-04 | 1999-12-06 | 김영환 | 반도체소자 및 그의 제조방법 |
| KR100537275B1 (ko) * | 1999-12-03 | 2005-12-19 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
-
2001
- 2001-12-20 KR KR10-2001-0081944A patent/KR100427535B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100427535B1 (ko) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777273B2 (en) | MOSFET having recessed channel | |
| KR100282452B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US7172933B2 (en) | Recessed polysilicon gate structure for a strained silicon MOSFET device | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| JP2003174159A (ja) | 半導体装置の製造方法 | |
| US7981784B2 (en) | Methods of manufacturing a semiconductor device | |
| US5702986A (en) | Low-stress method of fabricating field-effect transistors having silicon nitride spacers on gate electrode edges | |
| US20020090787A1 (en) | Self-aligned elevated transistor | |
| US6417056B1 (en) | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge | |
| US6969646B2 (en) | Method of activating polysilicon gate structure dopants after offset spacer deposition | |
| US6627527B1 (en) | Method to reduce metal silicide void formation | |
| US7569444B2 (en) | Transistor and method for manufacturing thereof | |
| KR100412194B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100525912B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100733733B1 (ko) | 반도체 장치 형성 방법 | |
| KR100427535B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4193638B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| KR20030050785A (ko) | 반도체 소자의 제조 방법 | |
| KR20000054890A (ko) | 선택적 에피택셜 성장에 의한 전계효과 트랜지스터 형성방법 | |
| KR20030050784A (ko) | 반도체 소자의 제조 방법 | |
| KR100437829B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100429229B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030050792A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |