CN114695266A - 存储节点接触结构的形成方法及半导体结构 - Google Patents

存储节点接触结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN114695266A
CN114695266A CN202011602147.XA CN202011602147A CN114695266A CN 114695266 A CN114695266 A CN 114695266A CN 202011602147 A CN202011602147 A CN 202011602147A CN 114695266 A CN114695266 A CN 114695266A
Authority
CN
China
Prior art keywords
growth
concentration
content
silicon crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011602147.XA
Other languages
English (en)
Inventor
平尔萱
周震
张令国
白卫平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011602147.XA priority Critical patent/CN114695266A/zh
Priority to PCT/CN2021/109347 priority patent/WO2022142314A1/zh
Priority to US17/543,997 priority patent/US20220208773A1/en
Publication of CN114695266A publication Critical patent/CN114695266A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种存储节点接触结构的形成方法及半导体结构；存储节点接触结构的形成方法包含以下步骤：提供衬底，衬底表面形成有位线结构，位线结构之间形成有接触孔；在接触孔内生长硅晶体，生长过程中加入掺杂源，且掺杂源在生长结束时的掺杂浓度大于生长起始时的掺杂浓度，以在接触孔内形成单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。通过上述设计，本发明能够在降低存储节点接触结构的电阻的同时，提高接触的制程效率，降低生产成本。

Description

存储节点接触结构的形成方法及半导体结构
技术领域
本发明涉及半导体存储节点处理工艺技术领域，尤其涉及一种存储节点接触结构的形成方法及半导体结构。
背景技术
在目前主流的DRAM的阵列区结构中，通常采用重掺杂的多晶硅作为存储节点连接有源区的材料。随着特征尺寸的不断微缩，更小的孔径对存储节点接触结构的材料的电阻提出了更高的要求。使用外延生长获得单晶硅相比于多晶硅，在材料体相电阻及界面接触电阻上都有着很大的优势。然而，由于低生长速率及均匀性难以调控等问题，外延生长获得单晶硅的方法目前仍难以应用在阵列区存储节点的接触结构中。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够在降低存储节点接触结构的电阻的同时，提高接触结构的制程效率的存储节点接触结构的形成方法。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种存储节点接触结构的电阻较小，且接触的制程效率较高的半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种存储节点接触结构的形成方法；其中，包含以下步骤：
提供衬底，所述衬底表面形成有位线结构，所述位线结构之间形成有接触孔；
采用外延生长工艺在所述接触孔内生长硅晶体，生长过程中加入掺杂源，且所述掺杂源在生长结束时的掺杂浓度大于生长起始时的掺杂浓度，以在所述接触孔内形成单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。
根据本发明的其中一个实施例，所述硅晶体的生长过程包含多个生长阶段，所述掺杂源在所述多个生长阶段中的掺杂浓度渐增。
根据本发明的其中一个实施例，所述掺杂源在任一所述生长阶段中的掺杂浓度恒定。
根据本发明的其中一个实施例，所述硅晶体的生长过程依次包含第一生长阶段、第二生长阶段和第三生长阶段，所述掺杂源在所述第一生长阶段中的掺杂浓度恒定为第一浓度，所述掺杂源在所述第二生长阶段中的掺杂浓度恒定为第二浓度，所述掺杂源在所述第三生长阶段中的掺杂浓度恒定为第三浓度；其中，所述第一浓度小于所述第二浓度，所述第二浓度小于所述第三浓度。
根据本发明的其中一个实施例，所述掺杂源包含磷，所述第一浓度为7E+20/cm3～8E+20/cm3，所述第二浓度为8.5E+20/cm3～9.5E+20/cm3，所述第三浓度为1E+21/cm3～1.1E+21/cm3。
根据本发明的其中一个实施例，所述第一浓度为7.5E+20/cm3；和/或，所述第二浓度为9E+20/cm3；和/或，所述第三浓度为1.05E+21/cm3。
根据本发明的其中一个实施例，所述掺杂源在生长过程中的掺杂浓度渐增。
根据本发明的其中一个实施例，在生长所述硅晶体之前，在所述接触孔孔底的对应于有源区的部分形成凹槽，所述凹槽槽口的轴向与竖直方向具有大于0°且小于90°的夹角；其中，生长所述硅晶体时，是由所述凹槽起始，生长过程中控制所述硅晶体沿第一方向和第二方向上的生长速率，使生长起始时所述硅晶体沿第一方向的生长速率大于沿第二方向的生长速率，并使生长结束时所述硅晶体沿第一方向的生长速率等于沿第二方向的生长速率，从而使所述硅晶体沿所述第二方向分别与两侧的所述位线结构的侧壁形成空隙；其中，所述第一方向为所述凹槽槽口的轴向，所述第二方向在竖直平面上垂直于所述第一方向。
根据本发明的其中一个实施例，在所述硅晶体的生长过程中，是通过加入抑制剂和控制所述抑制剂的含量，控制所述硅晶体沿所述第一方向和沿所述第二方向的生长速率，所述抑制剂的加入含量与所述硅晶体外延生长成核速率负相关；其中，所述抑制剂在生长结束时的加入含量小于生长起始时的加入含量。
根据本发明的其中一个实施例，所述抑制剂在生长结束时的加入含量为0。
根据本发明的其中一个实施例，所述硅晶体的生长过程包含多个生长阶段，所述抑制剂在所述多个生长阶段中的加入含量渐减。
根据本发明的其中一个实施例，所述硅晶体的生长过程依次包含第一生长阶段、第二生长阶段和第三生长阶段，所述抑制剂在所述第一生长阶段中的加入含量恒定为第一含量，所述抑制剂在所述第二生长阶段中的加入含量为渐减的含量区间，所述抑制剂在所述第三生长阶段中的加入含量恒定为第三含量；其中，所述第一含量大于或者等于所述含量区间的上限，所述含量区间的下限大于或者等于所述第三含量。
根据本发明的其中一个实施例，所述抑制剂包含盐酸，并以所述盐酸的流速表征所述抑制剂的加入含量；其中，所述第一含量为175sccm～185sccm，所述含量区间的上限为130sccm～140sccm，所述含量区间的下限为85sccm～95sccm，所述第三含量为40sccm～50sccm。
根据本发明的其中一个实施例，所述第一含量为180sccm；和/或，所述含量区间的上限为135sccm，所述含量区间的下限为90sccm；和/或，所述第三含量为45sccm。
根据本发明的另一个方面，提供一种半导体结构；其中，所述半导体结构包含衬底，所述衬底表面形成有位线结构，各所述位线结构之间形成有接触孔，所述接触孔内形成有单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。
根据本发明的其中一个实施例，所述硅晶体渐变结构用于作为存储节点接触结构。
根据本发明的其中一个实施例，所述硅晶体渐变结构包括第一区域、第二区域和第三区域，所述第一区域为单晶硅，所述第二区域为多晶硅，且所述第一区域的掺杂浓度为7E+20/cm3～8E+20/cm3，所述第二区域的掺杂浓度为8.5E+20/cm3～9.5E+20/cm3，所述第三区域的掺杂浓度为1E+21/cm3～1.1E+21/cm3。
由上述技术方案可知，本发明提出的存储节点接触结构的形成方法及半导体结构的优点和积极效果在于：
本发明通过在硅晶体的生长过程中加入掺杂源，并控制掺杂源在生长结束时的掺杂浓度小于生长起始时的掺杂浓度，从而在接触孔内形成单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。通过上述设计，本发明能够在降低存储节点接触结构的电阻的同时，提高接触的制程效率，降低生产成本。
附图说明
通过结合附图考虑以下对本发明的优选实施例的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1至图4是根据一示例性实施例示出的一种存储节点接触结构的形成方法的各步骤下的半导体结构的结构示意图；
图5是经由图1至图4示出的存储节点接触结构的形成方法处理后的半导体结构的结构示意图；
图6至图9是根据另一示例性实施例示出的一种存储节点接触结构的形成方法的各步骤下的半导体结构的结构示意图；
图10是经由图6至图9示出的存储节点接触结构的形成方法处理后的半导体结构的结构示意图；
图11是根据又一示例性实施例示出的一种存储节点接触结构的形成方法的一步骤下的半导体结构的结构示意图。
附图标记说明如下：
100.衬底；
110.有源区；
111.凹槽；
200.位线结构；
210.金属层；
300.接触孔；
400.硅晶体；
410.空隙；
α.夹角；
X.第一方向；
Y.第二方向；
Ⅰ.第一区域；
Ⅱ.第二区域；
Ⅲ.第三区域。
具体实施例
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施例的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
存储节点接触结构的形成方法实施例一
参阅图1至图4，其分别代表性地示出了本发明提出的存储节点接触结构的形成方法的各步骤下的半导体结构的结构示意图。在该示例性实施例中，本发明提出的存储节点接触结构的形成方法是以应用于DRAM器件的存储节点为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构或其他工艺中，而对下述的具体实施例做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的存储节点接触结构的形成方法的原理的范围内。
在本实施例中，本发明提出的存储节点接触结构的形成方法包含以下步骤：
提供衬底100，衬底100表面形成有位线结构200，位线结构200之间形成有接触孔300；
采用外延生长工艺在接触孔300内生长硅晶体400，生长过程中加入掺杂源，且掺杂源在生长结束时的掺杂浓度大于生长起始时的掺杂浓度，以在接触孔300内形成单晶硅至重掺杂多晶硅过渡的硅晶体400渐变结构。
通过上述设计，本发明能够在降低存储节点接触结构的电阻的同时，提高接触的制程效率，降低生产成本。
基于上述对本发明提出的存储节点接触结构的形成方法的设计构思的示例性说明，以下将结合图1至图4，对半导体结构在该实施例中各步骤下的结构状态进行说明。
如图1所示，其代表性地示出了半导体结构在“提供衬底100”的步骤下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200和接触孔300。具体而言，衬底100中形成有源区110，衬底100表面形成有位线结构200，相邻两个位线结构200之间形成有接触孔300。
可选地，如图2至图4所示，在本实施例中，硅晶体400的生长过程可以包含多个生长阶段。在此基础上，掺杂源在这些生长阶段中的掺杂浓度可以为渐增。其中，所谓“渐增”可以理解为：无论掺杂源在任意生长阶段中的掺杂浓度为恒定值或者变化值，掺杂源在一个生长阶段中的掺杂浓度的最小值，大于或者等于其在前一个生长阶段中的掺杂浓度的最大值，且小于或者等于其在后一个生长阶段中的掺杂浓度的最小值。在其他实施例中，硅晶体400的生长过程亦可为一个生长阶段，则该生长阶段中的掺杂源的掺杂浓度可以为渐增。
进一步地，如图2至图4所示，基于硅晶体400的生长过程包含多个生长阶段的工艺设计，在本实施例中，掺杂源在任一生长阶段中的掺杂浓度分别可以为恒定。在此基础上，掺杂源在任一生长阶段中的掺杂浓度大于前一生长阶段的掺杂浓度，且小于后一生长阶段的掺杂浓度。
需说明的是，在其他实施例中，无论硅晶体400的生长过程是否包含多个生长阶段，掺杂源在生长过程中的掺杂浓度均可以采用渐增的设计。即，在硅晶体400的生长过程中，任一时刻下的垂直于的掺杂浓度较前一时刻下的掺杂浓度更大，并不以本实施例为限。
进一步地，如图2至图4所示，基于掺杂源在硅晶体400的各个生长阶段中的掺杂浓度分别为恒定的工艺设计，在本实施例中，硅晶体400的生长过程可以依次包含第一生长阶段、第二生长阶段和第三生长阶段，且掺杂源在第一生长阶段中的掺杂浓度恒定为第一浓度，掺杂源在第二生长阶段中的掺杂浓度恒定为第二浓度，掺杂源在第三生长阶段中的掺杂浓度恒定为第三浓度。在此基础上，第一浓度小于第二浓度，第二浓度小于第三浓度。
如图2所示，其代表性地示出了半导体结构在“硅晶体400的第一生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一生长阶段中生长的硅晶体400的第一区域Ⅰ。具体而言，第一区域Ⅰ的硅晶体400生长于接触孔300中，且由接触孔300的孔底向上生长。在第一生长阶段中，可以在起始时关闭掺杂源，以促进形成无掺杂的单晶外延生长层，保证单晶硅外延生长的稳定性，之后可以打开掺杂源并控制垂直于的掺杂浓度恒定为第一浓度，以此形成掺杂单晶硅，并通过掺杂源扩散提高界面单晶硅的掺杂浓度，从而获得低电阻(包括体相电阻和界面电阻)的第一区域Ⅰ。
进一步地，对于硅晶体400的第一生长阶段而言，以掺杂源包含磷(P)为例，第一浓度可以为7E+20/cm3～8E+20/cm3的恒定值，例如7E+20/cm3、7.5E+20/cm3、8E+20/cm3等。在其他实施例中，掺杂源在第一生长阶段中的第一浓度亦可小于7E+20/cm3、或可大于8E+20/cm3，例如6.9E+20/cm3、8.2E+20/cm3等，并不以本实施例为限。
如图3所示，其代表性地示出了半导体结构在“硅晶体400的第二生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一、第二生长阶段中生长的硅晶体400的第一区域Ⅰ和第二区域Ⅱ。具体而言，第二区域Ⅱ的硅晶体400生长于接触孔300中，且由第一区域Ⅰ的顶部向上生长。
进一步地，对于硅晶体400的第二生长阶段而言，以掺杂源包含磷为例，第二浓度可以为8.5E+20/cm3～9.5E+20/cm3的恒定值，例如8.5E+20/cm3、9E+20/cm3、9.5E+20/cm3等。在其他实施例中，掺杂源在第二生长阶段中的第二浓度亦可小于8.5E+20/cm3、或可大于9.5E+20/cm3，例如8.4E+20/cm3、9.7E+20/cm3等，并不以本实施例为限。
如图4所示，其代表性地示出了半导体结构在“硅晶体400的第三生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一、第二、第三生长阶段中生长的硅晶体400的第一区域Ⅰ、第二区域Ⅱ和第三区域Ⅲ。具体而言，第三区域Ⅲ的硅晶体400生长于接触孔300中，且由第二区域Ⅱ的顶部向上生长。在第三生长阶段中，由于掺杂源的掺杂浓度的继续提升，硅晶体400在第三区域Ⅲ中逐步形成重掺杂多晶硅，提高生长速率及生长均匀性。
进一步地，对于硅晶体400的第三生长阶段而言，以掺杂源包含磷为例，第三浓度可以为1E+21/cm3～1.1E+21/cm3的恒定值，例如1E+21/cm3、1.05E+21/cm3、1.1E+21/cm3等。在其他实施例中，掺杂源在第三生长阶段中的第三浓度亦可小于1E+21/cm3、或可大于1.1E+21/cm3，例如0.99E+21/cm3、1.12E+21/cm3等，并不以本实施例为限。
进一步地，基于硅晶体400的生长过程包含三个生长阶段的工艺设计，以掺杂源包含磷(P)为例，第一浓度可以为7.5E+20/cm3，第二浓度可以为9E+20/cm3，第三浓度可以为1.05E+21/cm3。
存储节点接触结构的形成方法实施例二
基于上述对本发明提出的存储节点接触结构的形成方法的一示例性实施例的详细说明，以下将结合图6至图9，对本发明提出的存储节点接触结构的形成方法的另一示例性实施例进行说明。
参阅图6至图9，其分别代表性地示出了本发明提出的存储节点接触结构的形成方法的各步骤下的半导体结构的结构示意图。在该示例性实施例中，本发明提出的存储节点接触结构的形成方法与上述第一实施例的工艺设计大致相同，以下将对本实施例与上述的第一实施例的主要区别进行说明。
如图6至图9所示，在本实施例中，在生长硅晶体400之前，在接触孔300孔底的对应于有源区110的部分形成凹槽111，凹槽111槽口的轴向与竖直方向具有大于0°且小于90°的夹角α。在此基础上，生长硅晶体400时，是采用外延生长工艺，由凹槽111起始，生长过程中控制硅晶体400沿第一方向X和第二方向Y上的生长速率，使生长起始时硅晶体400沿第一方向X的生长速率大于沿第二方向Y的生长速率，并使生长结束时硅晶体400沿第一方向X的生长速率等于沿第二方向Y的生长速率，从而使硅晶体400沿第二方向Y分别与两侧的位线结构200的侧壁形成空隙410。其中，第一方向X为凹槽111槽口的轴向，第二方向Y在竖直平面上垂直于第一方向X。通过上述设计，本发明能够在降低存储节点接触结构的电阻的同时，降低存储节点接触结构与位线结构之间的寄生电容。
如图6所示，其代表性地示出了半导体结构在“形成凹槽111”的步骤下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200和接触孔300。具体而言，衬底100中形成有源区110，衬底100表面形成有位线结构200，相邻两个位线结构200之间形成有接触孔300，接触孔300孔底的对应于有源区110的部分形成有凹槽111。
可选地，在本实施例中，在硅晶体400的生长过程中，可以通过加入抑制剂和控制抑制剂的含量，控制硅晶体400沿第一方向X和沿第二方向Y的生长速率，抑制剂的加入含量与硅晶体400外延生长成核速率负相关。在此基础上，抑制剂在生长结束时的加入含量小于生长起始时的加入含量。
可选地，如图7至图9所示，在本实施例中，硅晶体400的生长过程可以包含多个生长阶段。在此基础上，抑制剂在这些生长阶段中的加入含量可以为渐减。其中，所谓“渐减”可以理解为：无论抑制剂在任意生长阶段中的加入含量为恒定值或者变化值，抑制剂在一个生长阶段中的加入含量的最小值，大于或者等于其在前一个生长阶段中的加入含量的最大值，且小于或者等于其在后一个生长阶段中的加入含量的最小值。在其他实施例中，硅晶体400的生长过程亦可为一个生长阶段，则该生长阶段中的抑制剂的加入含量可以为渐减。
进一步地，在本实施例中，再硅晶体400的生长过程中，抑制剂在生长结束时的加入含量可以为0，亦可不为0。换言之，在硅晶体400的生长过程中，抑制剂可以由生长起始时的加入含量渐减为0，或者渐减为另一加入含量。
进一步地，如图7至图9所示，基于硅晶体400的生长过程包含多个生长阶段的工艺设计，在本实施例中，硅晶体400的生长过程可以依次包含第一生长阶段、第二生长阶段和第三生长阶段，抑制剂在第一生长阶段中的加入含量恒定为第一含量，抑制剂在第二生长阶段中的加入含量为渐减的含量区间，抑制剂在第三生长阶段中的加入含量恒定为第三含量；其中，第一含量大于或者等于含量区间的上限，含量区间的下限大于或者等于第三含量。在其他实施例中，抑制剂在第一生长阶段或者第二生长阶段中亦可为含量渐减的含量区间，并不以本实施例为限。
如图7所示，其代表性地示出了半导体结构在“硅晶体400的第一生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一生长阶段中生长的硅晶体400的第一区域Ⅰ。具体而言，第一区域Ⅰ的硅晶体400生长于接触孔300中，且由凹槽111起始生长。其中，硅晶体400在第一区域Ⅰ的生长过程中，由于抑制剂的高含量的加入，使得硅晶体400沿第一方向X的生长速率大于其沿第二方向Y的生长速率，从而使得硅晶体400沿第一方向X与两侧的位线结构200分别形成空隙410。
进一步地，对于硅晶体400的第一生长阶段而言，以抑制剂包含盐酸(HCl)为例，并以盐酸的流速表征抑制剂的加入含量，第一流速(即第一含量)可以为175sccm～185sccm的恒定值，例如175sccm、180sccm、185sccm等。在其他实施例中，盐酸在第一生长阶段中的第一流速亦可小于175sccm、或可大于185sccm，例如174sccm、187sccm等，并不以本实施例为限。
如图8所示，其代表性地示出了半导体结构在“硅晶体400的第二生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一、第二生长阶段中生长的硅晶体400的第一区域Ⅰ和第二区域Ⅱ。具体而言，第二区域Ⅱ的硅晶体400生长于接触孔300中，且由第一区域Ⅰ的顶部向上生长。其中，硅晶体400在第二区域Ⅱ的生长过程中，由于抑制剂的加入含量的渐减，使得硅晶体400沿第一方向X的生长速率与其沿第二方向Y的生长速率趋近相等。
进一步地，对于硅晶体400的第二生长阶段而言，以抑制剂包含盐酸为例，并以盐酸的流速表征抑制剂的加入含量，流速区间(即含量区间)的上限可以为130sccm～140sccm，例如130sccm、135sccm、140sccm等，并且，流速区间的下限可以为85sccm～95sccm，例如85sccm、90sccm、95sccm等。在其他实施例中，盐酸在第二生长阶段中的流速区间的上限亦可小于130sccm、或可大于140sccm，例如129sccm、142sccm等，并且，盐酸在第二生长阶段中的流速区间的下限亦可小于85sccm、或可大于95sccm，例如84sccm、97sccm等并不以本实施例为限。
如图9所示，其代表性地示出了半导体结构在“硅晶体400的第三生长阶段”下的结构示意图。其中，在该步骤下，半导体结构包含衬底100、位线结构200、接触孔300和第一、第二、第三生长阶段中生长的硅晶体400的第一区域Ⅰ、第二区域Ⅱ和第三区域Ⅲ。具体而言，第三区域Ⅲ的硅晶体400生长于接触孔300中，且由第二区域Ⅱ的顶部向上生长。其中，硅晶体400在第三区域Ⅲ的生长过程中，由于抑制剂的低含量的加入，使得硅晶体400沿第一方向X的生长速率等于其沿第二方向Y的生长速率。
进一步地，对于硅晶体400的第三生长阶段而言，以抑制剂包含盐酸为例，并以盐酸的流速表征抑制剂的加入含量，第三流速(即第三含量)可以为40sccm～50sccm的恒定值，例如40sccm、45sccm、50sccm等。在其他实施例中，盐酸在第三生长阶段中的第三流速亦可小于40sccm、或可大于50sccm，例如38sccm、51sccm等，并不以本实施例为限。在其他实施例中，盐酸在第三生长阶段中的流速亦可为渐减的流速区间、或可为渐减至0的流速区间、还可为0。
进一步地，以抑制剂包含盐酸为例，并以盐酸的流速表征抑制剂的加入含量，盐酸的第一流速(即第一含量)可以为180sccm，盐酸的流速区间(即含量区间)可以为90sccm～135sccm，盐酸的第三流速(即第三含量)可以为45sccm。
可选地，如图6至图9所示，在本实施例中，凹槽111槽口的轴向(即第一方向X)与竖直方向之间的夹角α可以为30°～60°，例如30°、45°、50°、60°等。在其他实施例中，凹槽111槽口的轴向与竖直方向之间的夹角α亦可小于30°，或可大于60°，例如29°、61°等，并不以本实施例为限。
进一步地，通过调节凹槽111的开口形状，例如槽口的轴向等，同时通过控制抑制剂的加入含量，可以实现对硅晶体400与位线结构200之间形成的空隙410的形貌的调整。在此基础上，如图6至图9所示，在本实施例中，空隙410的高度可以高于或者等于位线结构200中的金属层210(例如钨，W)的高度。
需说明的是，如图6至图9所示，在本实施例中，硅晶体400生长过程中的三个生长阶段，可以分别对应于第一实施例中的硅晶体400生长过程中的三个生长阶段。在此基础上，本实施例中关于抑制剂在三个生长阶段下的不同的加入含量的工艺设计，亦可分别对应于第一实施例中关于掺杂源在三个生长阶段下的不同掺杂浓度的工艺设计。换言之，在本实施例中，抑制剂的加入含量的变化趋势，可以与掺杂源的掺杂浓度的变化趋势为正相关的关系。然而，在硅晶体400的整个生长过程中，抑制剂的加入含量的变化节点，并不限制于完全与掺杂源的掺杂浓度的变化节点均重合。
应当理解的是，在符合本发明提出的存储节点接触结构的设计构思的各实施例中，硅晶体400的生长过程可以包含其他数量的生长阶段，亦可为一个整体的工艺过程。无论如何，掺杂源的掺杂浓度的变化设计，不受抑制剂的加入含量的变化设计的影响，且抑制剂的加入含量亦可无变化。
存储节点接触结构的形成方法实施例三
基于上述对本发明提出的存储节点接触结构的形成方法的两个示例性实施例的详细说明，以下将结合图11，对本发明提出的存储节点接触结构的形成方法的另一示例性实施例进行说明。
参阅图11，其代表性地示出了本发明提出的存储节点接触结构的形成方法一步骤下的半导体结构的结构示意图。在该示例性实施例中，本发明提出的存储节点接触结构的形成方法与上述第二实施例的工艺设计大致相同，以下将对本实施例与上述的第二实施例的主要区别进行说明。
如图11所示，在本实施例中，凹槽111槽口的轴向(即第一方向X)与竖直方向之间的夹角α较第二实施例中的夹角α更大。在此基础上，硅晶体400由该凹槽111起始生长而形成的空隙410的高度角第二实施例中的空隙410的高度更低。据此，通过调节凹槽111的开口形状，例如槽口的轴向等，可以实现对硅晶体400与位线结构200之间形成的空隙410的形貌的调整。
在此应注意，附图中示出而且在本说明书中描述的存储节点接触结构的形成方法仅仅是能够采用本发明原理的许多种形成方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的存储节点接触结构的形成方法的任何细节或任何步骤。
基于上述对本发明提出的存储节点接触结构的形成方法的几个示例性实施例的详细说明，以下将结合图5或者图10，对本发明提出的半导体结构的一示例性实施例进行说明。
如图5或者图10所示，在本实施例中，本发明提出的半导体结构包含衬底100，衬底100表面形成有位线结构200，各位线结构200之间形成有接触孔300，接触孔300内形成有单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。通过上述设计，本发明能够从满足行业内对有源区110接触结构的电阻的要求，并在降低存储节点的接触结构的电阻的同时，提高接触的制程效率，降低生产成本。
可选地，在本实施例中，上述的硅晶体渐变结构可以用于作为存储节点接触结构。
可选地，在本实施例中，上述的硅晶体渐变结构可以包括第一区域Ⅰ、第二区域Ⅱ和第三区域Ⅲ。具体而言，第一区域Ⅰ可以为单晶硅，第二区域Ⅱ可以为单晶硅至多晶硅的过渡，第三区域Ⅲ可以为多晶硅(例如重掺杂的多晶硅)。在此基础上，第一区域Ⅰ的掺杂浓度可以为7E+20/cm3～8E+20/cm3。第二区域Ⅱ的掺杂浓度可以为8.5E+20/cm3～9.5E+20/cm3。第三区域Ⅲ的掺杂浓度可以为1E+21/cm3～1.1E+21/cm3。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何结构。
综上所述，本发明通过在硅晶体的生长过程中加入掺杂源，并控制掺杂源在生长结束时的掺杂浓度小于生长起始时的掺杂浓度，从而在接触孔内形成单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。通过上述设计，本发明能够在降低存储节点接触结构的电阻的同时，提高接触的制程效率，降低生产成本。
以上详细地描述和/或图示了本发明提出的存储节点接触结构的形成方法及半导体结构的示例性实施例。但本发明的实施例不限于这里所描述的特定实施例，相反，每个实施例的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施例的每个组成部分和/或每个步骤也可与其它实施例的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的存储节点接触结构的形成方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。

Claims (17)

1.一种存储节点接触结构的形成方法，其特征在于，包含以下步骤：
提供衬底，所述衬底表面形成有位线结构，所述位线结构之间形成有接触孔；
采用外延生长工艺在所述接触孔内生长硅晶体，生长过程中加入掺杂源，且所述掺杂源在生长结束时的掺杂浓度大于生长起始时的掺杂浓度，以在所述接触孔内形成单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。
2.根据权利要求1所述的存储节点接触结构的形成方法，其特征在于，所述硅晶体的生长过程包含多个生长阶段，所述掺杂源在所述多个生长阶段中的掺杂浓度渐增。
3.根据权利要求2所述的存储节点接触结构的形成方法，其特征在于，所述掺杂源在任一所述生长阶段中的掺杂浓度恒定。
4.根据权利要求3所述的存储节点接触结构的形成方法，其特征在于，所述硅晶体的生长过程依次包含第一生长阶段、第二生长阶段和第三生长阶段，所述掺杂源在所述第一生长阶段中的掺杂浓度恒定为第一浓度，所述掺杂源在所述第二生长阶段中的掺杂浓度恒定为第二浓度，所述掺杂源在所述第三生长阶段中的掺杂浓度恒定为第三浓度；其中，所述第一浓度小于所述第二浓度，所述第二浓度小于所述第三浓度。
5.根据权利要求4所述的存储节点接触结构的形成方法，其特征在于，所述掺杂源包含磷，所述第一浓度为7E+20/cm3～8E+20/cm3，所述第二浓度为8.5E+20/cm3～9.5E+20/cm3，所述第三浓度为1E+21/cm3～1.1E+21/cm3。
6.根据权利要求5所述的存储节点接触结构的形成方法，其特征在于，所述第一浓度为7.5E+20/cm3；和/或，所述第二浓度为9E+20/cm3；和/或，所述第三浓度为1.05E+21/cm3。
7.根据权利要求1所述的存储节点接触结构的形成方法，其特征在于，所述掺杂源在生长过程中的掺杂浓度渐增。
8.根据权利要求1～7任一项所述的存储节点接触结构的形成方法，其特征在于，在生长所述硅晶体之前，在所述接触孔孔底的对应于有源区的部分形成凹槽，所述凹槽槽口的轴向与竖直方向具有大于0°且小于90°的夹角；其中，生长所述硅晶体时，是由所述凹槽起始，生长过程中控制所述硅晶体沿第一方向和第二方向上的生长速率，使生长起始时所述硅晶体沿第一方向的生长速率大于沿第二方向的生长速率，并使生长结束时所述硅晶体沿第一方向的生长速率等于沿第二方向的生长速率，从而使所述硅晶体沿所述第二方向分别与两侧的所述位线结构的侧壁形成空隙；其中，所述第一方向为所述凹槽槽口的轴向，所述第二方向在竖直平面上垂直于所述第一方向。
9.根据权利要求8所述的存储节点接触结构的形成方法，其特征在于，在所述硅晶体的生长过程中，是通过加入抑制剂和控制所述抑制剂的含量，控制所述硅晶体沿所述第一方向和沿所述第二方向的生长速率，所述抑制剂的加入含量与所述硅晶体外延生长成核速率负相关；其中，所述抑制剂在生长结束时的加入含量小于生长起始时的加入含量。
10.根据权利要求9所述的存储节点接触结构的形成方法，其特征在于，所述抑制剂在生长结束时的加入含量为0。
11.根据权利要求9所述的存储节点接触结构的形成方法，其特征在于，所述硅晶体的生长过程包含多个生长阶段，所述抑制剂在所述多个生长阶段中的加入含量渐减。
12.根据权利要求11所述的存储节点接触结构的形成方法，其特征在于，所述硅晶体的生长过程依次包含第一生长阶段、第二生长阶段和第三生长阶段，所述抑制剂在所述第一生长阶段中的加入含量恒定为第一含量，所述抑制剂在所述第二生长阶段中的加入含量为渐减的含量区间，所述抑制剂在所述第三生长阶段中的加入含量恒定为第三含量；其中，所述第一含量大于或者等于所述含量区间的上限，所述含量区间的下限大于或者等于所述第三含量。
13.根据权利要求12所述的存储节点接触结构的形成方法，其特征在于，所述抑制剂包含盐酸，并以所述盐酸的流速表征所述抑制剂的加入含量；其中，所述第一含量为175sccm～185sccm，所述含量区间的上限为130sccm～140sccm，所述含量区间的下限为85sccm～95sccm，所述第三含量为40sccm～50sccm。
14.根据权利要求13所述的存储节点接触结构的形成方法，其特征在于，所述第一含量为180sccm；和/或，所述含量区间的上限为135sccm，所述含量区间的下限为90sccm；和/或，所述第三含量为45sccm。
15.一种半导体结构，其特征在于，所述半导体结构包含衬底，所述衬底表面形成有位线结构，各所述位线结构之间形成有接触孔，所述接触孔内形成有单晶硅至重掺杂多晶硅过渡的硅晶体渐变结构。
16.根据权利要求15所述的半导体结构，其特征在于，所述硅晶体渐变结构用于作为存储节点接触结构。
17.根据权利要求15所述的半导体结构，其特征在于，所述硅晶体渐变结构包括第一区域、第二区域和第三区域，所述第一区域为单晶硅，所述第二区域为多晶硅，且所述第一区域的掺杂浓度为7E+20/cm3～8E+20/cm3，所述第二区域的掺杂浓度为8.5E+20/cm3～9.5E+20/cm3，所述第三区域的掺杂浓度为1E+21/cm3～1.1E+21/cm3。
CN202011602147.XA 2020-12-30 2020-12-30 存储节点接触结构的形成方法及半导体结构 Pending CN114695266A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011602147.XA CN114695266A (zh) 2020-12-30 2020-12-30 存储节点接触结构的形成方法及半导体结构
PCT/CN2021/109347 WO2022142314A1 (zh) 2020-12-30 2021-07-29 存储节点接触结构的形成方法及半导体结构
US17/543,997 US20220208773A1 (en) 2020-12-30 2021-12-07 Method for forming storage node contact structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011602147.XA CN114695266A (zh) 2020-12-30 2020-12-30 存储节点接触结构的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN114695266A true CN114695266A (zh) 2022-07-01

Family

ID=82132505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011602147.XA Pending CN114695266A (zh) 2020-12-30 2020-12-30 存储节点接触结构的形成方法及半导体结构

Country Status (2)

Country Link
CN (1) CN114695266A (zh)
WO (1) WO2022142314A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
US5637518A (en) * 1995-10-16 1997-06-10 Micron Technology, Inc. Method of making a field effect transistor having an elevated source and an elevated drain
KR100406580B1 (ko) * 2001-04-30 2003-11-20 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
KR100446316B1 (ko) * 2002-03-30 2004-09-01 주식회사 하이닉스반도체 반도체장치의 콘택플러그 형성 방법
KR100524800B1 (ko) * 2002-09-25 2005-11-02 주식회사 하이닉스반도체 반도체 소자의 이중 도핑 분포를 갖는 콘택플러그 형성 방법
KR100843941B1 (ko) * 2006-12-26 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
WO2022142314A1 (zh) 2022-07-07

Similar Documents

Publication Publication Date Title
US7718483B2 (en) Method of manufacturing non-volatile semiconductor memory
CN112820692A (zh) 用于给半导体器件提供硅填充间隙的方法
US20160024687A1 (en) Confined Lateral Growth of Crystalline Germanium Material
US7413967B2 (en) Yield improvement in silicon-germanium epitaxial growth
US7531395B2 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
CN103311279B (zh) 半导体装置及用于制造半导体装置的方法
CN107887271A (zh) 用于高纵横比的基本垂直的深硅沟槽的硅外延
US20030129807A1 (en) Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
CN114695266A (zh) 存储节点接触结构的形成方法及半导体结构
CN114695267A (zh) 存储节点接触结构的形成方法及半导体结构
US8329532B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
US11871562B2 (en) Method for forming storage node contact structure and semiconductor structure
US20220208773A1 (en) Method for forming storage node contact structure and semiconductor structure
CN101859699A (zh) 多晶硅淀积工艺
TWI261351B (en) Method for fabricating capacitor of semiconductor device
JP2004158835A (ja) 超接合半導体素子の製造方法
CN216624280U (zh) 半导体存储装置
WO2024050951A1 (zh) 半导体结构及其形成方法
JP2565293B2 (ja) 容量素子の形成方法
JP2013105770A (ja) 半導体装置の製造方法
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
CN102610659B (zh) 电压控制变容器及其制备方法
KR20060075953A (ko) 반도체소자의 콘택 형성 방법
KR100475547B1 (ko) 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination