KR100475547B1 - 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR100475547B1
KR100475547B1 KR10-2000-0085187A KR20000085187A KR100475547B1 KR 100475547 B1 KR100475547 B1 KR 100475547B1 KR 20000085187 A KR20000085187 A KR 20000085187A KR 100475547 B1 KR100475547 B1 KR 100475547B1
Authority
KR
South Korea
Prior art keywords
epitaxial growth
silicon
growth
contact plug
forming
Prior art date
Application number
KR10-2000-0085187A
Other languages
English (en)
Other versions
KR20020055927A (ko
Inventor
정우석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085187A priority Critical patent/KR100475547B1/ko
Publication of KR20020055927A publication Critical patent/KR20020055927A/ko
Application granted granted Critical
Publication of KR100475547B1 publication Critical patent/KR100475547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

본 발명은 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 반도체 기판에서 노출된 실리콘 영역에 선택적 에피 성장법(Selective Epitaxial Growth; SEG)으로 단결정 실리콘을 성장시키는 과정에서 실리콘 성장의 선택성을 향상시킴과 동시에 경사면이 없으면서 균일하게 형성된 실리콘 성장층을 형성하기 위하여 실리콘 액티브 면적이 증가함에 따라 단계별로 HCl의 양을 조절하여 실질적인 과포화비 값인 유효 과포화비를 일정하게 유지하면서 다단계 성장으로 실리콘 성장층을 형성함으로써 실리콘 성장 속도를 일정하게 유지하여 열부담(Thermal budget)을 줄이면서 실리콘 성장층 상부에 경사면이 발생을 방지하고 균일도를 향상시킬 수 있어 후속 공정에서의 평탄화 특성을 향상시켜 소자의 열공정 마진을 확보하면서 전기적 특성을 향상시킬 수 있는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법이 개시된다.

Description

에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법{Method of forming a contact plug by process of selective epitaxial growth}
본 발명은 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 실리콘 성장의 선택성을 향상시킴과 동시에 경사면이 없으면서 균일하게 형성된 실리콘 성장막을 콘택 플러그로 이용하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
종래에는 다결정 실리콘 플러그를 형성하는 공정으로 콘택 플러그를 형성하는데 이러한 경우 반도체 소자의 셀 사이즈 축소에 의해 셀 콘택 저항이 커지고, 다결정 실리콘의 매립 특성이 저하되는 문제가 발생하며, 비정질 실리콘 증착 후 콘택 플러그 구조 형성 과정에서 화학적 기계적 연마 공정이나 에치 백 공정을 실시해야만 한다.
이러한 문제점을 해결하기 위하여 최근에는 선택적 단결정 실리콘 성장법(selective epitaxial growth; SEG)을 이용하여 콘택 플러그를 형성한다. 선택적 단결정 실리콘 박막 성장 기술인, SEG는, 절연물(Insulator)에서는 실리콘이 성장하지 않으면서, 실리콘 기판이 드러난 부분에서만 결정 방향 관계가 유지된 상태의 실리콘을 선택적으로 성장시키는 기술이다. SEG 공정은 구조적 또는 공정 단순화 측면에서나, 셀 사이즈 축소에 따른 전기적 특성 확보 측면에서 반드시 필요한 공정이다. SEG 공정을 이용해 형성한 콘택 플러그는 기존의 다결정 실리콘 매립에 의해 형성된 콘택 플러그에 비해 이미 구조적 측면에서 공정 단순화에서 용이하게 실시할 수 있으며, 콘택 저항 측면에서 1/3 수준으로 전기적 특성이 우수하다.
도 1은 종래의 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도이고, 도 2는 도 1에서 도시한 공정에 의해 형성된 패턴의 레이 아웃도이다.
도 1을 참조하면, 소정의 공정으로 소자 분리 영역에 필드 산화막(12) 및 절연막 스페이서(도시하지 않음)를 포함하는 게이트 전극(도시되지 않음)이 형성된 반도체 기판(11) 상에 소정의 패턴으로 질화막(14) 및 절연막(15)을 형성하고, 반도체 기판(11)의 실리콘 성장 영역(11a)을 노출시킨다. 이후 SEG 공정으로 실리콘 성장 영역(11a)에 실리콘을 공정 조건의 변화없이 한번에 성장시켜 실리콘 성장층(16)을 형성한다. 실리콘 성장층(16)은 주로 콘택 플러그로 사용되며, 공정 조건의 변화 없이 한번에 성장시킨 실리콘 성장층(16)의 상부에는 실리콘 성장층 경사면(Facet; 16a)이 발생한다.
도 3은 도 2의 패턴을 A-A' 선에 따라 절취한 상태의 단면 사진이며, 도 4는 도 2의 패턴을 B-B' 선에 따라 절취한 상태의 단면 사진이다. 도시한 바와 같이, 실리콘 성장층(16)의 상부에 실리콘 성장층 경사면(16a)이 발생한다.
단결정 실리콘 성장법으로 형성한 실리콘 성장층으로 콘택 플러그를 형성할 경우에는 상기에서와 같이 실리콘 성장층에 경사면(Facet)이 발생하여 후속 공정에서의 평탄화 특성을 저하시키고, 성장 초기에서부터 성장 선택성을 유지하기 위해 성장 속도를 늦추었기 때문에 공정 소요 시간에 따른 열부담(Thermal budget)이 발생하게 되는 문제점이 발생한다.
이하에서, 단결정 실리콘 성장법을 이용해 실리콘을 성장시키는 과정에서 발생할 수 있는 문제점에 대해 상세히 설명하기로 한다.
저압 화학 증착법(low pressure chemical vapor deposition, LPCVD)에 의한 SEG 형성 기구에서는 기상 반응의 활성화로 성장에 필요한 소오스(Source) 들이 공급되기 때문에 실리콘이 노출된 패턴(Pattern) 형태에 따라 SEG 성장 형태이 달라진다. 즉, 성장속도, SEG 패싯(Facets), 선택성, 균일도(Uniformity) 등이 영향을 받는다. 이밖에 중요한 아이템(Item)으로는 도핑 농도, 절연물(Insulator) 의존성 등이 있다.
또한, LPCVD에 의한 SEG 성장은 기상에서의 역동적 평형상태(Dynamic equilibrium state)에서 과포화된 실리콘의 정도에 따라 SEG 성장 구동력이 정해진다. 기준이 되는 과포화비는 기상 평형에서의 실리콘의 부분압(Partial pressure)을 평형상태의 실리콘의 베이퍼(Vapor)로 나눈 값이다. 이 값은 열역학적 분석에 의해 그 값이 구해질 수 있다.
도 5는 HCL의 흐름율에 따른 과포화비의 변화를 나타내는 특성 그래프이다.
도 5를 참조하면, 900℃의 온도와 100Torr의 압력에서, DCS(SiCl2H2)의 유량이 200sccm이고, H2의 유량이 27000sccm이며, PH3의 유량이 6sccm 일 경우 HCl의 흐름율에 따라 과포화비 값이 변하는 양상을 도시하고 있다. 도시한 바와 같이, HCl이 증가할수록 과포화비 값이 감소함을 알 수 있다. 과포화비 값이 감소하면 SEG 성장 속도가 감소하고, 과포화비 값이 10 이상으로 커지면 선택성을 잃기 쉽다.
이러한 과포화비는 일정 조건(온도, 압력, 기체비)에서 활발한 기상 반응에 의해 고정값으로 정해진다. 그러나, SEG 공정은 선택적으로 노출된 실리콘 상에서만 성장하는 기술이기 때문에 패턴 의존성이 매우 크다. 그래서, 패턴 형태와 밀도에 따라 성장속도 뿐만 아니라, 선택성까지 영향을 받게 된다. 이것이 마크로 로딩 현상(Macro-loading effects)이다. 도 1에서는 마크로 로딩 현상을 잘 나타내고 있다. 일정 HCl 흐름(Flow)에서 절연물 면적이 넓어질수록 (silicon active가 좁아질수록) 과포화비가 증가한다. 즉, 마크로 로딩 효과가 충분히 영향을 미칠 수 있는 영역권에 있을 때 패턴상의 액티브 영역(Active area) 넓이 비율(Ratio)에 따라 과포화비가 변하고 있다. 패턴에 따라 달라질 수 있는 과포화비 값을 유효 과포화비(effective supersaturation ratio)라 표현한다. 유효 과포화비 값은 factor F(B)로 표현되며, 수학식 1에 나타낸 비례관계를 갖는다.
F(B)∝1/(1-B) B : 절연물 면적 비율
여기서, 문제는 액티브 영역 비율(Active area ratio)이 너무 작을 경우, 즉, 주위의 절연물 면적 비율이 너무 높을 경우 과포화비 값은 급상승하게 된다는 것이다. 과포화비가 너무 커지면, 절연물의 종류에 따라 차이가 있겠지만, 실리콘 핵이 생성되어 선택성이 상실되게 된다.
종래의 SEG 공정은, 실리콘 액티브 면적의 변화에 따라 유동적으로 과포화비를 조절함이 없이, SEG 성장시에는 꾸준하게 일정 과포화비를 유지할 수 있는 공정조건을 취하였다. 이러한 공정 조건으로 SEG 공정을 실시하게 되면, 초기에는 액티브 면적이 적다가 실리콘의 성장에 의해 액티브 면적이 급격히 넓어지게 된다.
상기의 공정에서 설정된 공정 조건은 초기에 적은 액티브 면적을 기준으로 하여 설정하였기 때문에 선택성을 유지하기 위하여 많은 HCl을 흘려주어 과포화비를 결정한다. 이 공정 조건은, 근본적으로 기상 과포화비 값이 낮은 수준이어서, 실리콘이 성장하여 액티브 면적이 커지는 중간 성장(Growth step)에서는 성장속도를 낼 수 없다. 그리고 성장속도가 낮은 상황에서는 선택적 에피 성장의 경사면 발생(SEG facet generation)이 심화되는 문제점이 발생할 수 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 SEG 공정으로 실리콘을 성장시키는 과정에서 액티브 면적이 증가함에 따라 단계별로 HCl의 양을 조절하여 실질적인 과포화비 값인 유효 과포화비를 일정하게 유지하면서 다단계 성장으로 실리콘 성장층을 형성함으로써 실리콘 성장 속도를 일정하게 유지하여 열부담(Thermal budget)을 줄이면서 실리콘 성장층 상부에 경사면이 발생을 방지하고 균일도를 향상시킬 수 있어 후속 공정에서의 평탄화 특성을 향상시켜 소자의 열공정 마진을 확보하면서 전기적 특성을 향상시킬 수 있는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 화학적 기계적 연마 방법은 소정의 공정이 실시된 후 실리콘이 성장될 소정의 영역이 노출된 반도체 기판이 제공되는 단계, 세정 공정으로 반도체 기판을 세정하는 단계 및 HCl의 흐름율을 조절하여 과포화비를 조절한 후 소정 영역에 실리콘을 성장시키되 실리콘의 성장에 따른 액티브 면적의 변화에 따라 HCl의 흐름율을 단계적으로 조절하여 일정한 유효 과포화비를 유지하는 선택적 에피 성장법으로 실리콘을 단계적으로 성장시켜 반도체 기판의 소정 영역에 실리콘 성장층을 형성하는 단계로 이루어져 실리콘 성장층을 콘택 플러그로 이용한다.
세정 공정은 건식 세정을 실시한 후 습식 세정을 실시한다. 이때, 건식 세정은 0.5 내지 2Torr의 압력과 O2, NF3 또는 He 분위기에서 0.5 내지 5W의 플라즈마 발생 전력을 인가한 상태에서 실시하며, NF3가스의 유량은 10 내지 30sccm이고, O2가스의 유량은 10 내지 50sccm이며, He의 유량은 500 내지 2000sccm이다. 또한, 습식 세정은 익스 시투로 H2SO4와 H2O2를 4:1 내지 50:1 비율로 맞춘 혼합 용액으로 80 내지 120℃의 온도에서 5분 내지 20분 정도 담근 다음, 50:1 내지 100:1의 HF 용액에 10 내지 30초 동안 담궈 세정을 실시한다.
선택적 에피 성장 공정은 LPCVD 장비에서 SiCl2H2, HCl, H2 가스를 공정 가스로 사용하되, 공정 조건으로는 DCS을 0.1 내지 2slm의 범위로 하고, HCl을 0 내지 3slm의 범위로 하며, H2를 10 내지 150slm의 범위로 한다. 선택적 에피 성장 공정은 780 내지 930℃의 온도 범위에서 압력은 20 내지 250Torr의 범위에서 조절하되 항상 일정한 압력을 사용하며, 온도가 낮아지면서 압력이 낮아지는 조건을 취한다.
선택적 에피 성장 공정에서 인-시투 도핑은 수소 가스에 PH3가 1 내지 10% 정도 혼합된 혼합 가스를 사용하며, PH3가 1% 정도 혼합된 경우 500 내지 2500sccm의 유량을 공급하여 인-시투 도핑 레벨이 3X1019(atoms/cc)이상이 되도록 한다. 선택적 에피 성장 공정은 상기 과포화비 또는 유효 과포화비 값이 1 내지 20 범위가 되도록 한다.
유효 과포화비는 실리콘 성장에 따른 액티브 면적의 변화에 따라 단계별로 HCl의 흐름율을 조절하여 일정한 값으로 유지하며, 선택적 에피 성장은 성장 조건을 단계별로 설정하여 실시하되 적어도 3단계 이상으로 나누어 실시한다.
선택적 에피 성장법은 실리콘이 성장하여 액티브 면적이 10 내지 50% 정도 증가할 경우, HCl 유입량을 초기의 유입량에서 20 내지 50% 가량 줄여준다. HCl의 초기 유입량은 상기 실리콘의 성장 초기에 비정상 성장이나 선택성 상실이 발생하지 않을 최소량 보다 약 10% 정도 많은 량을 유입시켜 선택성 마진을 확보한다. 실리콘 성장층의 목표 성장 높이는 게이트 높이의 약 80 내지 100%가 되도록 한다.
선택적 에피 성장 공정을 실시하는 과정에서, 수소 처리를 실시하여 자연 산화막을 제거한다. 이때, 수소 처리는 800 내지 900℃온도에서 1분 내지 10분 동안 실시하며, 급속 열처리(RTP)방법으로 실시할 경우에는 순간적으로 온도를 950℃ 가까이 상승시킨 후 상기 선택적 에피 성장 온도까지 하강시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 6은 본 발명에 따른 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이고, 도 7은 도 6에서 도시한 공정에 의해 형성된 패턴의 레이 아웃도이다.
도 6을 참조하면, 소정의 공정으로 소자 분리 영역에 필드 산화막(62) 및 절연막 스페이서(도시하지 않음)를 포함하는 게이트 전극(도시되지 않음)이 형성된 반도체 기판(61) 상에 소정의 패턴으로 질화막(64) 및 절연막(65)을 형성하고, 반도체 기판(61)의 실리콘 성장 영역(61a)을 노출시킨다.
실리콘 성장 영역(61a)이 노출되면 SEG 공정을 실시하기 전에 세정 공정을 실시한다. 세정 공정은 건식 세정을 실시한 후 습식 세정을 실시한다. 건식 세정은 0.5 내지 2Torr의 압력과 O2, NF3 또는 He 분위기에서 0.5 내지 5W의 플라즈마 발생 전력을 인가한 상태에서 실시한다. 이때, NF3가스의 유량은 10 내지 30sccm이고, O2가스의 유량은 10 내지 50sccm이며, He의 유량은 500 내지 2000sccm으로 하여 상온에서 실시한다. 습식 세정은 익스 시투(Ex-situ)로 H2SO4와 H2O2를 4:1 내지 50:1 비율로 맞춘 혼합 용액으로 80 내지 120℃의 온도에서 5분 내지 20분 정도 담근 다음, 50:1 내지 100:1의 HF 용액에 10 내지 30초 동안 담궈 세정을 실행한다.
세정 공정이 완료되면, SEG 공정을 실시하되 단계별로 공정 조건을 달리하여 단계적으로 실리콘 성장층(66)을 형성한다.
SEG 공정은 LPCVD 장비에서 DCS(Diclorosilane; SiCl2H2), HCl, H2 가스를 공정 가스(Process gas)로 사용하는데, 공정 조건으로는 DCS을 0.1 내지 2slm의 범위(Flow range)로 하고, HCl을 0 내지 3slm의 범위로 하며, H2를 10 내지 150slm의 범위로 하여 780 내지 930℃의 온도 범위에서 실시한다. 이때, 압력은 20 내지 250Torr의 범위에서 조절하되 항상 일정한 압력을 사용한다. 또한, 온도가 낮아지면서 압력이 낮아지는 조건을 취한다.
SEG 공정에서 인-시투(In-situ) 도핑(Doping)은 수소 가스에 PH3가 1 내지 10% 정도 혼합된 혼합 가스를 사용하며, PH3가 1% 정도 혼합된 경우 500 내지 2500sccm의 유량을 공급해 준다. 상기의 인-시투 도핑 공정은 인-시투 도핑 레벨(In-situ doping level)이 3X1019(atoms/cc)이상이 되도록 한다.
SEG 성장 조건은 열역학적 계산 결과 과포화비 값이 1 내지 20 범위가 되도록 정한다. SEG 공정상 실제 패턴에서 받는 유효 과포화비는 수학식 1에서 나타낸 패턴의 액티브 면적(Active area) 비율에 따른 과포화비 곡선에 비례하여 증가하는 것이고, 이를 활용함을 기본으로 한다. 이때, 유효 과포화비를 산정하는 기준은 마크로 로딩(Macro-loading)이 발생하는 거리를 반경 50 내지 300㎛로 가정할 때 원형의 면적 안에 들어오는 범위를 기준으로 계산한다. 여기서 온도가 낮을수록 좁아지고, 높을수록 넓어지게 한다.
SEG 공정으로 실리콘을 성장시키는 과정에서, SEG 공정의 성장 조건(Recipe)을 단계별로 설정하여 다단계 성장법(Multi-growth step)으로 실리콘을 성장시키되, 적어도 3 단계(Step)이상으로 나누어 실리콘을 성장시킨다. 다시 말해, 실리콘이 성장할수록 패턴의 액티브 면적이 증가하므로 단계별로 HCl의 유량을 점차적으로 감소시킨다. 예를 들어, SEG 공정에서 실리콘이 성장하여 액티브 면적이 10 내지 50% 정도 증가할 경우, HCl 유입량을 초기의 유입량에서 20 내지 50% 가량 줄여준다. 이때, 초기 HCl 유입량은 SEG 성장에서 초기에 비정상 성장(Abnormal growth)이나 선택성 상실이 발생하지 않을 최소량 보다 약 10% 정도 많은 량을 유입시킨다. 이는, 선택성 마진을 확보하기 위하기 위하여 필수적이다.
상기의 공정에 의해 각 단계별로 성장된 제 1 내지 제 3 실리콘 성장층(66a 내지 66c)의 성장 목표 높이는 게이트(도시하지 않음) 높이의 약 80 내지 100%가 되도록 한다. 이렇게 형성된 실리콘 성장층(66)의 불순물 도핑 농도는 리니어(Linear)하게 증가되도록 한다.
SEG 공정을 실시하는 과정에서, 수소 처리(H2 treatment step)를 실시하여 자연 산화막을 제거해 준다. 이때, 수소 처리는 800 내지 900℃온도에서 1분 내지 10분 동안 실시하며, 급속 열처리(RTP)방법으로 실시할 경우에는 순간적으로 온도를 950℃ 가까이 상승시킨 후 SEG 성장 온도까지 하강시킨다.
도 8은 도 7의 패턴을 C-C' 선에 따라 절취한 상태의 단면 사진이며, 도 9는 도 7의 패턴을 D-D' 선에 따라 절취한 상태의 단면 사진이다.
도시한 바와 같이, 실리콘 성장속도가 늦추어지지 않으므로 불필요한 열부담(Thermal budget)을 추가하지 않을 뿐만 아니라, 패턴 코너(Pattern corner)에서 발생하는 경사면(Facet)도 상당히 억제되는 효과를 얻었다. 경사면(Facet)이 억제되는 이유는, 실리콘 성장 마지막 단계에도 높은 기상에서 높은 과포화비로 충분한 실리콘 소오스(Silicon source)를 생성시켜, 패턴 모서리까지 실리콘 소오스가 충분히 공급되어 성장을 촉진시키기 때문이다.
도 10은 본 발명에 따른 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법으로 형성된 실리콘 성장층 내부에 분포하는 불순물의 특성을 나타낸 특성 그래프이고, 도 11은 열역학 분석에 의해 검증된 HCl의 유입량에 따른 불순물의 특성을 나타낸 특성 그래프이다.
도 10을 참조하면, HCl이 초기에 많다가 적어지는 구조에서 불순물인 인(Phosphorus; P) 농도는 점점 증가한다는 것이다. 그래프에서 불순물의 농도가 급격히 떨어지는 부분이 게면이다.
도 11을 참조하면, HCl 함량이 증가할수록 실리콘 성장층 내에 불순물의 활동도(Active) 값이 낮아지는 것과, 실제 불순물 도핑(Phosphorus doping) 능력과는 무관하지 않다.
상술한 바와 같이, 본 발명은 공정 조건을 달리하여 단계적으로 성장층을 형성함으로써 실리콘 성장층 상부에 경사면이 발생하는 것을 방지하고, SEG 공정 시간을 단축시킬 수 있어 후속 평탄화 공정을 용이하게 하고 후속 열공정의 열부담에 대한 마진을 확보할 수 있어 공정의 신뢰성을 향상시키고 소자의 전기적 특성을 향상시키는 효과가 있다.
도 1은 종래의 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 2는 도 1에서 도시한 공정에 의해 형성된 패턴의 레이 아웃도.
도 3은 도 2의 패턴을 A-A' 선에 따라 절취한 상태의 단면 사진.
도 4는 도 2의 패턴을 B-B' 선에 따라 절취한 상태의 단면 사진.
도 5는 HCl의 흐름율에 따른 과포화비의 변화를 나타내는 특성 그래프.
도 6은 본 발명에 따른 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 7은 도 6에서 도시한 공정에 의해 형성된 패턴의 레이 아웃도.
도 8은 도 7의 패턴을 C-C' 선에 따라 절취한 상태의 단면 사진.
도 9는 도 8의 패턴을 D-D' 선에 따라 절취한 상태의 단면 사진.
도 10은 본 발명에 따른 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법으로 형성된 실리콘 성장층 내부에 분포하는 불순물의 특성을 나타낸 특성 그래프.
도 11은 열역학 분석에 의해 검증된 HCl의 유입량에 따른 불순물의 특성을 나타낸 특성 그래프.
<도면의 주요 부분에 대한 부호 설명>
11, 61 : 반도체 기판 11a, 61a : 실리콘 성장 영역
12, 61: 필드 산화막 13, 63 : 게이트 전극
14, 64 : 질화막 15, 65 : 절연막
16, 66 : 실리콘 성장층 16a : 실리콘 성장층 경사면
66a : 제 1 에피 성장층 66b : 제 2 에피 성장층
66c : 제 3 에피 성장층

Claims (16)

  1. 소정 영역이 노출된 반도체 기판을 제공하는 단계;
    세정 공정으로 상기 반도체 기판을 세정하는 단계; 및
    HCl의 흐름율을 조절하여 과포화비를 조절한 후 상기 소정 영역에 실리콘을 성장시키되 상기 실리콘의 성장에 따른 액티브 면적의 변화에 따라 상기 HCl의 흐름율을 단계적으로 조절하여 일정한 유효 과포화비를 유지하는 선택적 에피 성장법으로 실리콘을 단계적으로 성장시켜 상기 반도체 기판의 상기 소정 영역에 실리콘 성장층을 형성하는 단계로 이루어져 상기 실리콘 성장층을 콘택 플러그로 이용하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 세정 공정은 건식 세정을 실시한 후 습식 세정을 실시하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  3. 제 2 항에 있어서,
    상기 건식 세정은 0.5 내지 2Torr의 압력과 O2, NF3 또는 He 분위기에서 0.5 내지 5W의 플라즈마 발생 전력을 인가한 상태에서 실시하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  4. 제 3 항에 있어서,
    상기 NF3가스의 유량은 10 내지 30sccm이고, O2가스의 유량은 10 내지 50sccm이며, He의 유량은 500 내지 2000sccm인 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  5. 제 2 항에 있어서,
    상기 습식 세정은 익스 시투로 H2SO4와 H2O2를 4:1 내지 50:1 비율로 맞춘 혼합 용액으로 80 내지 120℃의 온도에서 5분 내지 20분 정도 담근 다음, 50:1 내지 100:1의 HF 용액에 10 내지 30초 동안 담궈 세정을 실시하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  6. 제 1 항에 있어서,
    상기 선택적 에피 성장 공정은 LPCVD 장비에서 SiCl2H2, HCl, H2 가스를 공정 가스로 사용하되, 공정 조건으로는 DCS을 0.1 내지 2slm의 범위로 하고, HCl을 0 내지 3slm의 범위로 하며, H2를 10 내지 150slm의 범위로 하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  7. 제 1 항에 있어서,
    상기 선택적 에피 성장 공정은 780 내지 930℃의 온도 범위에서 압력은 20 내지 250Torr의 범위에서 조절하되 항상 일정한 압력을 사용하며, 온도가 낮아지면서 압력이 낮아지는 조건을 취하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  8. 제 1 항에 있어서,
    상기 선택적 에피 성장 공정에서 인-시투 도핑은 수소 가스에 PH3가 1 내지 10% 정도 혼합된 혼합 가스를 사용하며, PH3가 1% 정도 혼합된 경우 500 내지 2500sccm의 유량을 공급하여 인-시투 도핑 레벨이 3X1019(atoms/cc)이상이 되도록 하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  9. 제 1 항에 있어서,
    상기 선택적 에피 성장 공정은 상기 과포화비 또는 유효 과포화비 값이 1 내지 20 범위가 되도록 하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  10. 제 1 항에 있어서,
    상기 유효 과포화비는 실리콘 성장에 따른 액티브 면적의 변화에 따라 단계별로 HCl의 흐름율을 조절하여 일정한 값으로 유지하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  11. 제 1 항에 있어서,
    상기 선택적 에피 성장은 성장 조건을 단계별로 설정하여 실시하되 적어도 3단계 이상으로 나누어 실시하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  12. 제 1 항에 있어서,
    상기 선택적 에피 성장법은 실리콘이 성장하여 액티브 면적이 10 내지 50% 정도 증가할 경우, HCl 유입량을 초기의 유입량에서 20 내지 50% 가량 줄여주는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  13. 제 1 항에 있어서,
    상기 HCl의 초기 유입량은 상기 실리콘의 성장 초기에 비정상 성장이나 선택성 상실이 발생하지 않을 최소량 보다 약 10% 정도 많은 량을 유입시켜 선택성 마진을 확보하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  14. 제 1 항에 있어서,
    상기 실리콘 성장층의 목표 성장 높이는 게이트 높이의 약 80 내지 100%가 되도록 하는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  15. 제 1 항에 있어서,
    상기 선택적 에피 성장 공정을 실시하는 과정에서, 수소 처리를 실시하여 자연 산화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
  16. 제 15 항에 있어서,
    상기 수소 처리는 800 내지 900℃온도에서 1분 내지 10분 동안 실시하며, 급속 열처리(RTP)방법으로 실시할 경우에는 순간적으로 온도를 950℃ 가까이 상승시킨 후 상기 선택적 에피 성장 온도까지 하강시키는 것을 특징으로 하는 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법.
KR10-2000-0085187A 2000-12-29 2000-12-29 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법 KR100475547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085187A KR100475547B1 (ko) 2000-12-29 2000-12-29 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085187A KR100475547B1 (ko) 2000-12-29 2000-12-29 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020055927A KR20020055927A (ko) 2002-07-10
KR100475547B1 true KR100475547B1 (ko) 2005-03-10

Family

ID=27688442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085187A KR100475547B1 (ko) 2000-12-29 2000-12-29 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100475547B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130682A (ja) * 1993-11-02 1995-05-19 Nippon Steel Corp 半導体装置の製造方法
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법
KR20000043558A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 배선 형성방법
KR100335124B1 (ko) * 1999-10-18 2002-05-04 박종섭 반도체 소자의 에피택셜층 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07130682A (ja) * 1993-11-02 1995-05-19 Nippon Steel Corp 半導体装置の製造方法
KR19990084959A (ko) * 1998-05-12 1999-12-06 윤종용 도전 패드 형성 방법
KR100289749B1 (ko) * 1998-05-12 2001-05-15 윤종용 도전패드형성방법
KR20000043558A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 배선 형성방법
KR100335124B1 (ko) * 1999-10-18 2002-05-04 박종섭 반도체 소자의 에피택셜층 형성 방법

Also Published As

Publication number Publication date
KR20020055927A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR100234228B1 (ko) 초대규모 집적회로용의, 비소로 도핑된 매끄러운 다결정 실리콘층의 제조방법
JP7110204B2 (ja) イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法
US7588980B2 (en) Methods of controlling morphology during epitaxial layer formation
US4141765A (en) Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill
KR100607409B1 (ko) 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
KR100637689B1 (ko) 고상에피택시 방식을 이용한 반도체소자의 콘택 형성 방법
JP2007535147A (ja) インサイチュドープトエピタキシャルフィルム
JPH04234112A (ja) 多結晶シリコンの選択的デポジション方法
KR100745929B1 (ko) 반도체 장치 및 그 제조 방법
US8518809B2 (en) Manufacturing method of silicon carbide single crystal
KR100390919B1 (ko) 반도체소자의 제조방법
CN100454489C (zh) 淀积半导体材料的方法
US6818537B2 (en) Method of manufacturing a contact plug for a semiconductor device
US20030005881A1 (en) Method for forming contact plug of semiconductor device
US7807535B2 (en) Methods of forming layers comprising epitaxial silicon
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
KR100475547B1 (ko) 에피 성장법을 이용한 반도체 소자의 콘택 플러그 형성 방법
JP3233113B2 (ja) 半導体装置の製造方法
JP4713089B2 (ja) 単結晶ＳｉＣ基板の製造方法
JP2022008194A (ja) シリコンを備える層を形成するための方法
US20040121609A1 (en) Method for forming silicon epitaxial layer
KR101162258B1 (ko) 반도체소자의 콘택 형성 방법
JPH06112192A (ja) 半導体装置の製造方法
KR100524802B1 (ko) 이중 선택적 에피택셜 성장법을 이용한 콘택플러그를 갖는반도체소자 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee