JPH04234112A - 多結晶シリコンの選択的デポジション方法 - Google Patents

多結晶シリコンの選択的デポジション方法

Info

Publication number
JPH04234112A
JPH04234112A JP3248395A JP24839591A JPH04234112A JP H04234112 A JPH04234112 A JP H04234112A JP 3248395 A JP3248395 A JP 3248395A JP 24839591 A JP24839591 A JP 24839591A JP H04234112 A JPH04234112 A JP H04234112A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
silicon
gas
hydrogen
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3248395A
Other languages
English (en)
Other versions
JP2679473B2 (ja
Inventor
Melissa E Grupen-Shemansky
メリッサ・イー・グルペンシェマンスキイ
Hang M Liaw
ハン・ミン・リュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH04234112A publication Critical patent/JPH04234112A/ja
Application granted granted Critical
Publication of JP2679473B2 publication Critical patent/JP2679473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体ウエハへの
多結晶シリコンのデポジションに関し、さらに詳細には
多結晶シリコン、微結晶シリコンおよび非晶質ポリシリ
コンを選択的にデポジションする方法に関する。
【０００２】
【従来の技術】近年選択的に多結晶シリコンをデポジシ
ョンする方法の開発が試みられているが、これにはいく
つかの問題がある。選択性の消失、結晶粒度の制御、膜
の汚染といった問題は特に大きな関心の払われている問
題である。
【０００３】
【解決すべき課題】半導体装置の製造においては膜の汚
染は大きな問題である。膜中の汚染物質は装置に対して
予測不可能な悪影響を引き起こす可能性がある。これら
の問題についてのＦｕｒｕｍｕｒａらによる研究内容は
Ｊｏｕｒｎａｌ　Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ　Ｓ
ｏｃｉｅｔｙ　１３３　（１９８６）ページ３７９−３
８３、”Ｓｅｌｅｃｔｉｖｅ　Ｇｒｏｗｔｈ　ｏｆＰｏ
ｌｙｓｉｌｉｃｏｎ”中で開示され、多結晶シリコンの
選択的成長を行なう方法について説明されている。この
技術では二塩化シランと水素とを含む混合気体中におけ
るシリコンのエピタキシャル成長の間に、三塩化エチレ
ンを導入するというものである。汚染物質である三塩化
エチレンによって結晶成長のパターンを抑止し、多結晶
シリコンを生成させる。この技術は堆積膜のバルク中に
カーボン（炭素）による汚染が発見されることからあま
りよい方法ではない。カーボンが膜に混入することで多
結晶シリコンは、汚染されていない膜よりも高抵抗にな
る。標準的なコンフォーマルデポジション方法には厳し
い制約があるということは理解されているだろう。さら
にこれまでに開示されてきた選択的に多結晶シリコンを
デポジションするための方法は上と同様に、なんらかの
不利点および問題を持っていることは明らかである。従
って選択的に多結晶シリコンをデポジションする改良さ
れた方法を得ることは大変望ましい。
【０００４】
【課題を解決するための手段】本発明の目的および特徴
はＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　ｄｅｐｏｓ
ｉｔｉｏｎ）反応炉中に半導体ウェハを設置し、半導体
ウェハ上に多結晶シリコンを選択的にデポジションする
方法によって達成される。
【０００５】次にウェハは単結晶の成長を抑制するガス
にさらされる。その次にウェハはシリコンを含むガスと
水素とを含む雰囲気にさらされる。
【０００６】
【実施例】図１には本発明の一実施例である選択的に多
結晶シリコンをデポジションするための準備が整った半
導体基板１１の部分断面図が図示されている。本実施例
においては基板１１はシリコンであるが、他の材料、例
えばゲルマニウム、ガリウムヒ素等も使用可能である。 しかしながら、基板１１をシリコンから他の何かの材料
に変更するには特別な処理を必要とすることは理解され
るだろう。
【０００７】基板１１はトレンチ（溝）２５のエッチン
グ境界を定義するエッチマスクフィルム１０が施されて
いる。トレンチ２５は基板１１中所望の深さまでエッチ
ングされる。サイドウォール２６は絶縁体１２で被覆さ
れる。エッチマスク１０によるエッチング、トレンチ２
５、サイドウォール絶縁体１２の形成は半導体製造にお
いてよく知られた技術によって行なわれる。ここで理解
しておかなければいけないのは、トレンチ２５の底部に
おいては汚染されない清浄表面１３を得ることが本発明
の実施には重要であるということである。
【０００８】一実施例としては、トレンチ２５は新しい
絶縁体アイソレーション技術の用途に用いられる。この
場合トレンチ２５を充填するのに選択的な低温多結晶シ
リコン成長が使われる。
【０００９】このアイソレーションの方法は高速ＶＬＳ
Ｉ回路における標準ＬＯＣＯＳアイソレーション技術の
欠点を解決するために用いられる。窒化物によってふち
どられたトレンチを四塩化シリコンと水素の系を用いて
選択的に多結晶シリコンをデポジションすることによっ
て、続く酸化工程において平坦な絶縁体アイソレーショ
ン領域が形成され、これによって横方向への酸化物の侵
食およびそれに伴う素子領域の減少という問題を防ぐこ
とができる。
【００１０】露出表面１３はＣＶＤ反応炉の中に設置さ
れる。ここでＣＶＤ反応炉はホットウォールのものでも
、コールドウォールのものでもどちらでも使用可能であ
る。表面１３は清浄で汚染されていない面を得るために
ある程度の処理がされている。表面１３を単結晶成長抑
制ガスにさらすことによって、清浄表面１３をこのガス
で処理する。表面１３を単結晶成長抑制ガスにさらすと
、このガスが表面１３に吸着し、表面１３上で抑制席（
ｓｉｔｅ）を占める。この抑制席は不規則な配列を持つ
ので、この後のプロセスにおいて単結晶成長を抑制し、
単結晶の代わりに多結晶のシリコンを形成させる。単結
晶成長抑制ガスは窒素、アルゴン等のガスでよい。単結
晶成長抑制ガスによる清浄基板表面１３の処理は温度範
囲約６００℃から約１０００℃で行なわれるが最適な温
度は８００℃である。ここで高い温度での処理には注意
を払わなければならない。高い温度では表面１３上でガ
スが吸着した抑制席から離れなくなって、結果としてエ
ピタキシャル成長したような膜が成長することがある。 これは望ましいことではない。
【００１１】単結晶成長ガスの圧力範囲は１０ミリｔｏ
ｒｒ（ｍｉｌｌｉｔｏｒｒ）から大気圧までであるが、
最適には７４０ｔｏｒｒである。最適の処理条件におい
て表面１３を処理するのに要する露出時間は最低１分間
である。多結晶シリコンの結晶粒度は上述の露出時間に
よって影響を受ける。短い露出時間では大きな結晶粒が
生成され、長い露出時間では小さな結晶粒が生成される
。反応炉の温度、圧力、処理時間等の条件が単結晶成長
抑制ガスの表面１３への吸着に影響を与えることは理解
されるだろう。
【００１２】表面１３に選択的に多結晶シリコンをデポ
ジションする好適な方法は、まず始めに清浄表面１３を
水素でプリベークすることである。水素によるプリベー
クは表面のクリーニング工程であり、半導体ウェハを水
素ガスにさらすことで行なわれる。最適なプリベークの
温度は９７５℃であり、温度範囲としては約６００℃か
ら約１０００℃である。圧力範囲は約１０ミリｔｏｒｒ
から大気圧で、最適には５０ｔｏｒｒである。表面１３
におけるシリコンの自然酸化は外界に数秒さらすだけで
始まってしまうので、単結晶成長抑制ガスに表面１３を
さらす前にこの酸化物を取り除いて、清浄な下地の表面
状態を得ることが必要である。水素によるプリベークで
自然酸化した二酸化シリコンはシリコンへと還元され、
いくらかの量のシリコンとその他の汚染物質が取り除か
れる。清浄な表面に対して水素によるプリベークを行な
うことは一般に信じられていることとは反対の処理方法
である。 なぜならば一般には他結晶シリコンの形成には超清浄表
面よりも汚染されている表面の方が好適であると思われ
ているからである。
【００１３】水素によるプリベークに続いて、表面１３
は、その上で抑制席を形成する単結晶成長抑制ガスにさ
らされる。水素によるプリベークと単結晶成長抑制ガス
への露出を組み合わせて用いることで、選択的に多結晶
シリコンをデポジションするための非常によく制御され
た特性を持つ表面を得ることができる。水素によるプリ
ベークを長時間行なうと酸化マスク１０の下にアンダー
カットを生じさせてしまうことが理解されよう。しかし
ながら、もし清浄な表面１３が最初から得られているの
ならば表面１３を単結晶成長抑制ガスにさらす前に水素
によるプリベークをする必要はない。
【００１４】多結晶シリコン、微結晶シリコン、および
非晶質（アモルファス）シリコンはどれもシリコンから
なるが、不規則な結晶配列をしている。結晶配列または
結晶粒度の違いによって異なった名前がつけられている
。多結晶シリコンは最も大きな結晶粒度を持ち、非晶質
シリコンは結晶粒を全く持っていない。微結晶シリコン
はそれらの中間の結晶粒度を持っている。本明細書中で
「多結晶シリコン」の語は多結晶シリコン、微結晶シリ
コン、非晶質ポリシリコン、非晶質シリコンの全て含ん
だ意味で使われていることに注意されたい。多結晶シリ
コンは、スパッタリング、エバポレーション（蒸発）、
ＣＶＤ等の様々な方法によって形成可能である。 しかしながらＣＶＤ（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　
ｄｅｐｏｓｉｔｉｏｎ）によるデポジションプロセスが
最も広く使われ、さらに一様な膜を作る上でいくつかの
利点を有している。
【００１５】一般的には多結晶シリコンは次の反応式で
表わされるようなシランの分解によってデポジションさ
れる。
【００１６】ＳｉＨ４＋熱→Ｓｉ＋２Ｈ２ここでこの反
応は選択的なものではなく、通常はウェハ表面に多結晶
シリコンの一様な膜を生成するということは理解されよ
う。
【００１７】単結晶成長抑制ガスで処理された表面１３
の上に多結晶シリコンの種（ｓｅｅｄ）層を形成する好
適な方法は、四塩化シリコン（ＳｉＣｌ４）と水素（Ｈ
２）を使う方法である。一実施例としては、四塩化シリ
コンと水素とが表面１３に接触する。表面１３において
化学反応が起こり、四塩化シリコンは水素と反応する。 反応の結果、シリコン原子は表面１３に残り、塩化水素
ガス分子が放出される。ここでその他のシリコンを含む
ガス、例えば三塩化シラン（ＳｉＨＣｌ３）または二塩
化シラン（ＳｉＨ２Ｃｌ２）等も使用可能であることは
理解されよう。さらにシラン（ＳｉＨ４）および塩化水
素ガス（ＨＣｌ）も水素を加えるために使用可能である
。水素はいくつかの異なった供給源から得ることが可能
である。水素を混合ガス中に直接加えてもよいし、水素
を含むシリコン分子から水素を分離するか、または塩化
水素その他によって水素を加えることができる。選択的
な多結晶シリコンのでポジションを最適化するためいく
つかの水素源を組み合わせて使用することが可能である
。
【００１８】反応炉の温度は多結晶シリコンの単層デポ
ジションの間約５００℃から約１０００℃の温度範囲に
、最適には７００℃に保たれる。温度は非常に重要な処
理条件である。低い温度では多結晶シリコンの成長が促
進され、反対に高い温度では単結晶シリコンの成長が促
進される。反応炉内の圧力は１０ミリｔｏｒｒから大気
圧までの範囲で、最適には７４０ｔｏｒｒである。露出
時間は温度、圧力等の処理条件によって変化する。しか
し多結晶シリコンの単層または種層を形成するのに十分
なだけの時間が必要であることは理解されよう。露出時
間は４５分間よりは短くなければならないが、上述の処
理条件、圧力や温度といったものに依存している。清浄
表面１３を単結晶成長抑制ガスにさらすことによって、
このガスが表面１３に吸着し、分子レベルで単結晶の成
長を抑制し、結果多結晶シリコンが成長するものと考え
られている。つまり単結晶成長抑制ガスで処理された基
板１３を露出すると、表面１３に吸着した単結晶成長抑
制ガスが分子レベルで単結晶シリコンの成長を抑制する
ので多結晶シリコンが生成されると考えられる。さらに
単結晶シリコンの成長を抑制するためにも低い温度が望
ましい。単結晶シリコンの成長を抑制することで多結晶
シリコン膜を形成することができるのである。このプロ
セスによる膜の成長速度は一般に遅いと考えられている
。しかしながら、もし十分な時間が与えられればこのプ
ロセス処理を続けることによって選択的に多結晶シリコ
ンを成長させることができる。
【００１９】一度多結晶シリコンの種層が形成されれば
、選択的に多結晶シリコンの層を所望の厚さに成長させ
るのに、より速いデポジション速度を持つプロセスを使
用することができる。単層の上に選択的に多結晶シリコ
ンを速く成長させるのに最適な温度は、８４５℃であり
、約７００℃から約１１５０℃の範囲でそれが可能であ
る。高い温度域で処理を行なうときは、結晶粒度が所望
の大きさになっているかどうか注意が必要である。高い
温度を用いると大きな結晶粒をもたらす。高い温度にお
いて大きな結晶粒度が生まれる傾向は運動エネルギーに
起因する表面原子の再配列によるものである。１０ミリ
ｔｏｒｒから大気圧までの圧力範囲で、最適には７４０
ｔｏｒｒの圧力が用いられる。高速デポジション率を持
つ処理に好適な反応ガスの組み合わせは、二塩化シラン
と水素の組み合わせである。しかしながら水素の供給源
を共に用いることで他のシリコンを含むガスも使用可能
であることが理解されるだろう。
【００２０】ある特定の応用分野、垂直または水平方向
の相互接続等、においては多結晶シリコンをドープして
使用することができる。ドーピングは少量のドーパント
（ｄｏｐａｎｔ）ガスを多結晶シリコン成長用の混合ガ
ス中に吹きこむことで行なわれる。ドーパントは多結晶
シリコンの適当な伝導型を選ぶためのＰ型、Ｎ型どちら
でもよい。混合ガス中に吹きこまれるドーパントの種類
の量を調整することで、形成される多結晶シリコンの伝
導型を変えることができる。
【００２１】通常よく使われるドーパントは、ホスフィ
ン（ＰＨ３）、二ホウ化水素（Ｂ２Ｈ６）、ヒ化水素（
ＡｓＨ３）等である。
【００２２】さらにここで理解されるべきは、本発明の
方法は選択的に、多結晶体、微結晶体および非結晶体シ
リコンをデポジションして能動素子の一部、またはその
素子を形成する用途に使用可能であるということである
。一実施例としてはバイポーラトランジスタのエミッタ
を本発明の方法で形成できる。さらに高架型（ｅｌｅｖ
ａｔｅｄ）ソースおよびドレイン、積層キャパシタ、Ｍ
ＯＳトランジスタのポリシリコンゲート等を本発明の方
法によって形成することができる。
【００２３】ここで大きな縦横を持つアイソレーション
トレンチにおいて非常に有用な、選択的に多結晶シリコ
ンをデポジションする改良された方法が提供されたこと
が理解されるだろう。多結晶シリコンのデポジションの
選択性は所望のまたはよく選択された表面を準備するこ
とによって正確に実現される。
【図面の簡単な説明】
【図１】図１は本発明を実施する半導体ウエハの部分断
面図であって、選択的に多結晶シリコンをデポジション
するための準備が整った状態を示している。
【符号の説明】
１０　　酸化マスク １１　　半導体基板 １３　　半導体表面 ２５　　トレンチ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　半導体ウエハに多結晶シリコンを選択
    的にデポジションする方法であって：ＣＶＤ反応炉内に
    半導体ウエハを設置する段階；前記半導体ウエハを単結
    晶成長抑制ガスにさらす段階；および前記半導体ウエハ
    をシリコンを含むガスと水素源とにさらす段階；を含む
    ことを特徴とする方法。
  2. 【請求項２】　　選択的に多結晶シリコンをデポジショ
    ンする方法であって：ＣＶＤ反応炉内に半導体ウエハを
    設置する段階；前記半導体ウエハをプリベーク処理のた
    めに水素雰囲気中にさらす段階；前記半導体ウエハを単
    結晶成長抑制ガスにさらす段階；前記半導体ウエハを、
    少なくとも多結晶シリコンの単層を形成するためにシリ
    コンを含むガスと水素ガス源とにさらす段階であって、
    ＣＶＤ反応炉内の圧力は約１０ミリＴｏｒｒから大気圧
    の範囲に、温度は約５００℃から約１０００℃の範囲に
    保たれるところの段階；および前記反応炉内の圧力を約
    １０ミリＴｏｒｒから大気圧までの範囲に変更し、その
    温度を約７００℃から約１１５０℃の範囲に変更して、
    前記シリコンを含むガスと前記水素ガス源に前記半導体
    ウエハをさらし続けて前記単層の上に選択的な多結晶シ
    リコンを高速に成長させる段階；を含むことを特徴とす
    る方法。
JP3248395A 1990-09-04 1991-09-03 多結晶シリコンの選択的デポジション方法 Expired - Lifetime JP2679473B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US577248 1990-09-04
US07/577,248 US5080933A (en) 1990-09-04 1990-09-04 Selective deposition of polycrystalline silicon

Publications (2)

Publication Number Publication Date
JPH04234112A true JPH04234112A (ja) 1992-08-21
JP2679473B2 JP2679473B2 (ja) 1997-11-19

Family

ID=24307908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3248395A Expired - Lifetime JP2679473B2 (ja) 1990-09-04 1991-09-03 多結晶シリコンの選択的デポジション方法

Country Status (2)

Country Link
US (1) US5080933A (ja)
JP (1) JP2679473B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810653A1 (en) * 1996-05-31 1997-12-03 Texas Instruments Incorporated DRAM and method of fabricating a DRAM with increased capacity
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR20150093696A (ko) * 2012-12-14 2015-08-18 소이텍 구조를 제조하기 위한 방법
JP2017112382A (ja) * 2011-04-04 2017-06-22 オクメティック オーユーイー １層以上の多結晶シリコン層を基材に堆積する方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687758B2 (ja) * 1991-05-27 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
JP2925444B2 (ja) * 1993-10-05 1999-07-28 シャープ株式会社 固体撮像素子およびその製造方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5863598A (en) * 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
US5968587A (en) * 1996-11-13 1999-10-19 Applied Materials, Inc. Systems and methods for controlling the temperature of a vapor deposition apparatus
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US5907774A (en) * 1997-05-29 1999-05-25 Texas Instruments Incorporated Corrugated post capacitor and method of fabricating using selective silicon deposition
JP2003522826A (ja) 1997-12-02 2003-07-29 ゲレスト インコーポレーテツド ヨードシラン前駆体から形成したけい素ベースフィルムおよびその製作方法
JP2975917B2 (ja) * 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
WO1999045167A1 (en) * 1998-03-06 1999-09-10 Asm America, Inc. Method of depositing silicon with high step coverage
US6251693B1 (en) * 1998-07-30 2001-06-26 Micron Technology, Inc. Semiconductor processing methods and semiconductor defect detection methods
US6194292B1 (en) * 1998-08-21 2001-02-27 Texas Instruments Incorporated Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
JP4866534B2 (ja) 2001-02-12 2012-02-01 エーエスエム アメリカ インコーポレイテッド 半導体膜の改良された堆積方法
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US7976599B2 (en) * 2007-09-04 2011-07-12 Mitsubishi Materials Corporation Clean bench and method of producing raw material for single crystal silicon
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20170069724A1 (en) * 2015-09-03 2017-03-09 University Of North Dakota Iridium silicide structures and methods
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
KR20200032789A (ko) * 2018-09-18 2020-03-27 에스케이하이닉스 주식회사 반도체 집적 회로 장치의 콘택 플러그 형성방법
WO2021167958A1 (en) * 2020-02-21 2021-08-26 Lam Research Corporation Backside reactive inhibition gas

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066418A (ja) * 1983-09-22 1985-04-16 Toshiba Corp 化合物半導体の気相成長装置
JPS62291024A (ja) * 1986-06-10 1987-12-17 Nec Corp ポリシリコン成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066418A (ja) * 1983-09-22 1985-04-16 Toshiba Corp 化合物半導体の気相成長装置
JPS62291024A (ja) * 1986-06-10 1987-12-17 Nec Corp ポリシリコン成長方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0810653A1 (en) * 1996-05-31 1997-12-03 Texas Instruments Incorporated DRAM and method of fabricating a DRAM with increased capacity
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6906382B2 (en) 1998-09-10 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2017112382A (ja) * 2011-04-04 2017-06-22 オクメティック オーユーイー １層以上の多結晶シリコン層を基材に堆積する方法
KR20150093696A (ko) * 2012-12-14 2015-08-18 소이텍 구조를 제조하기 위한 방법
JP2016506619A (ja) * 2012-12-14 2016-03-03 ソイテックＳｏｉｔｅｃ 構造を作製するための方法

Also Published As

Publication number Publication date
US5080933A (en) 1992-01-14
JP2679473B2 (ja) 1997-11-19

Similar Documents

Publication Publication Date Title
JP2679473B2 (ja) 多結晶シリコンの選択的デポジション方法
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US9685536B2 (en) Vertical transistor having a vertical gate structure having a top or upper surface defining a facet formed between a vertical source and a vertical drain
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
KR101544931B1 (ko) 반도체 박막의 선택적 에피택셜 형성
US6998305B2 (en) Enhanced selectivity for epitaxial deposition
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
JP3660897B2 (ja) 半導体装置の製造方法
US5644152A (en) Conductive germanium/silicon member with a roughened surface thereon suitable for use in an integrated circuit structure
US10276688B2 (en) Selective process for source and drain formation
US7759213B2 (en) Pattern independent Si:C selective epitaxy
US10256322B2 (en) Co-doping process for n-MOS source drain application
US20070256627A1 (en) Method of ultra-shallow junction formation using si film alloyed with carbon
US8394196B2 (en) Formation of in-situ phosphorus doped epitaxial layer containing silicon and carbon
US20020192930A1 (en) Method of forming a single crystalline silicon pattern utilizing a structural selective epitaxial growth technique and a selective silicon etching technique
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
JP2001284468A (ja) 半導体装置およびその製造方法
JPH1041321A (ja) バイポーラトランジスタの製造方法
JPH097909A (ja) 半導体装置の製造方法
JPH04177825A (ja) エピタキシャル成長方法及び化学気相成長装置
TWI705488B (zh) 用於n型金氧半導體源極汲極應用的共摻雜處理
JPS59134819A (ja) 半導体基板の製造方法
CN106960792A (zh) Nmos晶体管及其形成方法
JPH0637034A (ja) 選択多結晶シリコン膜成長法