JP2679473B2 - 多結晶シリコンの選択的デポジション方法 - Google Patents

多結晶シリコンの選択的デポジション方法

Info

Publication number
JP2679473B2
JP2679473B2 JP3248395A JP24839591A JP2679473B2 JP 2679473 B2 JP2679473 B2 JP 2679473B2 JP 3248395 A JP3248395 A JP 3248395A JP 24839591 A JP24839591 A JP 24839591A JP 2679473 B2 JP2679473 B2 JP 2679473B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
temperature
silicon
semiconductor wafer
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3248395A
Other languages
English (en)
Other versions
JPH04234112A (ja
Inventor
メリッサ・イー・グルペンシェマンスキイ
ハン・ミン・リュウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Solutions Inc
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Solutions Inc, Motorola Inc filed Critical Motorola Solutions Inc
Publication of JPH04234112A publication Critical patent/JPH04234112A/ja
Application granted granted Critical
Publication of JP2679473B2 publication Critical patent/JP2679473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に半導体ウエハへの
多結晶シリコンのデポジションに関し、さらに詳細には
多結晶シリコン、微結晶シリコンおよび非晶質ポリシリ
コンを選択的にデポジションする方法に関する。
【０００２】
【従来の技術】近年選択的に多結晶シリコンをデポジシ
ョンする方法の開発が試みられているが、これにはいく
つかの問題がある。選択性の消失、結晶粒度の制御、膜
の汚染といった問題は特に大きな関心の払われている問
題である。
【０００３】
【解決すべき課題】半導体装置の製造においては膜の汚
染は大きな問題である。膜中の汚染物質は装置に対して
予測不可能な悪影響を引き起こす可能性がある。これら
の問題についてのFurumuraらによる研究内容はJournal
Electrochemical Society 133 (1986)ページ379-383、"
Selective Growth ofPolysilicon"中で開示され、多結
晶シリコンの選択的成長を行なう方法について説明され
ている。この技術では二塩化シランと水素とを含む混合
気体中におけるシリコンのエピタキシャル成長の間に、
三塩化エチレンを導入するというものである。汚染物質
である三塩化エチレンによって結晶成長のパターンを抑
止し、多結晶シリコンを生成させる。この技術は堆積膜
のバルク中にカーボン（炭素）による汚染が発見される
ことからあまりよい方法ではない。カーボンが膜に混入
することで多結晶シリコンは、汚染されていない膜より
も高抵抗になる。標準的なコンフォーマルデポジション
方法には厳しい制約があるということは理解されている
だろう。さらにこれまでに開示されてきた選択的に多結
晶シリコンをデポジションするための方法は上と同様
に、なんらかの不利点および問題を持っていることは明
らかである。従って選択的に多結晶シリコンをデポジシ
ョンする改良された方法を得ることは大変望ましい。
【０００４】
【課題を解決するための手段】本発明の目的および特徴
はＣＶＤ（Chemical Vapor deposition）反応炉中に半
導体ウェハを設置し、半導体ウェハ上に多結晶シリコン
を選択的にデポジションする方法によって達成される。
【０００５】次にウェハは単結晶の成長を抑制するガス
にさらされる。その次にウェハはシリコンを含むガスと
水素とを含む雰囲気にさらされる。
【０００６】
【実施例】図１には本発明の一実施例である選択的に多
結晶シリコンをデポジションするための準備が整った半
導体基板１１の部分断面図が図示されている。本実施例
においては基板１１はシリコンであるが、他の材料、例
えばゲルマニウム、ガリウムヒ素等も使用可能である。
しかしながら、基板１１をシリコンから他の何かの材料
に変更するには特別な処理を必要とすることは理解され
るだろう。
【０００７】基板１１はトレンチ（溝）２５のエッチン
グ境界を定義するエッチマスクフィルム１０が施されて
いる。トレンチ２５は基板１１中所望の深さまでエッチ
ングされる。サイドウォール２６は絶縁体１２で被覆さ
れる。エッチマスク１０によるエッチング、トレンチ２
５、サイドウォール絶縁体１２の形成は半導体製造にお
いてよく知られた技術によって行なわれる。ここで理解
しておかなければいけないのは、トレンチ２５の底部に
おいては汚染されない清浄表面１３を得ることが本発明
の実施には重要であるということである。
【０００８】一実施例としては、トレンチ２５は新しい
絶縁体アイソレーション技術の用途に用いられる。この
場合トレンチ２５を充填するのに選択的な低温多結晶シ
リコン成長が使われる。
【０００９】このアイソレーションの方法は高速ＶＬＳ
Ｉ回路における標準ＬＯＣＯＳアイソレーション技術の
欠点を解決するために用いられる。窒化物によってふち
どられたトレンチを四塩化シリコンと水素の系を用いて
選択的に多結晶シリコンをデポジションすることによっ
て、続く酸化工程において平坦な絶縁体アイソレーショ
ン領域が形成され、これによって横方向への酸化物の侵
食およびそれに伴う素子領域の減少という問題を防ぐこ
とができる。
【００１０】 露出表面１３はＣＶＤ反応炉の中に設置
される。ここでＣＶＤ反応炉はホットウォールのもので
も、コールドウォールのものでもどちらでも使用可能で
ある。表面１３は清浄で汚染されていない面を得るため
にある程度の処理がされている。表面１３を単結晶成長
抑制ガスにさらすことによって、清浄表面１３をこのガ
スで処理する。表面１３を単結晶成長抑制ガスにさらす
と、このガスが表面１３に吸着し、表面１３上で抑制席
（ｓｉｔｅ）を占める。この抑制席は不規則な配列を持
つので、この後のプロセスにおいて単結晶成長を抑制
し、単結晶の代わりに多結晶シリコンを形成させる。単
結晶成長抑制ガスは窒素、アルゴンでよい。単結晶成長
抑制ガスによる清浄基板表面１３の処理は温度範囲６０
０℃から１０００℃で行なわれるが最適な温度は８００
℃である。ここで高い温度での処理には注意を払わなけ
ればならない。高い温度では表面１３上でガスが吸着し
た抑制席から離れなくなって、結果としてエピタキシャ
ル成長したような膜が成長することがある。これは望ま
しいことではない。
【００１１】単結晶成長ガスの圧力範囲は１０ミリtorr
（millitorr）から大気圧までであるが、最適には７４
０torrである。最適の処理条件において表面１３を処理
するのに要する露出時間は最低１分間である。多結晶シ
リコンの結晶粒度は上述の露出時間によって影響を受け
る。短い露出時間では大きな結晶粒が生成され、長い露
出時間では小さな結晶粒が生成される。反応炉の温度、
圧力、処理時間等の条件が単結晶成長抑制ガスの表面１
３への吸着に影響を与えることは理解されるだろう。
【００１２】表面１３に選択的に多結晶シリコンをデポ
ジションする好適な方法は、まず始めに清浄表面１３を
水素でプリベークすることである。水素によるプリベー
クは表面のクリーニング工程であり、半導体ウェハを水
素ガスにさらすことで行なわれる。最適なプリベークの
温度は９７５℃であり、温度範囲としては約６００℃か
ら約１０００℃である。圧力範囲は約１０ミリtorrから
大気圧で、最適には５０torrである。表面１３における
シリコンの自然酸化は外界に数秒さらすだけで始まって
しまうので、単結晶成長抑制ガスに表面１３をさらす前
にこの酸化物を取り除いて、清浄な下地の表面状態を得
ることが必要である。水素によるプリベークで自然酸化
した二酸化シリコンはシリコンへと還元され、いくらか
の量のシリコンとその他の汚染物質が取り除かれる。清
浄な表面に対して水素によるプリベークを行なうことは
一般に信じられていることとは反対の処理方法である。
なぜならば一般には他結晶シリコンの形成には超清浄表
面よりも汚染されている表面の方が好適であると思われ
ているからである。
【００１３】水素によるプリベークに続いて、表面１３
は、その上で抑制席を形成する単結晶成長抑制ガスにさ
らされる。水素によるプリベークと単結晶成長抑制ガス
への露出を組み合わせて用いることで、選択的に多結晶
シリコンをデポジションするための非常によく制御され
た特性を持つ表面を得ることができる。水素によるプリ
ベークを長時間行なうと酸化マスク１０の下にアンダー
カットを生じさせてしまうことが理解されよう。しかし
ながら、もし清浄な表面１３が最初から得られているの
ならば表面１３を単結晶成長抑制ガスにさらす前に水素
によるプリベークをする必要はない。
【００１４】多結晶シリコン、微結晶シリコン、および
非晶質（アモルファス）シリコンはどれもシリコンから
なるが、不規則な結晶配列をしている。結晶配列または
結晶粒度の違いによって異なった名前がつけられてい
る。多結晶シリコンは最も大きな結晶粒度を持ち、非晶
質シリコンは結晶粒を全く持っていない。微結晶シリコ
ンはそれらの中間の結晶粒度を持っている。本明細書中
で「多結晶シリコン」の語は多結晶シリコン、微結晶シ
リコン、非晶質ポリシリコン、非晶質シリコンの全て含
んだ意味で使われていることに注意されたい。多結晶シ
リコンは、スパッタリング、エバポレーション（蒸
発）、ＣＶＤ等の様々な方法によって形成可能である。
しかしながらＣＶＤ（chemical vapor deposition）に
よるデポジションプロセスが最も広く使われ、さらに一
様な膜を作る上でいくつかの利点を有している。
【００１５】一般的には多結晶シリコンは次の反応式で
表わされるようなシランの分解によってデポジションさ
れる。
【００１６】ＳｉＨ4＋熱→Ｓｉ＋２Ｈ2 ここでこの反応は選択的なものではなく、通常はウェハ
表面に多結晶シリコンの一様な膜を生成するということ
は理解されよう。
【００１７】単結晶成長抑制ガスで処理された表面１３
の上に多結晶シリコンの種（seed）層を形成する好適な
方法は、四塩化シリコン（ＳｉＣｌ4）と水素（Ｈ2）を
使う方法である。一実施例としては、四塩化シリコンと
水素とが表面１３に接触する。表面１３において化学反
応が起こり、四塩化シリコンは水素と反応する。反応の
結果、シリコン原子は表面１３に残り、塩化水素ガス分
子が放出される。ここでその他のシリコンを含むガス、
例えば三塩化シラン（ＳｉＨＣｌ3）または二塩化シラ
ン（ＳｉＨ2Ｃｌ2）等も使用可能であることは理解され
よう。さらにシラン（ＳｉＨ4）および塩化水素ガス
（ＨＣｌ）も水素を加えるために使用可能である。水素
はいくつかの異なった供給源から得ることが可能であ
る。水素を混合ガス中に直接加えてもよいし、水素を含
むシリコン分子から水素を分離するか、または塩化水素
その他によって水素を加えることができる。選択的な多
結晶シリコンのでポジションを最適化するためいくつか
の水素源を組み合わせて使用することが可能である。
【００１８】反応炉の温度は多結晶シリコンの単層デポ
ジションの間約５００℃から約１０００℃の温度範囲
に、最適には７００℃に保たれる。温度は非常に重要な
処理条件である。低い温度では多結晶シリコンの成長が
促進され、反対に高い温度では単結晶シリコンの成長が
促進される。反応炉内の圧力は１０ミリtorrから大気圧
までの範囲で、最適には７４０torrである。露出時間は
温度、圧力等の処理条件によって変化する。しかし多結
晶シリコンの単層または種層を形成するのに十分なだけ
の時間が必要であることは理解されよう。露出時間は４
５分間よりは短くなければならないが、上述の処理条
件、圧力や温度といったものに依存している。清浄表面
１３を単結晶成長抑制ガスにさらすことによって、この
ガスが表面１３に吸着し、分子レベルで単結晶の成長を
抑制し、結果多結晶シリコンが成長するものと考えられ
ている。つまり単結晶成長抑制ガスで処理された基板１
３を露出すると、表面１３に吸着した単結晶成長抑制ガ
スが分子レベルで単結晶シリコンの成長を抑制するので
多結晶シリコンが生成されると考えられる。さらに単結
晶シリコンの成長を抑制するためにも低い温度が望まし
い。単結晶シリコンの成長を抑制することで多結晶シリ
コン膜を形成することができるのである。このプロセス
による膜の成長速度は一般に遅いと考えられている。し
かしながら、もし十分な時間が与えられればこのプロセ
ス処理を続けることによって選択的に多結晶シリコンを
成長させることができる。
【００１９】一度多結晶シリコンの種層が形成されれ
ば、選択的に多結晶シリコンの層を所望の厚さに成長さ
せるのに、より速いデポジション速度を持つプロセスを
使用することができる。単層の上に選択的に多結晶シリ
コンを速く成長させるのに最適な温度は、８４５℃であ
り、約７００℃から約１１５０℃の範囲でそれが可能で
ある。高い温度域で処理を行なうときは、結晶粒度が所
望の大きさになっているかどうか注意が必要である。高
い温度を用いると大きな結晶粒をもたらす。高い温度に
おいて大きな結晶粒度が生まれる傾向は運動エネルギー
に起因する表面原子の再配列によるものである。１０ミ
リtorrから大気圧までの圧力範囲で、最適には７４０to
rrの圧力が用いられる。高速デポジション率を持つ処理
に好適な反応ガスの組み合わせは、二塩化シランと水素
の組み合わせである。しかしながら水素の供給源を共に
用いることで他のシリコンを含むガスも使用可能である
ことが理解されるだろう。
【００２０】ある特定の応用分野、垂直または水平方向
の相互接続等、においては多結晶シリコンをドープして
使用することができる。ドーピングは少量のドーパント
（dopant）ガスを多結晶シリコン成長用の混合ガス中に
吹きこむことで行なわれる。ドーパントは多結晶シリコ
ンの適当な伝導型を選ぶためのＰ型、Ｎ型どちらでもよ
い。混合ガス中に吹きこまれるドーパントの種類の量を
調整することで、形成される多結晶シリコンの伝導型を
変えることができる。
【００２１】通常よく使われるドーパントは、ホスフィ
ン（ＰＨ3）、二ホウ化水素（Ｂ2Ｈ 6）、ヒ化水素（Ａ
ｓＨ3）等である。
【００２２】さらにここで理解されるべきは、本発明の
方法は選択的に、多結晶体、微結晶体および非結晶体シ
リコンをデポジションして能動素子の一部、またはその
素子を形成する用途に使用可能であるということであ
る。一実施例としてはバイポーラトランジスタのエミッ
タを本発明の方法で形成できる。さらに高架型（elevat
ed）ソースおよびドレイン、積層キャパシタ、ＭＯＳト
ランジスタのポリシリコンゲート等を本発明の方法によ
って形成することができる。
【００２３】ここで大きな縦横を持つアイソレーション
トレンチにおいて非常に有用な、選択的に多結晶シリコ
ンをデポジションする改良された方法が提供されたこと
が理解されるだろう。多結晶シリコンのデポジションの
選択性は所望のまたはよく選択された表面を準備するこ
とによって正確に実現される。
【図面の簡単な説明】
【図１】図１は本発明を実施する半導体ウエハの部分断
面図であって、選択的に多結晶シリコンをデポジション
するための準備が整った状態を示している。
【符号の説明】
１０ 酸化マスク １１ 半導体基板 １３ 半導体表面 ２５ トレンチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハン・ミン・リュウ アメリカ合衆国アリゾナ州スコッツデイ ル、ノース・ワンハンドレッドアンドフ ォース・ストリート11540 (56)参考文献 特開 昭62−291024（ＪＰ，Ａ) 特開 昭60−66418（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体ウエハに多結晶シリコンを選択的
    に形成する方法であって： ＣＶＤ反応炉内に半導体ウエハを設置する段階； 前記半導体ウエハを単結晶の成長を抑制させるために単
    結晶成長抑制ガスにさらす段階； 第１温度において、前記半導体ウエハ上に少なくとも多
    結晶の単一層をデポジションする段階；および 前記第１温度よりも高い第２温度において、前記半導体
    ウエハをシリコンを含むガスと水素源とにさらして所望
    の厚さの選択的多結晶シリコンを形成する段階； を含むことを特徴とする方法。
  2. 【請求項２】 選択的に多結晶シリコンをデポジション
    する方法であって： プリベーク処理のために、水素雰囲気中に半導体ウエハ
    を設置する段階； 単結晶の成長を抑制させるために、前記半導体ウエハを
    窒素またはアルゴンからなる単結晶成長抑制ガスにさら
    す段階； 前記半導体ウエハを、少なくとも選択的多結晶シリコン
    の単一層を形成するために、シリコンを含むガスと水素
    ガス源とにさらす段階であって、ＣＶＤ反応炉内の圧力
    は約１０ミリＴｏｒｒから大気圧の範囲に、温度は摂氏
    約５００度から約１０００度の範囲の第１温度に保たれ
    る段階；および 前記反応炉内の圧力を約１０ミリＴｏｒｒから大気圧の
    範囲に変更し、温度を摂氏約７００度から約１１５０度
    の範囲内の前記第１温度よりも高い第２温度に変更し、
    シリコンを含むガスと水素ガス源とにさらしつづけて、
    前記単一層上へ選択的多結晶シリコンを急速に形成する
    段階； を含むことを特徴とする方法。
JP3248395A 1990-09-04 1991-09-03 多結晶シリコンの選択的デポジション方法 Expired - Lifetime JP2679473B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US577248 1990-09-04
US07/577,248 US5080933A (en) 1990-09-04 1990-09-04 Selective deposition of polycrystalline silicon

Publications (2)

Publication Number Publication Date
JPH04234112A JPH04234112A (ja) 1992-08-21
JP2679473B2 true JP2679473B2 (ja) 1997-11-19

Family

ID=24307908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3248395A Expired - Lifetime JP2679473B2 (ja) 1990-09-04 1991-09-03 多結晶シリコンの選択的デポジション方法

Country Status (2)

Country Link
US (1) US5080933A (ja)
JP (1) JP2679473B2 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687758B2 (ja) * 1991-05-27 1997-12-08 日本電気株式会社 半導体装置の製造方法
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
JP2925444B2 (ja) * 1993-10-05 1999-07-28 シャープ株式会社 固体撮像素子およびその製造方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
US6066358A (en) * 1995-11-21 2000-05-23 Applied Materials, Inc. Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5863598A (en) * 1996-04-12 1999-01-26 Applied Materials, Inc. Method of forming doped silicon in high aspect ratio openings
EP0810653B1 (en) * 1996-05-31 2004-07-28 Texas Instruments Incorporated DRAM and method of fabricating a DRAM with increased capacity
US5968587A (en) * 1996-11-13 1999-10-19 Applied Materials, Inc. Systems and methods for controlling the temperature of a vapor deposition apparatus
US6139905A (en) * 1997-04-11 2000-10-31 Applied Materials, Inc. Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US5907774A (en) * 1997-05-29 1999-05-25 Texas Instruments Incorporated Corrugated post capacitor and method of fabricating using selective silicon deposition
AU1592899A (en) 1997-12-02 1999-06-16 Gelest, Inc. Silicon based films formed from iodosilane precursors and method of making th e same
JP2975917B2 (ja) * 1998-02-06 1999-11-10 株式会社半導体プロセス研究所 半導体装置の製造方法及び半導体装置の製造装置
US6797558B2 (en) * 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) * 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
DE69923436T2 (de) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Verfahren zum beschichten von silizium mit hoher kantenabdeckung
US6251693B1 (en) 1998-07-30 2001-06-26 Micron Technology, Inc. Semiconductor processing methods and semiconductor defect detection methods
JP2000114250A (ja) * 1998-08-21 2000-04-21 Texas Instr Inc <Ti> 枚葉式反応器を使用した、インサイチュ・ド―ピングされたきめの粗い多結晶シリコンの製法
US6319782B1 (en) 1998-09-10 2001-11-20 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US20020137362A1 (en) * 1999-07-29 2002-09-26 Rajarao Jammy Method for forming crystalline silicon nitride
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
JP2009088305A (ja) * 2007-10-01 2009-04-23 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
EP2036856B1 (en) * 2007-09-04 2018-09-12 Mitsubishi Materials Corporation Clean bench and method of producing raw material for single crystal silicon
JP2012004542A (ja) * 2010-05-20 2012-01-05 Tokyo Electron Ltd シリコン膜の形成方法およびその形成装置
FI124354B (fi) * 2011-04-04 2014-07-15 Okmetic Oyj Menetelmä yhden tai useamman polykiteisen piikerroksen pinnoittamiseksi substraatille
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9837271B2 (en) 2014-07-18 2017-12-05 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US9443730B2 (en) 2014-07-18 2016-09-13 Asm Ip Holding B.V. Process for forming silicon-filled openings with a reduced occurrence of voids
US20170069724A1 (en) * 2015-09-03 2017-03-09 University Of North Dakota Iridium silicide structures and methods
US10460932B2 (en) 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming
KR20200032789A (ko) * 2018-09-18 2020-03-27 에스케이하이닉스 주식회사 반도체 집적 회로 장치의 콘택 플러그 형성방법
KR20220142527A (ko) * 2020-02-21 2022-10-21 램 리써치 코포레이션 배면 반응 억제 가스

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6066418A (ja) * 1983-09-22 1985-04-16 Toshiba Corp 化合物半導体の気相成長装置
JPS62291024A (ja) * 1986-06-10 1987-12-17 Nec Corp ポリシリコン成長方法

Also Published As

Publication number Publication date
US5080933A (en) 1992-01-14
JPH04234112A (ja) 1992-08-21

Similar Documents

Publication Publication Date Title
JP2679473B2 (ja) 多結晶シリコンの選択的デポジション方法
US8501594B2 (en) Methods for forming silicon germanium layers
JP5147629B2 (ja) シリコン炭素エピタキシャル層の選択形成
JP5329094B2 (ja) 基板表面とチャンバ表面のためのエッチング剤処理プロセス
KR101521878B1 (ko) 반도체 박막의 선택적 에피택셜 형성
JP5145049B2 (ja) Ｃｖｄエッチングおよび堆積シーケンスにより形成されるｃｍｏｓトランジスタ接合領域
US7960256B2 (en) Use of CL2 and/or HCL during silicon epitaxial film formation
JP5090451B2 (ja) 炭素含有シリコンエピタキシャル層の形成方法
US5378651A (en) Comprehensive process for low temperature epitaxial growth
US20070082451A1 (en) Methods to fabricate mosfet devices using a selective deposition process
US20090011578A1 (en) Methods to fabricate mosfet devices using a selective deposition process
US7276416B2 (en) Method of forming a vertical transistor
US10256322B2 (en) Co-doping process for n-MOS source drain application
US20060051941A1 (en) Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors
JP2007535147A (ja) インサイチュドープトエピタキシャルフィルム
JP2009535859A (ja) 炭素を混合したｓｉ膜を使用した極浅接合形成の方法
US8012858B2 (en) Method of fabricating semiconductor device
US7807535B2 (en) Methods of forming layers comprising epitaxial silicon
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
JP2001284468A (ja) 半導体装置およびその製造方法
WO2019182763A1 (en) A co-doping process for n-mos source drain application
JP2701793B2 (ja) 半導体装置の製造方法
US7648886B2 (en) Shallow trench isolation process
JPH04177825A (ja) エピタキシャル成長方法及び化学気相成長装置
JP2727795B2 (ja) 多結晶シリコンの選択成長方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees