JP2009535859A - 炭素を混合したｓｉ膜を使用した極浅接合形成の方法 - Google Patents

炭素を混合したｓｉ膜を使用した極浅接合形成の方法 Download PDF

Info

Publication number
JP2009535859A
JP2009535859A JP2009510001A JP2009510001A JP2009535859A JP 2009535859 A JP2009535859 A JP 2009535859A JP 2009510001 A JP2009510001 A JP 2009510001A JP 2009510001 A JP2009510001 A JP 2009510001A JP 2009535859 A JP2009535859 A JP 2009535859A
Authority
JP
Japan
Prior art keywords
substrate
silicon
dopant
carbon layer
silicon carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009510001A
Other languages
English (en)
Inventor
イーワン キム，
マジード エー． フォード，
ヨナ チョー，
ジイェン イー，
アリ ゾジャジ，
エロール サンチェス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2009535859A publication Critical patent/JP2009535859A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/02—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by baking
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Mechanical Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Abstract

基板上に極浅接合を形成する方法を提供する。特定の実施形態では、基板上に極浅接合を形成する方法を提供する。基板をプロセスチャンバ内に配置する。基板上にシリコンカーボン層を堆積する。シリコンカーボン層にドーパントを曝露させる。基板を９５０℃より高温に加熱して、シリコンカーボン層内のドーパントを十分にアニーリングする。特定の実施形態では、基板を約１０００〜約１１００℃に加熱する。特定の実施形態では、基板を約１０３０〜約１０５０℃に加熱する。また特定の実施形態では、急なｐ−ｎ接合を有する構造を提供する。
【選択図】 図１

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的に半導体デバイスおよびその製造方法に関し、具体的には、電界効果トランジスタ（ＦＥＴ）デバイスにおける極浅接合の製造方法に関する。
関連技術の説明
[0002]典型的に、超大規模集積（ＵＬＳＩ）回路には、半導体基板上に形成され、電子デバイス内の様々な機能と協働してこれを実行する１００万個を超えるトランジスタが含まれる。こうしたトランジスタには、相補性金属酸化膜半導体（ＣＭＯＳ）電界効果トランジスタや金属酸化膜半導体素子（ＭＯＳＦＥＴ）が含まれてもよい。
[0003]ＣＭＯＳトランジスタは、半導体基板内に画定されたソース領域とドレイン領域との間に堆積したゲート構造を含む。一般的に、このゲート構造は、ゲート誘電材料上に形成されたゲート電極を備えている。ゲート電極は、トランジスタのオンオフ切り替えを行うために、ゲート誘電体の下の、ドレイン領域とソース領域との間に形成されたチャネル領域内における電荷担体の流れを制御する。チャネル、ドレイン、ソース領域は、技術上「トランジスタ接合」と総称されている。トランジスタ接合の寸法を減少させて、このようなトランジスタの動作速度を加速させる一定の傾向がある。
[0004]一般的に、ゲート電極はドープしたポリシリコン（Ｓｉ）で形成され、ゲート誘電材料は、例えば二酸化シリコン（ＳｉＯ２）またはＮドープした二酸化シリコン等のような高誘電率材料（例えば、４．０超の誘電率）の薄層（例えば＜２０Å）を備えていてもよい。
[0005]ＣＭＯＳトランジスタは、注入プロセスを使用して、半導体基板内にソース領域とドレイン領域を画定することで製造できる。しかし、トランジスタ接合の寸法が小さいほど、ソース領域とドレイン領域の深度を小さく（例えば、深度１００〜５００Å）形成する必要が生じる。このような極浅接合では急な境界が必要であるが、急な境界は、イオンチャネリングおよび過渡的増速拡散現象（ＴＥＤ）のためにイオン注入技術を使用した形成が困難である。注入後のアニーリング中、ドーパントと余分なシリコン格子間との相互作用によって、ドーパントが非常な増速拡散またはＴＥＤを経験する。この増速拡散により、ソース／ドレイン接合がより深くなり、接合プロフィールが劣化する。
[0006]幾つかの方法は、超薄型接合の形成中におけるＴＥＤの低減を試みてきた。極浅接合を製造する１つの方法は、カーボンをホウ素のようなドーパントと共に注入するカーボン共注入と呼ばれている。カーボン共注入はＴＥＤを低減させることができる一方で、膜内に点欠陥が作成されてしまうという欠点を伴う。
[0007]別の方法では、アニーリング中のＴＥＤを低減するためにフッ素共注入を使用する。しかし、この方法もカーボン共注入と同じ欠点、即ち、アニーリング後に点欠陥が残ってしまうという欠点を伴う。
[0008]したがって、電界効果トランジスタの極浅接合を製造するための改善された方法が必要である。
発明の概要
[0009]一般的に、本発明は、電界効果トランジスタデバイスの極浅接合を製造する方法に関する。特定の実施形態は、基板上に極浅接合を形成する方法を提供する。基板をプロセスチャンバ内に配置する。基板上にシリコンカーボン層を堆積する。シリコンカーボン層にドーパントを曝露させる。基板を９５０℃より高温に加熱して、シリコンカーボン層内のドーパントを十分にアニーリングする。特定の実施形態では、基板を約１０００〜約１１００℃に加熱する。特定の実施形態では、基板を約１０３０〜約１０５０℃に加熱する。
[0010]特定の実施形態は、基板表面上に極浅接合を形成する方法を提供する。基板をプロセスチャンバ内に配置する。基板上にエピタキシャルシリコンカーボン層を堆積する。シリコンカーボン層内にドーパントを注入する。基板を９５０℃より高温に加熱する。特定の実施形態では、プラズマ侵入イオン注入プロセスを使用して、ドーパントをシリコンカーボン層内に注入する。特定の実施形態では、基板を９５０℃より高温に加熱した後、シリコンカーボン層の上方部分の置換型カーボン濃度は、シリコンカーボン層の下方部分の置換型カーボン濃度よりも低くなる。
[0011]特定の実施形態は、急なｐ−ｎ接合を有する構造を提供する。この構造は半導体基板を備える。この構造はさらに、エピタキシャルに堆積したシリコンカーボン層内に注入したイオンによって画定されたソース領域とドレイン領域を備えている。この構造はまた、ゲートが上設されたチャネル領域を備えており、このゲートはゲート電極と誘電層を備えている。特定の実施形態では、急なｐ−ｎ接合は約３ｎｍ／１０年のドーパントプロフィールを有する。
[0012]前述の説明では、以降で述べる本発明の詳細な説明をより理解できるようにする目的で、本発明の特徴部および技術的利点をやや広範囲に概説している。以降では、本発明の請求項の課題を形成するさらなる特徴部および利点について説明する。当業者は、開示された概念および実施形態を、本発明と同じ目的を実行する別の構造やプロセスを改造または設計するための基礎として容易に利用できることを認識するはずである。さらに、当業者は、こうした同等の構造が、請求項で述べる本発明の精神および範囲から逸脱しないことを理解するはずである。
[0013]上述した本発明の特徴部を詳細に理解できるようにするために、上で簡単に要約した本発明のより具体的な説明は、その幾つかが添付の図面に図示されている実施形態を参照することで得られてもよい。しかし、添付の図面は、本発明の典型的な実施形態のみを図示したものであり、本発明は他の同等に有効な実施形態も許容するため、本発明の範囲を限定するものとして解釈されるべきではない点に留意する。
詳細な説明
[0020]請求項に挙げている本発明の実施形態は、一般的に、基板表面上に極浅接合を形成する方法を提供する。基板はプロセスチャンバ内に配置する。基板表面上にシリコンカーボン層を堆積する。シリコンカーボン層にドーパントを曝露させる。シリコンカーボン層中のドーパントを実質的にアニーリングするために、基板を９５０℃超える温度まで加熱する。
[0021]本明細書全体を通し、「シリコン含有」の材料、化合物、膜、層という用語は、少なくともシリコンを含有した組成物、また、ゲルマニウム、炭素、ホウ素、ヒ素、リン化ガリウム、および／またはアルミニウムを含有していてもよい組成物を含むものと解釈されてもよい。金属、ハロゲン、水素のような他の要素も、通常１００万分の１（ｐｐｍ）の濃度でシリコン含有材料、化合物、膜、層中に組み込むことが可能である。シリコン含有材料の化合物または合金は、シリコンのＳｉ、シリコンゲルマニウムのＳｉＧｅ、シリコンカーボンのＳｉＣ、シリコンゲルマニウムカーボンのＳｉＧｅＣという略語で表される。この略語は、化学量論的関係を有する化学方程式や、シリコン含有材料の具体的な還元／酸化状態を何ら表すものではない。
[0022]図１は、基板上に極浅接合を形成するための例示的なプロセス手順１００を図示している。工程１１０では、基板をプロセスチャンバ内に配置する。工程１２０では、基板上にシリコンカーボン層を堆積する。工程１３０では、シリコンカーボン層にドーパントを曝露させる。工程１４０では、シリコンカーボン層中のドーパントを実質的にアニーリングするために、基板を９５０℃以上にまで加熱する。
[0023]工程１１０では、基板をプロセスチャンバ内に配置する。工程１１０の基板はパターン形成済み基板であってもよい。パターン形成済み基板は、基板表面内または表面上に電子特性を形成した基板である。パターン形成済み基板は、単結晶表面と、多結晶または非晶質表面のような単結晶ではない少なくとも１つの二次表面とを含有していてもよい。単結晶表面は露出した結晶基板、または堆積した１枚の結晶層を含み、通常、これらはシリコン、シリコンゲルマニウム、シリコンカーボンのような材料で作成されたものである。多結晶または非晶質表面には、酸化物または窒化物のような誘電材料、特にシリコンオキサイドや窒化シリコン、ならびに非晶質シリコンの表面が含まれる。
[0024]工程１２０では、基板上にシリコンカーボン層を堆積する。工程１２０のシリコンカーボン層はエピタキシャルプロセスを使用して堆積できる。一般的に、エピタキシャルプロセス全般にわたり、プロセスチャンバは一定の温度に維持される。しかし、幾つかの工程を異なる温度において実行できる。プロセスチャンバは約２５０〜約１，０００℃、好ましくは約５００〜約８００℃、より好ましくは約５５０〜約７５０℃に保たれる。エピタキシャルプロセスに適した温度は、シリコン含有材料の堆積および／またはエッチングに使用する特定の前駆体に応じて異なる。１つの例では、塩素（Ｃｌ２）ガスが、より一般的な腐食剤を使用したプロセスよりも低い温度において、シリコン含有材料用の腐食液として格別良好に働くことがわかっている。そのため１つの例では、プロセスチャンバを予備加熱するのに好ましい温度は約７５０℃以下、好ましくは約６５０℃以下、より好ましくは約５５０℃以下である。通常、プロセスチャンバは約０．１〜約２００トール、より好ましくは約１〜約５０トールの圧力に維持される。この圧力は、この堆積工程中、および工程間に変動することがあるが、しかし一般的には一定である。
[0025]工程１２０の堆積プロセス中、基板を堆積ガスに晒すことにより、単結晶表面上にエピタキシャル層を形成しながら、二次表面上に多結晶層を形成する。基板は、堆積ガスに約０．５〜約３０秒間、好ましくは約１〜約２０秒間、より好ましくは約５〜約１０秒間曝露させる。堆積プロセスの特定の曝露時間は、エッチングプロセス中の堆積時間に関して、ならびに、このプロセスで使用する具体的な前駆体および温度に関して決定される。一般的に、基板は、最大厚さのエピタキシャル層を形成しながら、堆積工程１２０で容易にエッチング除去できる最小厚さの多結晶層を形成するのに十分な時間だけ堆積ガスに曝露させる。
[0026]堆積ガスは少なくともシリコン源、搬送ガス、カーボン源を含有する。特定の実施形態では、堆積ガスは、塩化水素や塩素のような少なくとも１種のエッチング液を含んでいてもよい。
[0027]通常、シリコン源はプロセスチャンバ内に約５〜約５００ｓｃｃｍ、好ましくは約１０〜約３００ｓｃｃｍ、より好ましくは約５０〜約２００ｓｃｃｍ、例えば約１００ｓｃｃｍ等の速度で提供される。シリコン含有化合物を堆積するための堆積ガスに有用なシリコン源には、シラン、ハロゲン化シラン、有機シランが含まれる。シランは、シラン（ＳｉＨ４）と、実験式を伴ったより高いシランＳｉｘＨ（２ｘ＋２）、例えばジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、ならびにこの他を含む。ハロゲン化シランは、公式Ｘ’ｙＳｉｘＨ（２ｘ＋２−ｙ）を有する化合物を含み、ここで、Ｘ’＝Ｆ、Ｃｌ、Ｂｒ、Ｉであり、これは例えばヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（Ｃｌ２ＳｉＨ２）、トリクロシラン（Ｃｌ３ＳｉＨ）である。有機シランは、実験式ＲｙＳｉｘＨ（２ｘ＋２−ｙ）を有する化合物を含み、ここでＲ＝メチル、エチル、プロピル、またはブチルであり、これは例えばメチルシラン（（ＣＨ３）ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ））、エチルシラン（（ＣＨ３ＣＨ２）ＳｉＨ３）、メチルジシラン（（ＣＨ３）Ｓｉ２Ｈ５）、ジメチルジシラン（（ＣＨ３）２Ｓｉ２Ｈ４）、ヘキサメチルジシラン（（ＣＨ３）６Ｓｉ２）である。有機シラン化合物は、堆積したシリコン含有化合物内にカーボンを組み込む実施形態において有利なシリコン源ならびにカーボン源であることがわかっている。
[0028]通常、シリコン源は搬送ガスと共にプロセスチャンバ内に提供される。この搬送ガスの流量は約１〜約１００ｓｌｍ（標準リットル／分）、好ましくは約５〜約７５ｓｌｍ、より好ましくは約１０〜約５０ｓｌｍ、例えば約２５ｓｌｍである。搬送ガスは窒素（Ｎ２）、水素（Ｈ２）、アルゴン、ヘリウム、およびこれらの組み合わせを含んでいてもよい。不活性搬送ガスが好ましく、また、不活性搬送ガスは窒素、アルゴン、ヘリウム、およびこれらの組み合わせを含む。搬送ガスは、使用する前駆体（１または複数）、および／またはエピタキシャルプロセス中の処理温度に基づいて選択できる。通常、各エッチング工程を通して同一の搬送ガスを使用する。しかし、特定の実施形態では、工程によって異なる搬送ガスを使用している。
[0029]低温（例えば＜８００℃）のプロセスを特性とする実施形態では、窒素を搬送ガスとして利用している。低温プロセスは、エッチングプロセスでの塩素ガスの使用に一部起因して利用される。低温堆積プロセス中、窒素は不活性な状態のままである。そのため、低温プロセス中に、窒素は堆積したシリコン含有材料に組み込まれない。また、窒素搬送ガスは、ハロゲン搬送ガスの場合のように水素終端面を形成しない。水素搬送ガスの吸収によって基板表面上に形成された水素終端面が、シリコン含有層の成長速度を抑制する。最後に、窒素は水素、アルゴン、ヘリウムよりもずっと安価なので、低温プロセスには、窒素を搬送ガスとして使用できるという経済的な利点がある。
[0030]シリコンカーボン材料のようなシリコン含有化合物を形成するために、工程１２０中にシリコン源および搬送ガスと共にプロセスチャンバに提供されるカーボン源は、通常、約０．１〜約２０ｓｃｃｍ、好ましくは約０．５〜約１０ｓｃｃｍ、より好ましくは約１〜約５ｓｃｃｍ、例えば２ｓｃｃｍの流量でプロセスチャンバ内に提供される。シリコン含有化合物の堆積に有用なカーボン源には、有機シラン、アルキル、アルケン、また、エチル、プロピル、ブチルのアルキンが含まれる。このようなカーボン源は、メチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、トリメチルシラン（（ＣＨ３）３ＳｉＨ））、エチルシラン（ＣＨ３ＣＨ２ＳｉＨ３）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、プロピン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）、ならびにこの他を含む。エピタキシャル層のカーボン濃度は約２００ｐｐｍ〜約５ａｔ．％、好ましくは約１〜約３ａｔ．％、例えば１．５ａｔ．％である。特定の実施形態では、カーボン濃度はエピタキシャル層中で段階的なものとすることができ、エピタキシャル層の上方部分ではなく下方部分中におけるより高いカーボン濃度として段階的なものとすることが好ましい。あるいは、工程１２０で、シリコンゲルマニウムカーボン材料のようなシリコン含有化合物を形成するために、ゲルマニウムソースおよびカーボンソースの両方を、シリコンソースおよび搬送ガスと共にプロセスチャンバ内に追加してもよい。
[0031]これで堆積プロセスが終了する。１つの例では、プロセスチャンバをパージガスまたは搬送ガスで噴射洗浄する、および／またはプロセスチャンバを真空ポンプで真空にすることができる。パージプロセスおよび／または真空プロセスは余分な堆積ガス、反応副産物、他の汚染物質を除去する。別の例では、堆積プロセスが完了した直後に、プロセスチャンバをパージおよび／または真空化することなく、エッチングプロセスを開始する。
[0032]場合によりエッチングプロセスを実行することもできる。エッチングプロセスは、工程１２０中に堆積したシリコン含有材料を基板表面から除去する。エッチングプロセスは、エピタキシャルまたは単結晶材料、非晶質または多結晶の材料の両方を除去する。基板表面上に堆積した多結晶層がある場合には、これがエピタキシャル層よりも早い速度で除去される。エッチングプロセス期間は堆積プロセス期間と一致することで、基板の所望範囲上に、エピタキシャル層の総堆積が選択的に形成される。したがって、工程１２０での堆積プロセスとエッチングプロセスの総結果により、多結晶シリコン含有材料の成長があればこれを最小化しながら、選択的およびエピタキシャルに成長させたシリコン含有材料が形成される。
[0033]エッチングプロセス中に、基板を、約１〜約９０秒間、好ましくは約２〜約３０秒間、より好ましくは約４〜約１０秒間、エッチングガスに曝露させる。エッチングガスは、少なくとも１種の腐食液と搬送ガスを含む。通常、腐食液は、約１０〜約７００ｓｃｃｍ、好ましくは約５０〜約５００ｓｃｃｍ、より好ましくは約１００〜約４００ｓｃｃｍ、例えば約２００ｓｃｃｍの速度でプロセスチャンバに提供される。エッチングガスに使用される腐食液は塩素（Ｃｌ２）、塩化水素（ＨＣｌ）、三塩化ホウ素（ＢＣｌ３）、メチルクロライド（ＣＨ３Ｃｌ）、カーボンテトラクロライド（ＣＣｌ４）、クロロトリフルオライド（ＣｌＦ３）、およびこれらの組み合わせを含む。塩素または塩化水素を腐食液として使用することが好ましい。
[0034]通常、腐食液はプロセスチャンバ内に搬送ガスと共に提供される。搬送ガスの流量は約１〜約１００ｓｌｍ、好ましくは約５〜約７５ｓｌｍ、より好ましくは約１０〜約５０ｓｌｍ、例えば２５ｓｌｍである。搬送ガスには窒素（Ｎ２）、水素（Ｈ２）、アルゴン、ヘリウム、およびこれらの組み合わせが含まれてもよい。幾つかの実施形態では、不活性搬送ガスが好ましく、また、不活性搬送ガスは窒素、アルゴン、ヘリウム、およびこれらの組み合わせを含んでもよい。搬送ガスは、エピタキシャルプロセス中に使用する明確な前駆体（１または複数）および／または温度に基づいて選択されてもよい。通常は、各工程全般を通じて同一の搬送ガスを使用する。しかし、幾つかの実施形態では、堆積プロセスで使用したものとは異なる搬送ガスをエッチングプロセス中に使用する。特定の実施形態では、特にＡＧＳプロセスを低温（例えば＜８００℃）実施する場合には、好ましい腐食液は塩素ガスである。例えば、エッチングガスは腐食液として塩素を、搬送ガスとして窒素を含有しており、約５００〜約７５０℃の温度において基板表面に曝露させる。別の例では、エッチングガスは塩素と窒素を含有し、約２５０〜約５００℃の温度において基板に曝露させる。
[0035]エッチングプロセスが終了する。１つの例では、プロセスチャンバをパージガスまたは搬送ガスで噴射洗浄する、および／またはプロセスチャンバを真空ポンプで真空にしてもよい。パージプロセスおよび／または真空プロセスにより、余分なエッチングガス、反応副産物、他の汚染物質を除去する。別の例では、エッチングプロセスが終了した直後に、プロセスチャンバをパージおよび／または真空化することなく、エピタキシャル層の積層が開始する。
[0036]エピタキシャル層と多結晶層の厚さを決定することができる。所定の厚さが得られたら、エピタキシャルプロセスは終了する。しかし、所定の厚さが得られない場合には、所望の厚さが得られるまで堆積プロセスを繰り返す。通常、エピタキシャル層は約１０〜約２，０００Å、好ましくは約１００〜約１，５００Å、より好ましくは約４００〜約１，２００Å、例えば８００Åの厚さにまで成長させる。一方、多結晶層を堆積させる場合には、通常、原子層から約５００Åにまで堆積させる。所望または所定の厚さのエピタキシャルシリコン含有層または多結晶シリコン含有層は特定の製造プロセスに特有である。１つの例では、多結晶層が厚くなり過ぎる場合は、エピタキシャル層を所定の厚さにしてもよい。
[0037]工程１３０では、シリコンカーボン膜にドーパントを曝露させる。典型的なドーパントは、ホウ素、ヒ素、リン、ガリウム、またはアルミニウムのような元素ドーパント源を提供するために少なくとも１種のドーパント化合物を含んでもよい。ドーパントは、電子デバイスに必要な制御された望ましい経路おける指向性電子流のような様々な伝導特性を堆積したシリコン含有化合物に提供する。シリコン含有化合物の膜に特定のドーパントを曝露させて、所望の導電特性を得る。特定の実施形態では、例えば約１０１５〜約１０２１原子／ｃｍ３の濃度のホウ素を追加するためにジボランを使用して、シリコン含有化合物をｐ型ドープする。特定の実施形態では、このｐ型ドーパントの濃度は少なくとも５×１０１９原子／ｃｍ３である。特定の実施形態では、このｐ型ドーパントの濃度は約１×１０２０〜約２．５×１０２１原子／ｃｍ３である。また特定の実施形態では、シリコン含有化合物は、例えばリンおよび／またはヒ素で約１０１５〜約１０２１原子／ｃｍ３の濃度にまでｎ型ドープされる。
[0038]ドーパント源は、通常、工程１３０中に、約０．１〜約２０ｓｃｃｍ、好ましくは約０．５〜約１０ｓｃｃｍ、より好ましくは１〜５ｓｃｃｍ、例えば２ｓｃｃｍの速度でプロセスチャンバ内に提供される。ホウ素含有ドーパントは、ボランおよび有機ボランを含むドーパント源として有用である。ボランにはボラン、ジボラン（Ｂ２Ｈ６）、トリボラン、テトラボラン、ペンタボランが含まれ、アルキルボランには実験式ＲｘＢＨ（３−ｘ）を有する化合物が含まれ、ここでＲ＝メチル、エチル、プロピル、ブチルであり、ｘ＝１、２、または３である。アルキルボランはトリメチルボラン（（ＣＨ３）３Ｂ）、ジメチルボラン（（ＣＨ３）２ＢＨ）、トリエチルボラン（（ＣＨ３ＣＨ２）３Ｂ）、ジエチルボラン（（ＣＨ３ＣＨ２）２ＢＨ）を含む。ドーパントはまた、アルシン(ＡｓＨ３), ホスフィン(ＰＨ３) および実験式ＲｘＰＨ（３−ｘ）,を有するアルキルホスフィンを含んでいてもよく、ここではＲ＝メチル、エチル、プロピルまたはブチルであり、ｘ＝１、２、または３である。アルキルホスフィンは、トリメチルホスフィン（（ＣＨ３）３Ｐ）、ジメチルホスフィン（（ＣＨ３）２ＰＨ）、トリエチルホスフィン（（ＣＨ３ＣＨ２）３Ｐ）およびジエチルホスフィン（（ＣＨ３ＣＨ２）２ＰＨ）を含む。アルミニウムドーパント源とガリウムドーパント源は、例えば実験式ＲｘＭＸ（３−ｘ）で記載されるようなアルキル化および／ハロゲン化した誘導体であってもよく、ここでＭ＝ＡｌまたはＧａ、Ｒ＝メチル、エチル、プロピル、またはブチル、Ｘ＝ＣｌまたはＦ、ｘ＝０、１、２、または３である。アルミニウムドーパント源とガリウムドーパント源の例には、トリメチルアルミニウム（Ｍｅ３Ａｌ）、トリエチルアルミニウム（Ｅｔ３Ａｌ）、ジメチル塩化アルミニウム（Ｍｅ２ＡｌＣｌ）、塩化アルミニウム（ＡｌＣｌ３）、トリメチルガリウム（Ｍｅ３Ｇａ）、トリエチルガリウム（Ｅｔ３Ｇａ）、ジメチル塩化ガリウム（Ｍｅ２ＧａＣｌ）、塩化ガリウム（ＧａＣｌ３）を含む。
[0039]特定の実施形態では、ドーパントをイオン注入のようなプロセスによって導入することができる。特定の実施形態では、約５×１０１４〜約１×１０１５の量のヒ素を０．７〜１ｋｅＶで注入する。特定の実施形態では、５×１０１４〜１×１０１５の量のリンを１ｋｅＶで注入する。また特定の実施形態では、５×１０１４〜１×１０１５の量のホウ素を０．５ｋｅＶで注入する。イオン注入は、ソースやドレイン等の領域をドープするために使用できる。この例では、ドープした領域の厚さは非常に薄くあってもよい。例えば、ドープした領域の厚さは３００Å未満であってもよい。不純物物質濃度は１×１０２０以下またはこれよりも高くてもよく、ドープ量は約１．５×１０１５ｃｍ−２であってもよい。
[0040]特定の実施形態では、イオン注入は、プラズマ侵入イオン注入によって実行できる。プラズマ侵入イオン注入は、付与されたバイアスを基板に付与しながら、電極層をプラズマ源に曝露させるプロセスを含んでいてもよい。プラズマ侵入イオン注入を実行するためのプロセスツールには、シングルおよび／またはバッチウェーハリアクタが含まれてもよく、このリアクタ内において、基板に直流（ＤＣ）および／または無線周波数（ＲＦ）バイアスが付加される。プラズマ侵入イオン注入リアクタは、約０．０１ミリトール〜約１０００トールのプロセス周囲圧力を含む。基板は約１５０〜約１１００℃の温度に保たれる。高密度プラズマはマイクロ波電子サイクロトロン共鳴（ＥＣＲ）プラズマ源、ヘリコンプラズマ源、誘導結合プラズマ源、および／または他の高密度プラズマ源によって製造することができる。プラズマはＡｒ、Ｈ、Ｎ、Ｘｅ、Ｏ、Ａｓ、Ｂ２Ｈ６、ＧｅＨ４、Ｐ、および／または他の不純物源を備えていてもよい。例えば、ヘリコンプラズマは、約２００〜約２５００ワットのＲＦ出力を利用できる。付加されるバイアスは約＋２００〜約５００Ｖであってもよい。プラズマ侵入イオン注入の別の態様は、２００５年５月１７日に発行され、同時譲渡された米国特許第６、８９３、９０７号、“ＦＡＢＲＩＣＡＴＩＯＮ ＯＦ ＳＩＬＩＣＯＮ−ＯＮ−ＩＮＳＵＬＡＴＯＲ ＳＴＲＵＣＴＵＲＥ ＵＳＩＮＧ ＰＬＡＳＭＡ ＩＭＭＥＲＳＩＯＮ ＩＯＮ ＩＭＰＬＡＮＴＡＴＩＯＮ”に記載されており、この特許は、本明細書および特許請求の範囲と矛盾しない範囲で本明細書に組み込まれる。
[0041]工程１４０では、基板にアニーリング処理を実行する。アニーリング処理は、イオン注入中に生じた損傷部の活性化と修復するために実行される。アニーリングプロセスは、急速加熱プロセス、固相エピタキシ再結晶化、レーザアニーリング、および／またはスパイクアニーリングを含む。アニーリング温度は使用するプロセスに応じて異なってもよい。特定の実施形態では、スパイクアニーリングを９５０℃よりも高い温度で実行する。例えば、スパイクアニーリングは、約１０００〜約１１００℃の温度、例えば１０３０〜１０５０℃、好ましくは約１０５０℃を有していてもよく、一方、固相エピタキシは５００℃以下で実行できる。
[0042]好ましい実施形態では、アニーリング環境内のガス圧を大気圧よりも大幅に低いレベルに維持できるＲＴＰシステム内でスパイクアニーリングを実行する。こうしたＲＴＰシステムの例はカリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．（アプライドマテリアルズ社）から市販されているＲＡＤＩＡＮＣＥ ＣＥＮＴＵＲＡ（登録商標）システムである。スパイクアニーリングは、２００５年５月２４日に発行され、同時譲渡された米国特許第６、８９７、１３１号、“ＡＤＶＡＮＣＥＳ ＩＮ ＳＰＩＫＥ ＡＮＮＥＡＬ ＰＲＯＣＥＳＳＥＳ ＦＯＲ ＵＬＴＲＡ ＳＨＡＬＬＯＷ ＪＵＮＣＴＩＯＮＳ”と、２００４年１０月１２日に発行され、同時譲渡された米国特許第６、８０３、２９７号、“ＯＰＴＩＭＡＬ ＳＰＩＫＥ ＡＮＮＥＡＬ ＡＭＢＩＥＮＴ”でさらに詳細に記載されている。これら両方は本明細書および特許請求の範囲と矛盾しない範囲で本明細書に組み込まれる。
[0043]１つの例では、図２Ａ〜図２Ｅに図示するように、基板表面上にシリコン含有層がエピタキシャルにおよび選択的に堆積しているＭＯＳＦＥＴデバイス内にソース／ドレイン延長部が形成される。図２Ａは、基板表面２３０内にイオンを注入して形成されたソース／ドレイン領域２３２を示す。ソース／ドレイン領域２３２の各区間は、ゲートオキサイド層２３５とスペーサ２３４上に形成されたゲート２３６によって架橋されている。図２Ｂに示すように、ソース／ドレイン延長部を形成するために、ソース／ドレイン領域２３２の一部をエッチングおよび湿式洗浄してリセス２３８を製造している。ソース／ドレイン領域２３２のこの部分をエッチングする前にハードマスクを堆積することで、ゲート２３６のエッチングを回避できる。
[0044]図２Ｃは、シリコン含有エピタキシャル層２４０と任意選択の多結晶層２４２をスペーサ２３４上に堆積することなく、同時および選択的に堆積する、ここで述べたエピタキシャルプロセスの一実施形態を図示している。多結晶層２４２は、エピタキシャルプロセスの堆積およびエッチングプロセスを調整することで、場合によりゲート２３６上に形成される。あるいは、エピタキシャル層２４０をソース／ドレイン領域２３２上に堆積すると同時に、多結晶層２４２をゲート２３６から連続的にエッチング除去する。
[0045]別の例では、シリコン含有エピタキシャル層２４０と多結晶層２４２は、ゲルマニウム濃度が約１〜約５０ａｔ．％、好ましくは約２４ａｔ．％未満のＳｉＧｅ含有層である。様々な量のシリコンおよびゲルマニウムを含有した複数のＳｉＧｅ含有層を積層して、元素濃度が段階的なシリコン含有エピタキシャル層２４０を形成する。例えば、ゲルマニウム濃度が約１５〜約２５ａｔ．％の第１のＳｉＧｅ層を堆積し、ゲルマニウム濃度が約２５〜約３５ａｔ．％の第２のＳｉＧｅ層を堆積することができる。
[0046]別の例では、シリコン含有エピタキシャル層２４０と多結晶層２４２は、約２００ｐｐｍでのカーボン濃度が最大約５ａｔ．％、好ましくは約３ａｔ．％以下、また好ましくは約１〜約２ａｔ．％、例えば１．５ａｔ．％のＳｉＣ含有層である。別の実施形態では、シリコン含有エピタキシャル層２４０と多結晶層２４２は、ゲルマニウム濃度が約１〜約５０ａｔ．％、好ましくは約２４ａｔ．％以下、約２００ｐｐｍでのカーボン濃度が最大で約５ａｔ．％、好ましくは約３ａｔ．％以下、より好ましくは約１〜約２ａｔ．％、例えば約１．５ａｔ．％のＳｉＧｅＣ含有層である。
[0047]Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣを含有した複数の層を様々な順序で堆積させて、シリコン含有エピタキシャル層２４０内に段階的な元素濃度を形成することができる。一般的に、濃度が約１×１０１９〜約２．５×１０２１原子／ｃｍ３、好ましくは約５×１０１９〜約２×１０２０原子／ｃｍ３のドーパント（例えば、ホウ素、ヒ素、リン、ゲルマニウム、またはアルミニウム）をシリコン含有層にドープする。シリコン含有材料のそれぞれの層に追加されたドーパントは、段階的なドーパントを形成する。例えば、ドーパント濃度（例えばホウ素）が約５×１０１９〜約１×１０２０原子／ｃｍ３の第１のＳｉＧｅ含有層と、ドーパント濃度（例えばホウ素）が約１×１０２０〜約２×１０２０原子／ｃｍ３の第２のＳｉＧｅ含有層とを堆積することで、シリコン含有エピタキシャル層２４０を形成する。
[0048]シリコン含有層を堆積した後、ＳｉＣ含有層およびＳｉＧｅＣ含有層に組み込んだカーボンは、一般的に結晶格子の格子間部分に位置している。格子間のカーボン容量は約１０ａｔ．％以下、好ましくは約５ａｔ．％以上、より好ましくは約１〜約３ａｔ．％、例えば約２ａｔ．％である。結晶格子の置換場所内に、格子間カーボンの全部でない場合少なくとも一部分を組み込むために、シリコン含有エピタキシャル層２４０をアニーリングしてもよい。アニーリングプロセスには、急速加熱処理（ＲＴＰ）、レーザアニーリングや、酸素、窒素、水素、アルゴン、ヘリウム、またはこれらの組み合わせ等のガス雰囲気を用いた加熱アニーリングのようなスパイクアニーリングを含んでもよい。アニーリングプロセスは約８００〜約１２００℃、好ましくは約１０５０〜約１１００℃で実施される。アニーリングプロセスは、シリコン含有層を堆積した直後、または基板に様々な他の工程を施した後に行うことができる。
[0049]次の工程中、図２Ｄはスペーサ２４４、一般的にはスペーサ２３４上に堆積した窒化物スペーサ（例えばＳｉ３Ｎ４）を示す。通常、スペーサ２４４は、ＣＶＤまたはＡＬＤ技術によって、異なるチャンバ内に堆積される。そのため、シリコン含有エピタキシャル層２４０を堆積するために使用したプロセスチャンバから基板を除去する。２つのチャンバ間での移送中、基板は、温度、圧力、水と酸素を含有した大気等の周囲条件に曝露されてもよい。スペーサ２４４の堆積時、または別の半導体プロセス（例えばアニーリング、堆積、注入）の実行時、および上昇層２４８を堆積する前に、基板が２度目の周囲条件に曝露させてもよい。一実施形態では、天然の酸化物は、約５ａｔ．％よりも高いゲルマニウム濃度で形成したエピタキシャル層からよりも、最小濃度のゲルマニウムを含有したエピタキシャル層からの方が容易に除去できるため、基板を周囲条件に曝露させる前に、ゲルマニウムをまったく含有していない、または最小量（例えば、約５ａｔ．％未満）だけ含有したエピタキシャル層（図示せず）をエピタキシャル層２４０の頂部に堆積する。
[0050]図２Ｅは、シリコン含有材料を備えた上昇層２４８をエピタキシャル層２４０（例えばドープしたＳｉＧｅ）上に選択的かつエピタキシャルに堆積した別の例を示す。堆積プロセス中に、多結晶層２４２をゲート２３６上にさらに成長、堆積させる、またはここからエッチング除去する。
[0051]好ましい実施形態では、上昇層２４８は、エピタキシャルに堆積した、ゲルマニウムまたはカーボンを殆どまたはまったく含有していないシリコンである。しかし、別の実施形態では、上昇層２４８はゲルマニウムおよび／またはカーボンを含有していない。例えば、上昇層２４８は約５ａｔ％以下のゲルマニウムを有していてもよい。別の例では、上昇層２４８は約２ａｔ．％以下のカーボンを有していてもよい。上昇層２４８はまた、ホウ素、ヒ素、リン、アルミニウム、ガリウムのようなドーパントでドープすることもできる。
[0052]双極デバイス製造（例えば、ベース、エミッタ、コレクタ、エミッタ接触）、ＢｉＣＭＯＳデバイス製造（例えば、ベース、エミッタ、コレクタ、エミッタ接触）、ＣＭＯＳデバイス製造（例えば、チャネル、ソース／ドレイン、ソース／ドレイン延長部、上昇ソース／ドレイン、基板、ストレインドシリコン、シリコンオンインシュレータ、接触プラグ）に使用されるシリコン含有層を堆積するプロセスの実施形態では、シリコン含有化合物が利用される。プロセスの別の実施形態は、ゲート、ベース接触、コレクタ接触、エミッタ接触、上昇ソース／ドレイン、他の使用として使用できるシリコン含有相の成長を示唆している。
[0053]これらのプロセスは、図３Ａ〜図３Ｃに示すように、ＭＯＳＦＥＴおよび双極トランジスタ内で選択的かつエピタキシャルなシリコン含有層を堆積するために非常に有益である。図３Ａ〜図３Ｂは、ＭＯＳＦＥＴデバイス上にエピタキシャルに成長させたシリコン含有化合物を示す。このシリコン含有化合物は、デバイスのソース／ドレイン機能上に堆積される。シリコン含有化合物は、下層の結晶格子に接着してここから成長し、シリコン含有化合物を所望の厚さに成長させる最中にこの配列を維持する。図３Ａは、リセスソース／ドレイン層として堆積したシリコン含有化合物を例示し、図３Ｂは、リセスソース／ドレイン層および上昇ソース／ドレイン層として堆積したシリコン含有化合物を示す。
[0054]ソース／ドレイン領域３１２はイオン注入によって形成される。一般的に、基板３１０はｎ型ドープされ、ソース／ドレイン領域３１２はｐ型ドープされる。シリコン含有層３１３は、ソース／ドレイン領域３１２上に選択的に、および／または基板３１０上に直接成長させる。シリコン含有エピタキシャル層３１４は、ここで示す態様に従ってシリコン含有層３１３上に選択的に成長させる。ゲートオキサイド層３１８は、区画化したシリコン含有層３１３を架橋する。一般的に、ゲートオキサイド層３１８は二酸化シリコン、シリコンオキシニトライド、またはヘリウムオキサイドで構成されている。通常は窒化物／酸化物の堆積物（例えば、Ｓｉ３Ｎ４／ＳｉＯ２／Ｓｉ３Ｎ４）等の隔離材料であるスペーサ３１６はゲートオキサイド層３１８を部分的に包囲している。ゲート層３２２（例えばポリシリコン）は、図３Ａに示すように、垂直側部に沿って二酸化シリコンのような保護層３１９を有していてもよい。あるいは、ゲート層３２２は、両側に堆積したスペーサ３１６とオフセット層３２０（例えばＳｉ３Ｎ４）を有していてもよい。
[0055]別の例では、図３Ｃは、双極トランジスタのベース層として堆積したシリコン含有エピタキシャル層３３４を示す。シリコン含有エピタキシャル層３３４は、本発明の様々な実施形態を用いて選択的に成長させる。シリコン含有エピタキシャル層３３４を、基板３３０上に先に堆積しておいたｎ型コレクタ層３３２の上に堆積する。トランジスタはさらに、隔離層３３３（例えばＳｉＯ２またはＳｉ３Ｎ４）、接触層３３６（例えば、ヘビードープしたｐｏｌｙ−Ｓｉ）、オフセット層３３８（例えばＳｉ３Ｎ４）、第２隔離層３４０（例えば、ＳｉＯ２またはＳｉ３Ｎ４）を含む。
[0056]本発明のプロセスは、ＡＬＥ、ＣＶＤ、ＡＬＤ技術において公知である機器において実施できる。これらの装置は、プロセスチャンバに入る前に分離させた堆積ガスとエッチングガスを維持するための複数のガスラインを含んでいてもよい。この後、シリコン含有化合物膜が上に成長させられる、加熱した基板にガスを接触させる。シリコン含有膜の堆積に使用できるハードウェアには、カリフォルニア州サンタクララにあるアプライドマテリアルズ社より入手可能なＥｐｉ Ｃｅｎｔｕｒａ（登録商標）システムやＰｏｌｙ Ｇｅｎ（登録商標）システムがある。ＡＬＤ装置は、２００５年7月１２日に発行され、同時譲渡された米国特許第６、９１６、３９８号、“ＧＡＳ ＤＥＬＩＶＥＲＹ ＡＰＰＡＲＡＴＵＳ ＡＮＤ ＭＥＴＨＯＤＳ ＦＯＲ ＡＬＤ”に開示されており、この特許の全体は装置を説明する目的で本明細書に組み込まれる。これ以外にも、技術上公知であるバッチや高温炉が含まれる。
[0057]例１： ３００ｍｍの剥き出しのシリコンウェーハを、カリフォルニア州サンタクララにあるアプライドマテリアルズ社より入手可能な３００ｍｍＥｐｉ Ｃｅｎｔｕｒａ（登録商標）還元圧力チャンバ内に配置した。３００ｍｍの剥き出しのシリコンウェーハ上に、厚さ８００Åの無ドープＳｉ：Ｃエピタキシャル膜を堆積した。カリフォルニア州サンタクララにあるアプライドマテリアルズ社より入手可能なＱｕａｎｔｕｍ Ｘ注入器を使用して、１．５×１０１５ｃｍ−２の量のリンを２ｋｅＶにおいて注入した。カリフォルニア州サンタクララにあるアプライドマテリアルズ社より入手可能なＣｅｎｔｕｒａ ＲＴＰを使用し、１０５０℃の温度において、シリコンウェーハにスパイクアニーリングを実行した。プロセス後のエピタキシャル膜を高解像Ｘ線自動回折計（ＨＲ−ＸＲＤ）によって特徴付けすることで、置換型カーボン濃度と厚さを決定した。二次イオン質量分析計（ＳＩＭＳ）によって総カーボン（置換型カーボン＋格子間カーボン）濃度およびリン濃度深度のプロフィールを決定した。エピタキシャル膜のマイクロ構造研究の目的で、透過型電子顕微鏡検査法を用いた。
[0058]図４は、ａｓ−ｄｅｐｏｓｉｔｅｄ（制御）４０２と、スパイクアニーリングしたシリコンカーボンエピタキシャル膜４０４との高解像Ｘ線回折計（ＨＲ−ＸＲＤ）スペクトルのプロット４００を図示している。ｘ軸はオメガ（アークセカント）を表し、ｙ軸は強度（Ａ．Ｕ．）を表す。Ｓｉ：Ｃは基板シリコンピークの正側上に約１２４０アークセカンドで中心決めしたところ、１．２４％の置換型カーボン濃度を示した。また、複数の厚さのフリンジは、エピタキシャル膜の高い結晶性を示した。シリコンの格子パラメータ（５．４３１０５Ａ）と立方体シリコンカーバイドの格子パラメータ（４．３５９６５Ａ）間のＶｅｇａｒｄ状の線形補間を使用して、ＸＲＤ結果から置換型カーボンを決定した。
[0059]図４はさらに、Ｓｉ：Ｃ膜の置換型カーボンへのスパイクアニーリングの効果を示している。２つのＸＲＤスペクトルを比較すると、１０５０℃でのスパイクアニーリングによって置換型カーボンが０．０６％減少した（６０アークセカントにかけての下方オメガへのピークシフトに関連する）ことが観察される。しかし、ピークブロードニングは観察されなかった。これは、アニーリング後も、置換型カーボンが若干損失しただけで、膜の品質が維持されたことを示す。
[0060]図５は、ａｓ−ｄｅｐｏｓｉｔｅｄ(制御)５０２、ａｓ−ｉｍｐｌａｎｔｅｄ５０４、注入／アニーリング済み（ｉｍｐｌａｎｔｅｄ／ａｎｎｅａｌｅｄ）シリコンカーボンエピタキシャル膜５０６のＨＲ−ＸＲＤスペクトルのプロット５００を図示している。ｘ軸はオメガ（アークセカント）を、ｙ軸は強度（Ａ．Ｕ．）を表す。注入／アニーリングしたサンプル５０４では著しい変化が観察できる。ピークは、非対称ピークブロードニングで１２４０秒から１１００秒へシフトしている。また、厚さフリンジピークは、Ｓｉ：Ｃピークの左側、および基板ピーク付近のショルダーピークにおいてもより拡散している。注入によって典型的に層の頂部が損傷を受けるため、カーボン濃度の異なる２層モデルをＸＲＤ結果に合うように成長させた。この２層モデルによれば、頂部３００Åは置換型カーボンが遥かに低く（約０．３５％）、厚さ５６０Åの第２層は１．２４％近い置換型カーボンを有する。
[0061]図６は、注入／アニーリング済みシリコンカーボン膜のカーボン６０４およびリン６０６の二次イオン質量分析計（ＳＩＭＳ）深度プロフィールのプロット６０６を図示している。比較のために、制御サンプル６０２のカーボン深度プロフィールを上に重ねた。総カーボンは約１．３％であることがわかった。これは、置換性が９０％以上であることを示す。１×１０１８ｃｍ−３のリン濃度における接合深度は約３７０Åであり、これはＸＲＤ２層モデリング上での頂部層厚さに近い。また、深度に沿ったカーボン濃度は、注入によって生じたエンドオブレンジ欠陥内で若干振動している。リン接合プロフィールは３ｎｍ／１０年と急であり、Ｓｉ：Ｃエピタキシャル膜中におけるリン拡散の著しい遅速化を示す。
[0062]総合すると、１０５０℃でのスパイクアニーリングによって置換型カーボンが若干損失するが（０．６％）、高い結晶性が維持され、一方、リン注入では置換型カーボンが著しく損失し、カーボン深度プロフィールが変化する。また、Ｓｉ：Ｃエピタキシャル膜中に非常に急な接合を形成できることも観察される。
[0063]前述の説明は本発明の実施形態に関するものであるが、本発明の基本的な範囲から逸脱しない限り、これ以外のさらなる実施形態を考案してもよい。本発明の範囲は特許請求の範囲によって決定されるものである。
本明細書で記載した特定の実施形態による基板上に極浅接合を形成する例示的なプロセス手順を図示している。 ＭＯＳＦＥＴ内のソース／ドレイン延長デバイスの製造技術を図示している。 ＭＯＳＦＥＴ内のソース／ドレイン延長デバイスの製造技術を図示している。 ＭＯＳＦＥＴ内のソース／ドレイン延長デバイスの製造技術を図示している。 ＭＯＳＦＥＴ内のソース／ドレイン延長デバイスの製造技術を図示している。 ＭＯＳＦＥＴ内のソース／ドレイン延長デバイスの製造技術を図示している。 本明細書で記載した実施形態を適用することで、シリコン含有層を選択的およびエピタキシャルに堆積する幾つかのデバイスを図示している。 本明細書で記載した実施形態を適用することで、シリコン含有層を選択的およびエピタキシャルに堆積する幾つかのデバイスを図示している。 本明細書で記載した実施形態を適用することで、シリコン含有層を選択的およびエピタキシャルに堆積する幾つかのデバイスを図示している。 ａｓ−ｄｅｐｏｓｉｔｅｄ（堆積済み）(制御)およびスパイクアニーリング済みのシリコンカーボンエピタキシャル膜の高解像Ｘ線回折計（ＨＲ−ＸＲＤ）スペクトルのプロットを図示している。 ａｓ−ｄｅｐｏｓｉｔｅｄ（堆積済み）（制御）、ａｓ−ｉｍｐｌａｎｔｅｄ（注入済み）、ｉｍｐｌａｎｔｅｄ／ａｎｎｅａｌｅｄ（注入／アニーリング済み）シリコンカーボンエピタキシャル膜のＨＲ−ＸＲＤスペクトルのプロットを図示している。 注入／アニーリング済みのシリコンカーボン膜のカーボンとリンの二次イオン質量分析計（ＳＩＭＳ）深度プロフィールのプロットを図示している。
参照符号の説明
１００…プロセス手順、１１０、１２０、１３０、１４０…工程、２３０…基板、２３２…ソース／ドレイン領域、２３４、２４４…スペーサ、２３５…ゲートオキサイド層、２３６…ゲート、２４０…シリコン含有エピタキシャル層、２４０…多結晶層、２４８…上昇層、３１０…基板、３１３…シリコン含有層、３１４…シリコン含有エピタキシャル層、３１６…スペーサ、３１８…ゲートオキサイド層、３２０…オフセット層、３２２…ゲート層、３３４…シリコン含有エピタキシャル層、３３６…接触層、３３８…オフセット層

Claims (24)

  1. 基板上に極浅（ultra shallow）接合を形成する方法であって、
    前記基板上にシリコンカーボン層を堆積するステップと、
    前記基板にドーパントを曝露させるステップと、その後に、
    前記ドーパントとシリコンカーボン層を実質的にアニーリングするために、前記基板を９５０℃より高温に加熱するステップとを備える方法。
  2. 前記温度が１０００〜１１００℃である、請求項１に記載の方法。
  3. 前記温度が１０３０〜１０５０℃である、請求項１に記載の方法。
  4. 前記温度が約１０５０℃である、請求項１に記載の方法。
  5. 前記基板上にシリコンカーボン層を堆積するステップが、前記シリコンカーボン層をエピタキシャルに堆積する工程を備える、請求項１に記載の方法。
  6. 前記ドーパントが、ホウ素、ヒ素、リン、およびこれらの組み合わせからなる群より選択される、請求項１に記載の方法。
  7. 前記シリコンカーボン層にドーパントを曝露させるステップが、イオン注入プロセスを実行する工程を備える、請求項１に記載の方法。
  8. 前記注入プロセスが、約５×１０１４〜約１×１０１５原子／ｃｍ２の量のリンを約１〜約２ｋｅＶで注入するステップを備える、請求項７に記載の方法。
  9. 前記注入プロセスが、約５×１０１４〜約１×１０１５原子／ｃｍ２の量のホウ素を０．５ｋｅＶで注入するステップを備える、請求項７に記載の方法。
  10. 前記シリコンカーボン層にドーパントを曝露させるステップが、同時に前記基板上にシリコンカーボン層を堆積する工程を生じる、請求項１に記載の方法。
  11. 前記基板を加熱するステップがスパイクアニーリングを実行する工程を備える、請求項１に記載の方法。
  12. 前記極浅接合が、約３ｎｍ／１０年のドーパントプロフィールを有する、請求項１に記載の方法。
  13. 基板上に極浅接合を形成する方法であって、
    前記基板上にエピタキシャルシリコンカーボン層を堆積するステップと、
    前記シリコンカーボン層内にドーパントを注入するステップと、
    前記基板を９５０℃より高温に加熱するステップとを備える方法。
  14. 前記温度が１０００〜１１００℃である、請求項１３に記載の方法。
  15. 前記温度が約１０５０℃である、請求項１３に記載の方法。
  16. 前記ドーパントがホウ素、ヒ素、リン、およびこれらの組み合わせからなる群より選択される、請求項１３に記載の方法。
  17. 前記注入プロセスが、約５×１０１４〜約１×１０１５原子／ｃｍ２の量のリンを約１〜約２ｋｅＶにおいて注入するステップを備える、請求項１３に記載の方法。
  18. 前記シリコンカーボン層内にドーパントを注入するステップが、約５×１０１４〜約１×１０１５原子／ｃｍ２の量のホウ素を注入する工程を備える、請求項１３に記載の方法。
  19. 前記極浅接合が約３ｎｍ／１０年のドーパントプロフィールを有する、請求項１３に記載の方法。
  20. 前記基板を９５０℃より高温に加熱した後に、前記シリコンカーボン層の上方部分の置換型カーボン濃度が、前記シリコンカーボン層の下方部分の置換型カーボン濃度よりも低くなる、請求項１３に記載の方法。
  21. 前記シリコンカーボン層内に前記ドーパントを注入するステップが、プラズマ侵入イオン注入プロセスを実行する工程を備える、請求項１３に記載の方法。
  22. 前記基板上にエピタキシャルシリコンカーボン層を堆積するステップが、選択的なエピタキシャルプロセスを実行する工程を備える、請求項１３に記載の方法。
  23. 急なｐ−ｎ接合を有する構造であって、
    半導体基板と、
    エピタキシャルに堆積したシリコンカーボン層内に注入したイオンによって画定されたソース領域およびドレイン領域と、
    ゲート電極と誘電層を備えたゲートが上設されているチャネル領域とを備えている構造。
  24. 前記急なｐ−ｎ接合が、約３ｎｍ／１０年のドーパント接合プロフィールを有する、請求項２３に記載の構造。
JP2009510001A 2006-05-01 2007-04-30 炭素を混合したｓｉ膜を使用した極浅接合形成の方法 Withdrawn JP2009535859A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US79657406P 2006-05-01 2006-05-01
PCT/US2007/067806 WO2007130916A2 (en) 2006-05-01 2007-04-30 A method of ultra-shallow junction formation using si film alloyed with carbon

Publications (1)

Publication Number Publication Date
JP2009535859A true JP2009535859A (ja) 2009-10-01

Family

ID=38668472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009510001A Withdrawn JP2009535859A (ja) 2006-05-01 2007-04-30 炭素を混合したｓｉ膜を使用した極浅接合形成の方法

Country Status (7)

Country Link
US (1) US7732269B2 (ja)
EP (1) EP2024531A2 (ja)
JP (1) JP2009535859A (ja)
KR (1) KR101170210B1 (ja)
CN (1) CN101460654A (ja)
TW (1) TWI385732B (ja)
WO (1) WO2007130916A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Ｎｍｏｓエピ層の形成方法
JP2016530665A (ja) * 2013-05-28 2016-09-29 プラクスエア・テクノロジー・インコーポレイテッド アルミニウム・ドーパント組成物、そのような組成物を収容する準大気圧保管及び送達用パッケージ、並びに、そのような組成物を保管及び送達する方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795101B2 (en) * 2006-04-03 2010-09-14 United Microelectronics Corp. Method of forming a MOS transistor
US20080173239A1 (en) * 2007-01-24 2008-07-24 Yuri Makarov Method, system, and apparatus for the growth of SiC and related or similar material, by chemical vapor deposition, using precursors in modified cold-wall reactor
KR20100081667A (ko) * 2009-01-07 2010-07-15 삼성전자주식회사 스트레인드 채널을 갖는 반도체 장치 및 그 제조 방법
US8664126B2 (en) 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
US20140273524A1 (en) * 2013-03-12 2014-09-18 Victor Nguyen Plasma Doping Of Silicon-Containing Films
TW202425084A (zh) 2016-12-12 2024-06-16 美商應用材料股份有限公司 形成應變通道層的方法
US10115728B1 (en) * 2017-04-27 2018-10-30 International Business Machines Corporation Laser spike annealing for solid phase epitaxy and low contact resistance in an SRAM with a shared PFET and NFET trench
KR102568706B1 (ko) 2018-09-18 2023-08-21 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 통합 챔버들
US11195923B2 (en) 2018-12-21 2021-12-07 Applied Materials, Inc. Method of fabricating a semiconductor device having reduced contact resistance
WO2020131296A1 (en) 2018-12-21 2020-06-25 Applied Materials, Inc. Processing system and method of forming a contact
US11152479B2 (en) 2019-02-08 2021-10-19 Applied Materials, Inc. Semiconductor device, method of making a semiconductor device, and processing system
US11955482B2 (en) * 2020-05-18 2024-04-09 Intel Corporation Source or drain structures with high phosphorous dopant concentration
CN112376031B (zh) * 2020-11-27 2021-07-13 中国科学院兰州化学物理研究所 低温电子束激发等离子体注入碳纳米团簇制备低摩擦高耐磨硅橡胶表面的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717435A1 (en) 1994-12-01 1996-06-19 AT&T Corp. Process for controlling dopant diffusion in a semiconductor layer and semiconductor layer formed thereby
US6037640A (en) 1997-11-12 2000-03-14 International Business Machines Corporation Ultra-shallow semiconductor junction formation
US6087247A (en) * 1998-01-29 2000-07-11 Varian Semiconductor Equipment Associates, Inc. Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
US6462371B1 (en) 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
JP2001024194A (ja) * 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
US6410430B1 (en) 2000-07-12 2002-06-25 International Business Machines Corporation Enhanced ultra-shallow junctions in CMOS using high temperature silicide process
US6893907B2 (en) 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
US6780700B2 (en) * 2000-08-28 2004-08-24 Sharp Laboratories Of America, Inc. Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
US7064491B2 (en) * 2000-11-30 2006-06-20 Semequip, Inc. Ion implantation system and control method
AU2002306436A1 (en) * 2001-02-12 2002-10-15 Asm America, Inc. Improved process for deposition of semiconductor films
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6812523B1 (en) 2001-09-21 2004-11-02 Wei-Kan Chu Semiconductor wafer with ultra thin doping level formed by defect engineering
US6620697B1 (en) * 2001-09-24 2003-09-16 Koninklijke Philips Electronics N.V. Silicon carbide lateral metal-oxide semiconductor field-effect transistor having a self-aligned drift region and method for forming the same
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
US20040072446A1 (en) 2002-07-02 2004-04-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
US6835626B2 (en) * 2002-07-22 2004-12-28 University Of Houston Method to overcome instability of ultra-shallow semiconductor junctions
US6803297B2 (en) 2002-09-20 2004-10-12 Applied Materials, Inc. Optimal spike anneal ambient
US6897131B2 (en) 2002-09-20 2005-05-24 Applied Materials, Inc. Advances in spike anneal processes for ultra shallow junctions
JP2004363355A (ja) * 2003-06-05 2004-12-24 Hitachi Ltd 半導体装置及びその製造方法
US7132338B2 (en) 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7166528B2 (en) 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US8097924B2 (en) 2003-10-31 2012-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra-shallow junction MOSFET having a high-k gate dielectric and in-situ doped selective epitaxy source/drain extensions and a method of making same
US6872626B1 (en) * 2003-11-21 2005-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a source/drain and a transistor employing the same
US6972222B2 (en) 2004-01-09 2005-12-06 Taiwan Semiconductor Manufacturing Company Temporary self-aligned stop layer is applied on silicon sidewall
EP1713117B1 (en) * 2004-02-06 2011-01-19 Panasonic Corporation Process for producing a silicon carbide semiconductor device
DE112005000441B4 (de) * 2004-02-27 2020-03-26 Rohm Co. Ltd. Halbleiterbauteil und Verfahren zur Herstellung desselben
US7316960B2 (en) 2004-07-13 2008-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Strain enhanced ultra shallow junction formation
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013514673A (ja) * 2009-12-17 2013-04-25 アプライド マテリアルズ インコーポレイテッド Ｎｍｏｓエピ層の形成方法
JP2016530665A (ja) * 2013-05-28 2016-09-29 プラクスエア・テクノロジー・インコーポレイテッド アルミニウム・ドーパント組成物、そのような組成物を収容する準大気圧保管及び送達用パッケージ、並びに、そのような組成物を保管及び送達する方法

Also Published As

Publication number Publication date
KR20090009929A (ko) 2009-01-23
US20070256627A1 (en) 2007-11-08
EP2024531A2 (en) 2009-02-18
TW200802614A (en) 2008-01-01
WO2007130916A3 (en) 2008-04-24
KR101170210B1 (ko) 2012-08-01
CN101460654A (zh) 2009-06-17
US7732269B2 (en) 2010-06-08
WO2007130916A2 (en) 2007-11-15
TWI385732B (zh) 2013-02-11

Similar Documents

Publication Publication Date Title
US7732269B2 (en) Method of ultra-shallow junction formation using Si film alloyed with carbon
JP5303148B2 (ja) 交互ガス供給による選択的エピタキシープロセス
JP4918043B2 (ja) シリコンエピタキシャル膜形成方法
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US7132338B2 (en) Methods to fabricate MOSFET devices using selective deposition process
US7737007B2 (en) Methods to fabricate MOSFET devices using a selective deposition process
KR101385635B1 (ko) 실리콘과 탄소를 함유하는 에피택셜 층의 형성과 처리
US9064960B2 (en) Selective epitaxy process control
US20060166414A1 (en) Selective deposition

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100706