JP3432601B2 - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JP3432601B2
JP3432601B2 JP15953294A JP15953294A JP3432601B2 JP 3432601 B2 JP3432601 B2 JP 3432601B2 JP 15953294 A JP15953294 A JP 15953294A JP 15953294 A JP15953294 A JP 15953294A JP 3432601 B2 JP3432601 B2 JP 3432601B2
Authority
JP
Japan
Prior art keywords
film
gas
phosphorus
boron
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15953294A
Other languages
English (en)
Other versions
JPH088195A (ja
Inventor
清一 獅子口
一秀 長谷部
伸明 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
NEC Electronics Corp
Original Assignee
Tokyo Electron Ltd
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, NEC Electronics Corp filed Critical Tokyo Electron Ltd
Priority to JP15953294A priority Critical patent/JP3432601B2/ja
Priority to TW084106198A priority patent/TW271504B/zh
Priority to KR1019950016167A priority patent/KR100413914B1/ko
Publication of JPH088195A publication Critical patent/JPH088195A/ja
Priority to US08/864,907 priority patent/US5783257A/en
Application granted granted Critical
Publication of JP3432601B2 publication Critical patent/JP3432601B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、成膜方法に関する。
【０００２】
【従来の技術】半導体デバイスは種々の薄膜が積層され
て構成されており、リン（Ｐ）をドープしたポリシリコ
ン膜もその一つである。この種のポリシリコン膜は抵抗
素子、ゲート、配線などとして用いられており、その製
法については、制御性に優れ、またイオン打ち込みのよ
うな基板の損傷がないことから、減圧ＣＶＤ（Chemical
vapor deposition)が広く利用されている。
【０００３】リンドープのポリシリコン膜を減圧ＣＶＤ
により成膜する従来方法について、縦型熱処理装置を用
いた場合について述べると、ウエハボートに多数枚の半
導体ウエハ（「以下ウエハという。」）を載せて反応管
内にロードし、反応管内の温度を例えば５９０℃以上に
設定すると共に、例えばモノシラン（ＳｉＨ4 ）ガス及
びフォスフィン（ＰＨ3 ）ガスを反応管内に導入して所
定の真空度に維持しながらリンをドープしたポリシリコ
ン膜を成膜するようにしている。また成膜ガスとしてモ
ノシランガスの代りにジシラン（Ｓｉ2 Ｈ6 ）ガスを用
い、例えば５８０℃以下の温度でリンをドープしたアモ
ルファスシリコン膜を成膜し、この薄膜を例えば６００
〜１０００℃程度の温度でアニールしてポリ化する方法
も用いられている。
【０００４】
【発明が解決しようとする課題】ところで半導体デバイ
スのパターン線幅は非常に微細化しつつあり、リンをド
ープしたポリシリコン膜が用いられる抵抗素子の線幅も
例えば幅２μｍと微細なものになることがある。このよ
うにパターンの線幅が微細化すると、抵抗素子の抵抗値
のばらつきが、これが組み込まれるデバイスの特性のば
らつきとして大きく反映されてくる。従ってウエハ面
内、ウエハ面間、バッチ間における上述のポリシリコン
膜の抵抗値（シート抵抗）について非常に高い均一性が
要求されており、また微細化した夫々の素子間の抵抗値
についても高い均一性が要求されてくる。
【０００５】ここでポリシリコン膜の抵抗値を左右する
要因の一つとしてシリコン結晶のサイズが挙げられ、比
較的結晶サイズが大きいとポリシリコン微細抵抗素子間
のばらつきが生じる。その理由については、ポリシリコ
ン膜が例え同じ結晶粒径の集合体であったとしても、ウ
エハを各デバイスに切るときに図４（ａ）、（ｂ）に示
すようにポリシリコン膜の微細な抵抗素子に含まれる結
晶の数が抵抗素子間で異なってくる。そして微細な抵抗
素子間の結晶１０１の数のばらつきの程度は、結晶のサ
イズが大きい程高くなってくる。ここで例えばリンをド
ープする場合シリコン結晶の界面にリン１０２が析出し
て薄膜の抵抗値を高めるため、結晶の数のばらつきの程
度が高くなると、微細な抵抗素子間の均一性が低くなっ
てしまい、その結果デバイスの歩留まりが悪くなる。
【０００６】本発明は、このような事情のもとになされ
たものであり、その目的は、ポリシリコン膜の抵抗値の
均一性を高めることのできる成膜方法を提供することに
ある。
【０００７】
【課題を解決するための手段】請求項１の発明は、リン
またはボロンがドープされたポリシリコン膜を減圧ＣＶ
Ｄにより成膜する方法において、気密な反応容器内に被
処理体を配置し、加熱雰囲気にされた反応容器内にシラ
ン系のガスと、リンまたはボロンを膜中にドープするた
めのガスと、シリコン結晶の核を形成する成分を含むガ
スとを導入しながら化学的気相反応により被処理体にア
モルファスシリコン膜を形成する工程と、前記アモルフ
ァスシリコン膜を熱処理して、リンまたはボロンがドー
プされたポリシリコン膜を得る工程と、を含むことを特
徴とする。請求項２の発明は、リンまたはボロンがドー
プされたポリシリコン膜を減圧ＣＶＤにより成膜する方
法において、気密な反応容器内に被処理体を配置し、加
熱雰囲気にされた反応容器内にシラン系のガスと、リン
またはボロンを膜中にドープするためのガスと、シリコ
ン結晶の核を形成する成分を含むガスとを導入しながら
化学的気相反応により被処理体にリンまたはボロンがド
ープされたポリシリコン膜を得ることを特徴とする。
【０００８】請求項３の発明は、シリコン結晶の核を形
成する成分を含むガスは、Ｎ2 Ｏ、Ｏ2 、Ｏ3 またはＣ
Ｏ2 ガスから選ばれる１種以上のガスであることを特徴
とする。
【０００９】
【作用】反応管内にシラン系のガスと例えばＮ2 Ｏガス
とを導入して成膜を行うと、微小素子間の抵抗値が均一
なシリコン膜が得られる。これは、シラン系のガス例え
ばモノシランガスを用いて例えばアモルファスシリコン
膜を形成し、その後熱処理例えばアニールしてポリ化す
る場合、及び成膜時の温度をポリ化できる温度に設定し
てポリシリコン膜を成膜する場合の両方が含まれる。膜
の抵抗値が均一な理由は例えばＮ2 Ｏの分解により生成
された酸素がシリコン結晶の核となり、この結果シリコ
ン結晶のサイズが小さくなると共にそのサイズのばらつ
きも小さくなることによると推察される。
【００１０】
【実施例】図１は本発明を実施するための成膜装置の一
例を示す縦断側面図である。加熱炉１はベースプレート
１０上に設置されており、断熱層１１の内周面に、後述
の反応管を囲統するようにヒータ１２を設けて構成され
る。
【００１１】前記加熱炉１内には、例えば石英からな
る。上端が閉じている外管２１と、この外管２１内に同
心状に設置された例えば石英からなる内管２２とを備え
た被処理雰囲気を形成する２重管構造の反応容器である
反応管２が設けられている。
【００１２】前記外管２１及び内管２２は、各々その下
端にてステンレス等からなる筒状のマニホールド３に保
持されており、このマニホールド３の下端開口部には、
当該開口を気密に封止するためのキャップ部３１が開閉
自在に設けられている。
【００１３】前記キャップ部３１の中心部には、例えば
磁気シールにより気密な状態で回転可能な回転軸３２が
挿通されており、回転軸３２の下端は昇降台３３の回転
機構３４に接続されると共に、上端はターンテーブル３
５に固定されている。前記ターンテーブル３５の上方側
には、保温筒４０を介して被処理体保持具である例えば
石英製のウエハボート４が搭載されており、このウエハ
ボート４は、例えば１５０枚のウエハＷを所定間隔のピ
ッチで積み重ねて収容できるように構成されている。
【００１４】前記マニホールド３の下部側面には、成膜
用ガス導入管５、ドープ用ガス導入管６及び結晶核用ガ
ス導入管７が挿設されている。成膜用ガス導入管５及び
ドープ用ガス導入管６は、夫々マスフロコントローラ５
１、６１を介して図示しないガス供給源に接続され、夫
々成膜用ガスである例えばモノシラン（ＳｉＨ4 ）ガス
及びドープ用ガス例えばフォスフィン（ＰＨ3 ）ガスを
内管２２内に導入するように構成される。また前記結晶
核用ガス導入管７は、マスフロコントローラ７１を介し
て図示しないガス供給源に接続され、シリコン結晶の核
となる成分を含むガス例えばＮ2 Ｏガスを内管２２内に
導入するように構成される。
【００１５】また前記マニホールド３の上部側面には、
外管２１と内管２２との間隙から処理ガスを排出して反
応管２内を所定の減圧雰囲気に設定するために、真空ポ
ンプ８１に連結された排気管８が接続されている。
【００１６】次に上述の成膜装置を用いて行われる本発
明の実施例について説明する。先ずヒータ１２によりウ
エハボート４のセンター部（上下方向の中央部）の温度
が例えば５８０℃となるように反応管２内の被処理雰囲
気を加熱しておいて、例えば１５０枚のウエハＷを保持
したウエハボート５を反応管３内に下方開口部から昇降
台３３により搬入する。
【００１７】続いて反応管２内を例えば１ｍｍＴｏｒｒ
の真空度まで真空引きした後に成膜用ガス導入管５及び
ドープ用ガス導入管６からモノシランガス及びフォスフ
ィンガスを夫々８００〜１０００ＳＣＣＭ、１５０ＳＣ
ＣＭの流量で内管３２内に導入すると共に、結晶核用ガ
ス導入管７からＮ2 Ｏガスを例えば１〜５０ＳＣＣＭの
流量で内管３２内に導入し、反応管３内を例えば１．０
Ｔｏｒｒの圧力となるように排気を行い、ウエハボート
５を例えば１．０ｒｐｍの回転数で回転させながら３０
分間成膜を行う。
【００１８】このような成膜処理を行うことによりリン
をドープしたアモルファスシリコン膜が得られ、これを
例えば別の熱処理装置にて例えば８００℃の温度でアニ
ールすることによりポリシリコン膜が得られる。このよ
うなポリシリコン膜はウエハの面内及び面間においてま
たバッチ処理間においてもシート抵抗の均一性が高く、
その理由については次のように推察される。即ちＮ2 Ｏ
ガスは５８０℃付近でＮとＯとに分解し、このＯがポリ
シリコンまたはアモルファスシリコン膜中に取り込まれ
る。次いでこのシリコン膜をアニールしてポリ化（多結
晶化）するときに、膜中の前記Ｏがシリコン結晶の核と
なり、その核の数つまりＯの数が多いのでシリコン結晶
のサイズが小さくて揃ったものになる。ただし５８０℃
付近で成膜した場合、アモルファスシリコン膜とはいっ
ても一部ポリ化しているが、そのポリ化の部分において
もＯが結晶の核となるため、結晶のサイズが小さくて揃
っていることによりシリコン膜の素子間の抵抗値（シー
ト抵抗）の均一性が向上すると考えられる。
【００１９】ここで本発明方法の効果を確認するために
成膜時にガスを供給した場合と供給しない場合とについ
て、ポリシリコン膜中のシリコン結晶のサイズを調べた
ところ、図２に示す結果が得られた。ただしＳｉＨ4 ガ
ス及びＰＨ3 ガスの流量を夫々９５０ＳＣＣＭ、１３０
ＳＣＣＭとし、アニール温度を約９５０℃とした。
【００２０】この結果からＮ2 Ｏガスを供給することに
よりＯが結晶の核となってシリコン結晶のサイズが小さ
くなっていることがわかる。従ってウエハを各デバイス
に分断した場合、切った個所によってデバイス中の微小
抵抗素子に含まれる結晶の数は異なっているものの、結
晶のサイズが小さいため、微小抵抗素子間での結晶の数
の差の程度が小さくなるので、この結果ポリシリコン膜
の微小抵抗素子間で抵抗値の均一性が向上する。
【００２１】またＮ2 Ｏガスの流量を変えてポリシリコ
ン膜の抵抗値を調べたところ図３に示す結果が得られ
た。ただしＳｉＨ4 ガス及びＰＨ3 ガスの流量を夫々９
５０ＳＣＣＭ、１３０ＳＣＣＭとし、アニール温度を約
９５０℃とした。図２中○、△、□、◇は、夫々Ｎ2 Ｏ
ガスの流量が０（Ｎ2 Ｏガスを供給しない）、３ＳＣＣ
Ｍ、１５ＳＣＣＭ、７０ＳＣＣＭである。この結果から
わかるように、Ｎ2 Ｏガスの流量を大きくするにつれて
膜の抵抗値が高くなっている。その理由については、酸
素が膜中に取り込まれることによりシリコン結晶の成長
が遅れ、このためシリコンとリンとの結合が不十分とな
り抵抗値が高くなっていくと考えられる。そしてこの結
合の状態はＮ2 Ｏガスの流量により制御できるため、結
果としてＮ2 Ｏガスの流量によりポリシリコン膜の抵抗
値を制御できることになる。
【００２２】以上において、本発明は、ポリシリコン膜
にリンをドープすることに限られず、例えばＢＦ3 ガス
を用いてＢをドープする場合にも適用できるし、あるい
は不純物をドープしない場合にも結晶のサイズを小さく
出来るので有効である。。
【００２３】また本発明は、アモルファスシリコン膜を
アニールしてポリ化する場合に限らず、例えば６００℃
以上の成膜温度で成膜してポリシリコン膜を得る場合に
も適用してもよいし、処理の方式としは、バッチ式に限
らず枚葉式であってもよい。
【００２４】そしてまたシリコン結晶の核を形成する成
分を含むガスとしては、Ｎ2 Ｏガスに限らず、Ｏ2 ガス
やＯ3 ガスあるいはＣＯ2 などであってもよいし、更に
その成分としては、酸素以外のものであってもよい。な
お被処理体としてはウエハに限らず液晶パネルの製造工
程に用いられるガラス基板であってもよい。
【００２５】
【発明の効果】本発明によれば、ポリシリコン膜の結晶
のサイズを小さくすることができ、素子間抵抗値につい
て高い均一性を得ることができ、歩留まりを向上させる
ことができる。
【図面の簡単な説明】
【図１】本発明方法を実施するために用いられる成膜装
置の一例を示す断面図である。
【図２】Ｎ2 Ｏガスの流量とポリシリコン膜の結晶のサ
イズとの関係を示す特性図である。
【図３】ポリシリコン膜の抵抗値とＮ2 Ｏガスの流量と
の関係を示す特性図である。
【図４】ポリシリコン膜の結晶構造を模式的に示す模式
図である。
【符号の説明】
１ 加熱炉 ２ 反応管 ３ マニホールド ４ ウエハボート ５ 成膜用ガス導入管 ６ ドープ用ガス導入管 ７ 結晶核用導入管
フロントページの続き (72)発明者 重松 伸明 東京都新宿区西新宿２丁目３番１号 東 京エレクトロン株式会社内 (56)参考文献 特開 平５−275335（ＪＰ，Ａ) 特開 昭62−99463（ＪＰ，Ａ) 実開 平２−52328（ＪＰ，Ｕ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 リンまたはボロンがドープされたポリシ
    リコン膜を減圧ＣＶＤにより成膜する方法において、 気密な反応容器内に被処理体を配置し、加熱雰囲気にさ
    れた反応容器内にシラン系のガスと、リンまたはボロン
    を膜中にドープするためのガスと、シリコン結晶の核を
    形成する成分を含むガスとを導入しながら化学的気相反
    応により被処理体にアモルファスシリコン膜を形成する
    工程と、前記アモルファスシリコン膜を熱処理して、リンまたは
    ボロンがドープされたポリシリコン膜を得る工程と、を
    含む ことを特徴とする成膜方法。
  2. 【請求項２】 リンまたはボロンがドープされたポリシ
    リコン膜を減圧ＣＶＤにより成膜する方法において、 気密な反応容器内に被処理体を配置し、加熱雰囲気にさ
    れた反応容器内にシラン系のガスと、リンまたはボロン
    を膜中にドープするためのガスと、シリコン結晶の核を
    形成する成分を含むガスとを導入しながら化学的気相反
    応により被処理体にリンまたはボロンがドープされたポ
    リシリコン膜を得ることを特徴とする成膜方法。
  3. 【請求項３】 シリコン結晶の核を形成する成分を含む
    ガスは、Ｎ2 Ｏ、Ｏ2 、Ｏ3 またはＣＯ2 のガスから選
    ばれる１種以上のガスであることを特徴とする請求項１
    または２の成膜方法。
JP15953294A 1994-06-17 1994-06-17 成膜方法 Expired - Fee Related JP3432601B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP15953294A JP3432601B2 (ja) 1994-06-17 1994-06-17 成膜方法
TW084106198A TW271504B (ja) 1994-06-17 1995-06-16
KR1019950016167A KR100413914B1 (ko) 1994-06-17 1995-06-17 성막방법
US08/864,907 US5783257A (en) 1994-06-17 1997-05-29 Method for forming doped polysilicon films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15953294A JP3432601B2 (ja) 1994-06-17 1994-06-17 成膜方法

Publications (2)

Publication Number Publication Date
JPH088195A JPH088195A (ja) 1996-01-12
JP3432601B2 true JP3432601B2 (ja) 2003-08-04

Family

ID=15695832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15953294A Expired - Fee Related JP3432601B2 (ja) 1994-06-17 1994-06-17 成膜方法

Country Status (4)

Country Link
US (1) US5783257A (ja)
JP (1) JP3432601B2 (ja)
KR (1) KR100413914B1 (ja)
TW (1) TW271504B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017086B (zh) * 2008-05-02 2012-10-10 株式会社Eugene科技 用于沉积具有超细晶粒的多晶硅薄膜的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260734A (ja) 1998-03-12 1999-09-24 Nec Corp 半導体装置の製造方法
JPH11288893A (ja) 1998-04-03 1999-10-19 Nec Corp 半導体製造装置及び半導体装置の製造方法
US6194292B1 (en) * 1998-08-21 2001-02-27 Texas Instruments Incorporated Method of fabricating in-situ doped rough polycrystalline silicon using a single wafer reactor
US6615615B2 (en) 2001-06-29 2003-09-09 Lightwave Microsystems Corporation GePSG core for a planar lightwave circuit
JP5311791B2 (ja) * 2007-10-12 2013-10-09 東京エレクトロン株式会社 ポリシリコン膜の形成方法
KR101012103B1 (ko) * 2008-05-02 2011-02-07 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
US8981322B2 (en) * 2009-02-04 2015-03-17 Tel Epion Inc. Multiple nozzle gas cluster ion beam system
JPWO2014002353A1 (ja) * 2012-06-27 2016-05-30 パナソニックＩｐマネジメント株式会社 固体撮像素子及びその製造方法
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor
JPS6035746A (ja) * 1984-06-13 1985-02-23 Matsushita Electric Ind Co Ltd 電子写真感光体
JPH01268047A (ja) * 1988-04-19 1989-10-25 Nec Corp ポリシリコン抵抗の形成方法
KR920006197B1 (ko) * 1988-11-26 1992-08-01 삼성전자 주식회사 비정질 실리콘 태양전지
JPH0376022A (ja) * 1989-08-18 1991-04-02 Konica Corp 磁気記録媒体
US5080933A (en) * 1990-09-04 1992-01-14 Motorola, Inc. Selective deposition of polycrystalline silicon
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JPH04151839A (ja) * 1990-10-16 1992-05-25 Kawasaki Steel Corp シリコンオキシナイトライド膜の製造方法
US5159205A (en) * 1990-10-24 1992-10-27 Burr-Brown Corporation Timing generator circuit including adjustable tapped delay line within phase lock loop to control timing of signals in the tapped delay line
JPH06140324A (ja) * 1992-10-23 1994-05-20 Casio Comput Co Ltd 半導体薄膜の結晶化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017086B (zh) * 2008-05-02 2012-10-10 株式会社Eugene科技 用于沉积具有超细晶粒的多晶硅薄膜的方法

Also Published As

Publication number Publication date
KR100413914B1 (ko) 2004-03-30
TW271504B (ja) 1996-03-01
US5783257A (en) 1998-07-21
KR960002526A (ko) 1996-01-26
JPH088195A (ja) 1996-01-12

Similar Documents

Publication Publication Date Title
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
JP3184000B2 (ja) 薄膜の形成方法およびその装置
JP3023982B2 (ja) 成膜方法
KR101196576B1 (ko) 폴리실리콘막 형성 방법
WO2012029661A1 (ja) 半導体装置の製造方法及び基板処理装置
US5677235A (en) Method for forming silicon film
JP2010034580A (ja) 成膜装置及び成膜方法
KR20060044968A (ko) 성막 방법, 성막 장치 및 프로그램
JP3432601B2 (ja) 成膜方法
JPH0786174A (ja) 成膜装置
JP6937806B2 (ja) 基板処理装置、及び半導体の製造方法
JPH07230957A (ja) ボロン含有ポリシリコン膜の形成方法
JP2819073B2 (ja) ドープド薄膜の成膜方法
JP3158259B2 (ja) 成膜方法
US6537924B2 (en) Method of chemically growing a thin film in a gas phase on a silicon semiconductor substrate
KR100348833B1 (ko) 반도체 장치의 제조 공정
JP2005150701A (ja) 成膜装置及び成膜方法
JP2001308085A (ja) 熱処理方法
JPH05251347A (ja) 成膜方法
JPH06120150A (ja) 薄膜の処理方法
JPH03170676A (ja) 薄膜形成装置
JP3124302B2 (ja) 成膜方法
KR100280690B1 (ko) 도우프트 박막의 막형성방법
JPH1161421A (ja) 導電膜の形成方法
JP2002118070A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees