JPH1161421A - 導電膜の形成方法 - Google Patents
導電膜の形成方法Info
- Publication number
- JPH1161421A JPH1161421A JP10175610A JP17561098A JPH1161421A JP H1161421 A JPH1161421 A JP H1161421A JP 10175610 A JP10175610 A JP 10175610A JP 17561098 A JP17561098 A JP 17561098A JP H1161421 A JPH1161421 A JP H1161421A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- conductive film
- pressure
- film
- kept
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000000137 annealing Methods 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 13
- 238000010926 purge Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 8
- 239000002341 toxic gas Substances 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 claims description 8
- 239000012495 reaction gas Substances 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 abstract description 12
- 230000006641 stabilisation Effects 0.000 abstract description 2
- 238000011105 stabilization Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 abstract 1
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000005019 vapor deposition process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 36
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000009529 body temperature measurement Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 均一性に優れた薄膜の形成方法を提供する。
【解決手段】 導電膜の形成方法において：導電膜のを
付着する工程後に；導電膜を均質化するために、反応ガ
スの非存在下にアニーリングする工程を含む形成方法で
ある。
付着する工程後に；導電膜を均質化するために、反応ガ
スの非存在下にアニーリングする工程を含む形成方法で
ある。
Description
【０００１】
【発明の属する技術分野】本発明は、導電膜の形成方法
に関し、より詳細には、多結晶シリコンをウエハ上に、
例えば蒸着により付着するときなどの薄膜形成の際に、
膜の均一性を向上し得る方法に関する。
に関し、より詳細には、多結晶シリコンをウエハ上に、
例えば蒸着により付着するときなどの薄膜形成の際に、
膜の均一性を向上し得る方法に関する。
【０００２】
【従来の技術】導電膜は、通常、低圧化学気相蒸着（Ｌ
ＰＣＶＤ）法により、具体的には反応炉の形状によって
縦形反応炉と横形反応炉とに分類されるＣＶＤ装置のう
ち、縦形反応炉を用いて形成されており、下記にその反
応炉について概略説明する。
ＰＣＶＤ）法により、具体的には反応炉の形状によって
縦形反応炉と横形反応炉とに分類されるＣＶＤ装置のう
ち、縦形反応炉を用いて形成されており、下記にその反
応炉について概略説明する。
【０００３】上記の縦形反応炉は、図２に示すように、
チャンバー１３と、チャンバー１３の中央部に装備した
高純度石英材からなる反応管１５と、反応管１５内のウ
エハを搭載したボート１７と、チャンバー１３の外壁装
備内の加熱用ヒーティングコイル部１９と、チャンバー
１３の温度を測定するための縦形反応炉１０の片側に装
備された複数の温度センサー２１と、を有していた。そ
して、ボート１７は４つの部分１７ａ、１７ｂ、１７
ｃ、１７ｄに区分されているが、これらは物理的に仕切
られた区分ではない。縦形反応炉１０を用いて蒸着する
場合、チャンバー１３内の温度分布が均一ではないた
め、便宜上、温度分布に応じて４つの部分に区別してい
ることを意味する。上記の温度分布は、通常、次のよう
な平均温度を有している。１７ａ：約５７０℃、１７
ｂ：約５６７℃、１７ｃ：約５６３℃、そして１７ｄ：
約５６０℃である。
チャンバー１３と、チャンバー１３の中央部に装備した
高純度石英材からなる反応管１５と、反応管１５内のウ
エハを搭載したボート１７と、チャンバー１３の外壁装
備内の加熱用ヒーティングコイル部１９と、チャンバー
１３の温度を測定するための縦形反応炉１０の片側に装
備された複数の温度センサー２１と、を有していた。そ
して、ボート１７は４つの部分１７ａ、１７ｂ、１７
ｃ、１７ｄに区分されているが、これらは物理的に仕切
られた区分ではない。縦形反応炉１０を用いて蒸着する
場合、チャンバー１３内の温度分布が均一ではないた
め、便宜上、温度分布に応じて４つの部分に区別してい
ることを意味する。上記の温度分布は、通常、次のよう
な平均温度を有している。１７ａ：約５７０℃、１７
ｂ：約５６７℃、１７ｃ：約５６３℃、そして１７ｄ：
約５６０℃である。
【０００４】各温度区分の温度測定のために複数の温度
センサー２１を、外壁内の適切な位置にそれぞれ装備
し、温度制御のために加熱用コイル部１９がチャンバー
１３を取り囲んでいる。
センサー２１を、外壁内の適切な位置にそれぞれ装備
し、温度制御のために加熱用コイル部１９がチャンバー
１３を取り囲んでいる。
【０００５】このように構成した縦形反応炉を用いる、
従来の薄膜形成方法を、図３（Ａ）及び（Ｂ）に基づき
説明する。複数のウエハを搭載したボート１７を反応管
１５にローディングする初期工程Ｓ０、減圧工程Ｓ１、
蒸着工程Ｓ２、パージ工程Ｓ３、そして昇圧工程Ｓ４を
順に行う。
従来の薄膜形成方法を、図３（Ａ）及び（Ｂ）に基づき
説明する。複数のウエハを搭載したボート１７を反応管
１５にローディングする初期工程Ｓ０、減圧工程Ｓ１、
蒸着工程Ｓ２、パージ工程Ｓ３、そして昇圧工程Ｓ４を
順に行う。
【０００６】減圧工程（Ｓ１）では、チャンバー１３を
窒素置換し、その後、再度排気することにより、チャン
バー内の不要ガスを排除する。減圧は、温度５７０℃を
維持して１００〜１１０分間かけて、チャンバー１３の
圧力を７６０Torr（大気圧）から９０Paまで減圧する。
蒸着工程（Ｓ２）では、導電膜を蒸着するためにチャン
バー１３の下部から反応管１５に反応ガスとしてＰＨ3
及びＳｉＨ4を注入するが、このとき、温度５７０±１
０℃及び圧力９５０Paを維持する。工程（Ｓ２）の所要
時間は、蒸着する膜の厚さに依存し、通常、約２０分〜
２時間である。パージ工程（Ｓ３）では、蒸着工程（Ｓ
２）で発生した有毒ガスをチャンバー外に排出するため
にチャンバー１３を高真空（１０- 1〜１０- 5Pa）程度ま
で排気し、次いでＮ2ガスを注入し、さらに排気し、次
いで窒素置換後に、再度排気して、有毒ガスを確実に除
去する。工程（３）では、チャンバー１３の内部圧力
は、９０Paから高真空間を往復する。続いて、昇圧工程
（Ｓ４）では、チャンバー１３の圧力を大気圧まで昇圧
させることにより、従来は導電膜の形成を終了してい
た。
窒素置換し、その後、再度排気することにより、チャン
バー内の不要ガスを排除する。減圧は、温度５７０℃を
維持して１００〜１１０分間かけて、チャンバー１３の
圧力を７６０Torr（大気圧）から９０Paまで減圧する。
蒸着工程（Ｓ２）では、導電膜を蒸着するためにチャン
バー１３の下部から反応管１５に反応ガスとしてＰＨ3
及びＳｉＨ4を注入するが、このとき、温度５７０±１
０℃及び圧力９５０Paを維持する。工程（Ｓ２）の所要
時間は、蒸着する膜の厚さに依存し、通常、約２０分〜
２時間である。パージ工程（Ｓ３）では、蒸着工程（Ｓ
２）で発生した有毒ガスをチャンバー外に排出するため
にチャンバー１３を高真空（１０- 1〜１０- 5Pa）程度ま
で排気し、次いでＮ2ガスを注入し、さらに排気し、次
いで窒素置換後に、再度排気して、有毒ガスを確実に除
去する。工程（３）では、チャンバー１３の内部圧力
は、９０Paから高真空間を往復する。続いて、昇圧工程
（Ｓ４）では、チャンバー１３の圧力を大気圧まで昇圧
させることにより、従来は導電膜の形成を終了してい
た。
【０００７】上述のように、従来のＬＰＣＶＤ法では、
蒸着ガスがチャンバーの下部から注入するため、蒸着ガ
スが反応管の下部では粗密に分布するが、上部では相対
的に薄い濃度に分布するため、反応管の下部から上部で
は蒸着膜の厚さが変化する。そのため、蒸着膜の厚さを
均一にするために、前記反応管の下部の温度を上部より
約１０℃程度低くして蒸着工程を行い、必要な温度調節
はチャンバーの外壁に装備した加熱コイル及び各温度セ
ンサーの作用により行っていた。
蒸着ガスがチャンバーの下部から注入するため、蒸着ガ
スが反応管の下部では粗密に分布するが、上部では相対
的に薄い濃度に分布するため、反応管の下部から上部で
は蒸着膜の厚さが変化する。そのため、蒸着膜の厚さを
均一にするために、前記反応管の下部の温度を上部より
約１０℃程度低くして蒸着工程を行い、必要な温度調節
はチャンバーの外壁に装備した加熱コイル及び各温度セ
ンサーの作用により行っていた。
【０００８】しかしながら、このような従来の導電膜の
形成方法では、蒸着厚の均一性を確保するための上記の
ような温度調節も、１７ａ部分はほぼ結晶質の膜、１７
ｂ及び１７ｃ部分は結晶質と非晶質とが均衡に分布する
蒸着膜、１７ｄ部分はほぼ非晶質の蒸着膜が形成すると
いう欠点があった。
形成方法では、蒸着厚の均一性を確保するための上記の
ような温度調節も、１７ａ部分はほぼ結晶質の膜、１７
ｂ及び１７ｃ部分は結晶質と非晶質とが均衡に分布する
蒸着膜、１７ｄ部分はほぼ非晶質の蒸着膜が形成すると
いう欠点があった。
【０００９】蒸着工程を施した後、膜質の信頼性を向上
させるために熱処理工程を施すようになっているが、前
記のような膜質の差により熱処理中に非晶質膜は膜質厚
さが大きく減少するのに対し、結晶質膜の膜質厚さの減
少は微細であるため、各部分の膜質の厚さが異なって形
成され、抵抗などの性質の差を生ずるという問題点があ
った。
させるために熱処理工程を施すようになっているが、前
記のような膜質の差により熱処理中に非晶質膜は膜質厚
さが大きく減少するのに対し、結晶質膜の膜質厚さの減
少は微細であるため、各部分の膜質の厚さが異なって形
成され、抵抗などの性質の差を生ずるという問題点があ
った。
【００１０】
【発明が解決しようとする課題】本発明の目的は、この
ような従来の問題を鑑み、膜を、例えばＬＰＣＶＤ装置
の反応炉内で蒸着などにより付着する際に、パージ工程
を行うとともに、軽い熱処理（アニーリング）を行うこ
とにより、均一性の高い膜を提供することである。
ような従来の問題を鑑み、膜を、例えばＬＰＣＶＤ装置
の反応炉内で蒸着などにより付着する際に、パージ工程
を行うとともに、軽い熱処理（アニーリング）を行うこ
とにより、均一性の高い膜を提供することである。
【００１１】
【課題を解決するための手段】本発明によれば、導電膜
の形成方法において：導電膜を付着する工程後に；導電
膜を均質化するために、反応ガスの非存在下にアニーリ
ングする工程を含んでいる。
の形成方法において：導電膜を付着する工程後に；導電
膜を均質化するために、反応ガスの非存在下にアニーリ
ングする工程を含んでいる。
【００１２】導電膜の形成方法において： １）チャンバー１３内の圧力を減圧する工程； ２）前記チャンバー１３内に反応ガスを注入し、導電膜
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことが好ま
しい。
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことが好ま
しい。
【００１３】前記反応ガスが、ＰＨ3又はＢＦ2のいずれ
かをＳｉＨ4と組み合わせた混合ガス、すなわちＰＨ3と
ＳｉＨ4又はＢＦ2とＳｉＨ4のいずれかの組み合わせで
あることが好ましい。
かをＳｉＨ4と組み合わせた混合ガス、すなわちＰＨ3と
ＳｉＨ4又はＢＦ2とＳｉＨ4のいずれかの組み合わせで
あることが好ましい。
【００１４】工程（４）では、工程チャンバー内の温度
を約１０〜２０℃昇温して、アニーリングすることが好
ましい。工程（４）では、昇温速度は、８℃/minである
ことが好ましい。アニーリング時間は、１時間であるこ
とが好ましい。
を約１０〜２０℃昇温して、アニーリングすることが好
ましい。工程（４）では、昇温速度は、８℃/minである
ことが好ましい。アニーリング時間は、１時間であるこ
とが好ましい。
【００１５】工程（４）では、アニーリング温度は、５
９０±１０℃であることが好ましい。
９０±１０℃であることが好ましい。
【００１６】工程（２）において、チャンバー内温度
が、５７０±１０℃であることが好ましい。
が、５７０±１０℃であることが好ましい。
【００１７】チャンバー１３と、前記チャンバー１３の
内部中央に装備した反応管と、その中に４個の熱的区分
に分かれる、ウエハを搭載したボートと、前記チャンバ
ー１３の外壁に加熱用ヒータと、を含むホットウォール
式縦形ＣＶＤ装置を用いる、導電膜の形成方法におい
て： １）チャンバー１３内の圧力を減圧する工程； ２）前記チャンバー１３内に反応ガスを注入し、導電膜
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことが好ま
しい。
内部中央に装備した反応管と、その中に４個の熱的区分
に分かれる、ウエハを搭載したボートと、前記チャンバ
ー１３の外壁に加熱用ヒータと、を含むホットウォール
式縦形ＣＶＤ装置を用いる、導電膜の形成方法におい
て： １）チャンバー１３内の圧力を減圧する工程； ２）前記チャンバー１３内に反応ガスを注入し、導電膜
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことが好ま
しい。
【００１８】
【発明の実施の形態】本発明の実施の形態の例に基づ
き、詳細に説明する。図１は、本発明の形成方法の各工
程昇降温プロファイルであり、圧力の経時変化は従来法
のそれと同様であるため、図を省略している。
き、詳細に説明する。図１は、本発明の形成方法の各工
程昇降温プロファイルであり、圧力の経時変化は従来法
のそれと同様であるため、図を省略している。
【００１９】初期工程（Ｓ０）として、図２に示すチャ
ンバー１３内の反応管１５の中に、複数のウエハ（図示
していない）を搭載したボート１７をローディングす
る。チャンバー１３の初期条件は、圧力７６０Torr、温
度５７０±１０℃である。さらに、ボート１７内の温度
分布によって、便宜上、区分して言及する４つの部分、
１７ａ、１７ｂ、１７ｃ及び１７ｄの温度条件の温度条
件を、５７０±１０℃の範囲内で蒸着ガスの濃度と膜厚
を制御するため、それぞれ別個に調節する。その理由
は、減圧工程（Ｓ１）及び蒸着工程（Ｓ２）で、チャン
バー１３の下端から反応管１５に注入するガスの流れに
多く依存している、ボート１７の各部分に蒸着する導電
膜の蒸着特性を制御するためである。次いで、減圧工程
（Ｓ１）では、圧力を７６０Torrから９０Paまで減圧す
るが、温度は初期工程（Ｓ０）と同様に維持し、工程時
間は約１００〜１１０分である。次いで、蒸着工程（Ｓ
２）では、ウエハ上に導電膜を蒸着するために、減圧工
程（１）と同様の温度及び圧力条件下に、チャンバー１
３の下端から反応管１５にＰＨ3とＳｉＨ4又はＢＦ2と
ＳｉＨ4からなる反応ガスを注入する。また、工程時間
は所望する導電膜の蒸着厚さにより異なるが、通常、２
０分〜２時間である。次いで、パージ工程（Ｓ３）で
は、蒸着工程（Ｓ２）で発生した有毒ガスを外部に排出
するためにチャンバー１３を排気して、ほぼ真空状態に
し、さらにＮ2ガスを注入後、再び排気して、有毒ガス
を除去する。このとき、チャンバー１３の内部圧力は、
９０Paと高真空の間を往復する。次いで、アニーリング
工程（Ｓ４）では、チャンバー１３の圧力を大気圧まで
昇圧させる過程中、チャンバー１３の内部温度も同時に
上昇させて、ボート１７の各ウエハ上に蒸着した導電膜
を軽くアニーリングする。このとき、チャンバー１３内
の環境を昇温速度８℃/minで温度５８０℃〜６００℃に
する。ボート１７の各区分の温度上昇は次のようにな
る。１７ａは５７０℃→５８０℃に、１７ｂは５６７℃
→５８０℃に、１７ｃは５６３℃→５８３℃及び１７ｄ
は５６０℃→５８３℃まで、８℃/minの昇温速度で温度
が上昇する。温度安定化工程及び熱処理が終了するま
で、約１時間程度の工程である。
ンバー１３内の反応管１５の中に、複数のウエハ（図示
していない）を搭載したボート１７をローディングす
る。チャンバー１３の初期条件は、圧力７６０Torr、温
度５７０±１０℃である。さらに、ボート１７内の温度
分布によって、便宜上、区分して言及する４つの部分、
１７ａ、１７ｂ、１７ｃ及び１７ｄの温度条件の温度条
件を、５７０±１０℃の範囲内で蒸着ガスの濃度と膜厚
を制御するため、それぞれ別個に調節する。その理由
は、減圧工程（Ｓ１）及び蒸着工程（Ｓ２）で、チャン
バー１３の下端から反応管１５に注入するガスの流れに
多く依存している、ボート１７の各部分に蒸着する導電
膜の蒸着特性を制御するためである。次いで、減圧工程
（Ｓ１）では、圧力を７６０Torrから９０Paまで減圧す
るが、温度は初期工程（Ｓ０）と同様に維持し、工程時
間は約１００〜１１０分である。次いで、蒸着工程（Ｓ
２）では、ウエハ上に導電膜を蒸着するために、減圧工
程（１）と同様の温度及び圧力条件下に、チャンバー１
３の下端から反応管１５にＰＨ3とＳｉＨ4又はＢＦ2と
ＳｉＨ4からなる反応ガスを注入する。また、工程時間
は所望する導電膜の蒸着厚さにより異なるが、通常、２
０分〜２時間である。次いで、パージ工程（Ｓ３）で
は、蒸着工程（Ｓ２）で発生した有毒ガスを外部に排出
するためにチャンバー１３を排気して、ほぼ真空状態に
し、さらにＮ2ガスを注入後、再び排気して、有毒ガス
を除去する。このとき、チャンバー１３の内部圧力は、
９０Paと高真空の間を往復する。次いで、アニーリング
工程（Ｓ４）では、チャンバー１３の圧力を大気圧まで
昇圧させる過程中、チャンバー１３の内部温度も同時に
上昇させて、ボート１７の各ウエハ上に蒸着した導電膜
を軽くアニーリングする。このとき、チャンバー１３内
の環境を昇温速度８℃/minで温度５８０℃〜６００℃に
する。ボート１７の各区分の温度上昇は次のようにな
る。１７ａは５７０℃→５８０℃に、１７ｂは５６７℃
→５８０℃に、１７ｃは５６３℃→５８３℃及び１７ｄ
は５６０℃→５８３℃まで、８℃/minの昇温速度で温度
が上昇する。温度安定化工程及び熱処理が終了するま
で、約１時間程度の工程である。
【００２０】
【発明の効果】本発明の形成方法によれば、蒸着工程
後、チャンバー温度を上昇させて膜全体に熱処理を施
し、非晶質の膜質をほぼ均一に形成し得るため、膜質の
収縮がほとんど生じない。また、膜質を結晶化して面抵
抗を減少し得、さらに、導電膜が均一に付着するため、
薄膜の均一性に対する信頼性を向上し得るという効果が
ある。
後、チャンバー温度を上昇させて膜全体に熱処理を施
し、非晶質の膜質をほぼ均一に形成し得るため、膜質の
収縮がほとんど生じない。また、膜質を結晶化して面抵
抗を減少し得、さらに、導電膜が均一に付着するため、
薄膜の均一性に対する信頼性を向上し得るという効果が
ある。
【図１】本発明の形成方法の各工程昇降温プロファイル
である。
である。
【図２】ＬＰＣＶＤに用いる反応炉の概略構造を示す縦
断面図である。
断面図である。
【図３】従来の導電膜形成方法における各工程の温度及
び圧力の変化を示すグラフであり、（Ａ）は昇降温プロ
ファイル、（Ｂ）は圧力の経時変化の対数グラフであ
る。
び圧力の変化を示すグラフであり、（Ａ）は昇降温プロ
ファイル、（Ｂ）は圧力の経時変化の対数グラフであ
る。
１０：反応炉 １３：チャンバー １５：反応管 １７：ボート １９：ヒーティングコイル部、加熱用ヒータ部 ２１：温度センサー Ｓ０：初期工程 Ｓ１：減圧工程 Ｓ２：蒸着工程 Ｓ３：パージ工程 Ｓ４：アニーリング工程
Claims (7)
- 【請求項１】 導電膜の形成方法において：導電膜を付
着する工程後に；導電膜を均質化するために、反応ガス
の非存在下にアニーリングする工程を含むことを特徴と
する方法。 - 【請求項２】 導電膜の形成方法において： １）チャンバー１３内の圧力を減圧する工程； ２）前記チャンバー１３内に反応ガスを注入し、導電膜
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことを特徴
とする、請求項１記載の方法。 - 【請求項３】 前記反応ガスが、ＰＨ3又はＢＦ2のいず
れかをＳｉＨ4と組み合わせたガスである、請求項１又
は２記載の方法。 - 【請求項４】 工程（４）では、チャンバー内の温度を
約１０〜２０℃昇温して、アニーリングする、請求項１
〜３記載の方法。 - 【請求項５】 工程（４）では、昇温速度が８℃/minで
あり、アニーリング時間が１時間である、請求項１〜４
記載の方法。 - 【請求項６】 前記工程（２）では、チャンバー内温度
が、５７０±１０℃である、請求項１〜５記載の方法。 - 【請求項７】 チャンバー１３と、前記チャンバー１３
の内部中央に装備した反応管と、その中に４個の熱的区
分に分かれる、ウエハを搭載したボートと、前記チャン
バー１３の外壁に加熱用ヒータと、を含むホットウォー
ル式縦形ＣＶＤ装置を用いる、導電膜の形成方法におい
て： １）チャンバー１３内の圧力を減圧する工程； ２）前記チャンバー１３内に反応ガスを注入し、導電膜
を蒸着する工程； ３）前記蒸着工程で発生する有毒ガスをパージする工
程；そして ４）前記パージ工程とともに始める、大気圧へ圧力が回
復するまでアニーリングする工程を順次行うことを特徴
とする、請求項１又は３〜６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970030596A KR100244484B1 (ko) | 1997-07-02 | 1997-07-02 | 반도체소자의 제조방법 |
| KR30596/1997 | 1997-07-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1161421A true JPH1161421A (ja) | 1999-03-05 |
Family
ID=19513166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10175610A Pending JPH1161421A (ja) | 1997-07-02 | 1998-06-23 | 導電膜の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6083833A (ja) |
| JP (1) | JPH1161421A (ja) |
| KR (1) | KR100244484B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6117266A (en) * | 1997-12-19 | 2000-09-12 | Interuniversifair Micro-Elektronica Cenirum (Imec Vzw) | Furnace for continuous, high throughput diffusion processes from various diffusion sources |
| US20050037229A1 (en) * | 2001-01-19 | 2005-02-17 | Hitoshi Tanaka | Plated material, method of producing same, and electrical / electronic part using same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793277B2 (ja) * | 1989-02-28 | 1995-10-09 | インダストリアル・テクノロジー・リサーチ・インステイテユート | ＩｎＰ基板中へのＣｄ拡散方法 |
| JP2637265B2 (ja) * | 1990-06-28 | 1997-08-06 | 株式会社東芝 | 窒化珪素膜の形成方法 |
| US5192708A (en) * | 1991-04-29 | 1993-03-09 | International Business Machines Corporation | Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization |
| US5480300A (en) * | 1992-05-15 | 1996-01-02 | Shin-Etsu Quartz Products Co. Ltd. | Vertical heat-treating apparatus and heat insulator |
| JP3474258B2 (ja) * | 1994-04-12 | 2003-12-08 | 東京エレクトロン株式会社 | 熱処理装置及び熱処理方法 |
| JP3504784B2 (ja) * | 1995-09-07 | 2004-03-08 | 東京エレクトロン株式会社 | 熱処理方法 |
-
1997
- 1997-07-02 KR KR1019970030596A patent/KR100244484B1/ko not_active IP Right Cessation
-
1998
- 1998-06-16 US US09/097,680 patent/US6083833A/en not_active Expired - Lifetime
- 1998-06-23 JP JP10175610A patent/JPH1161421A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR100244484B1 (ko) | 2000-02-01 |
| US6083833A (en) | 2000-07-04 |
| KR19990008571A (ko) | 1999-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3265042B2 (ja) | 成膜方法 | |
| US20070292974A1 (en) | Substrate Processing Method and Substrate Processing Apparatus | |
| JPH0786174A (ja) | 成膜装置 | |
| US5677235A (en) | Method for forming silicon film | |
| JP3432601B2 (ja) | 成膜方法 | |
| JP6937806B2 (ja) | 基板処理装置、及び半導体の製造方法 | |
| JP3764689B2 (ja) | 半導体製造方法および半導体製造装置 | |
| WO2001061736A1 (fr) | Procede de traitement d'une plaquette | |
| JPH1161421A (ja) | 導電膜の形成方法 | |
| JP4553227B2 (ja) | 熱処理方法 | |
| JP2016178224A (ja) | シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置 | |
| US6531415B1 (en) | Silicon nitride furnace tube low temperature cycle purge for attenuated particle formation | |
| US20200203149A1 (en) | Method of growing doped group iv materials | |
| JPH10102256A (ja) | Ｃｖｄ装置 | |
| JP2723053B2 (ja) | 薄膜の形成方法およびその装置 | |
| US20220319846A1 (en) | Method of crystallizing amorphous silicon film and deposition apparatus | |
| JP4451508B2 (ja) | 気相成長方法 | |
| CN111834207B (zh) | 一种沉积多晶硅薄膜的方法 | |
| US8875656B2 (en) | Substrate processing apparatus | |
| JP2002118070A (ja) | 半導体装置の製造方法 | |
| JPH09129626A (ja) | 薄膜形成方法 | |
| WO2021187425A1 (ja) | 基板処理装置、排気装置、半導体装置の製造方法及びプログラム | |
| JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
| JP6778318B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
| JP3072723B2 (ja) | 半導体装置の製造方法及び製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050616 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |