CN111834207B - 一种沉积多晶硅薄膜的方法 - Google Patents
一种沉积多晶硅薄膜的方法 Download PDFInfo
- Publication number
- CN111834207B CN111834207B CN201910325184.1A CN201910325184A CN111834207B CN 111834207 B CN111834207 B CN 111834207B CN 201910325184 A CN201910325184 A CN 201910325184A CN 111834207 B CN111834207 B CN 111834207B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- cavity
- deposition
- substrate
- predetermined temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
Abstract
本申请提供一种沉积多晶硅薄膜的方法,包括:对于进行过多晶硅沉积的腔体,将该腔体加热到第一预定温度,并向该腔体内通入氮气;以及,将第一衬底放置于所述腔体内,将所述腔体加热到第二预定温度,并向该腔体内通入硅烷气体,以在所述第一衬底表面沉积第一多晶硅薄膜。根据本申请的方法,能够使得前后两次沉积的多晶硅的厚度均匀,提高晶圆良率,并提高生产效率。
Description
技术领域
本申请涉及半导体技术领域,尤其涉及一种沉积多晶硅薄膜的方法。
背景技术
多晶硅是一种晶面取向不同的晶粒组合的单质硅,多晶硅广泛应用于VDMOS、CMOS等制造工艺中。但随着技术发展,越来越多的低应力多晶硅用于半导体晶圆级硅基传感器制造领域。传统工艺中,多晶硅薄膜在620℃条件下沉积,而低应力多晶硅在600℃条件下沉积,以应对于传感器对应力的低应力要求。
多晶硅通过硅烷分解得到。硅烷分解的反应机理一般认为通过以下2步完成:
第一步:180℃时,SIH4→[SiH2]+H2(气相反应为硅烷在气象反应中热分解)
第二步:600℃时,[SIH2]→Si+H2,(表面反应为各组分的解离吸附,及固体硅的生成反应)
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
本申请的发明人发现,在基于标准8寸化学气相沉积(LPCVD)炉管TELα-8se机型进行多晶硅沉积时,经常会出现由于沉积的多晶硅膜厚偏移造成多晶硅掺杂后电阻偏离严重的情况,从而导致晶圆良率偏低,甚至晶圆废片。例如,以沉积515nm厚度多晶硅为例,有时,前后两炉沉积形成的多晶硅的膜厚偏差最多可达11.7nm。
本申请的发明人进一步发现,在使用硅烷形成多晶硅的过程中,上述第二步反应的生成物如果不能继续反应,便会以[SiH2]x的聚合物存在,由此,在腔体的炉管壁上会出现少量[SiH2]聚合物未完全分解。当腔体中放入下一批晶圆并进行新一次的多晶硅沉积时,炉管壁上沉积的[SiH2]x聚合物将缓慢分解产生H2,造成新一次的多晶硅沉积时,在同样沉积压力下,炉管腔体内[SiH2]含量较正常工艺低,同时会影响到多晶硅沉积厚度,容易出现多晶硅厚度偏移问题。
本申请的发明人通过试验发现,通过延长机台空闲时间,可以改善不同炉次沉积的多晶硅厚度偏移问题,例如,机台空闲时间小于5小时,后续加工炉次的多晶硅厚度和前一个批次相比会低10nm左右(以多晶硅的沉积厚度为515nm为例);又例如,多晶硅机台空闲时间超过5小时后,不同批次多晶硅沉积厚度的差异逐渐减少,其中,当机台空闲时间超过10小时后,前后炉次膜厚厚度变异减少到2nm以内。
试验表明,以沉积515nm厚度多晶硅为例,如果将机台空闲时间设置得较短,那么前后两批次的多晶硅膜厚偏差最多可达11.7nm。
在上述说明中,机台空闲时间定义为:机台沉积多晶硅时,前后两次沉积晶圆之间的空闲时间。
针对多晶硅沉积时出现的膜厚不均匀问题,虽然可以通过延长机台空闲时间来部分缓解,但是,如果机台空闲时间太长,会降低生产效率,不利于高效率地进行多晶硅沉积。
为了解决上述问题,本申请实施例提供一种沉积多晶硅薄膜的方法,在沉积多晶硅之前,对沉积多晶硅用的腔体进行加热,并向其中通入氮气,从而使反应腔的炉管壁上沉积的[SiH2]x聚合物分解,避免沉积多晶硅时,受到炉管壁沉积的[SiH2]x聚合物的影响,由此,使得前后两次沉积的多晶硅的厚度均匀,提高晶圆良率,并提高生产效率。
根据本申请实施例的一个方面,提供一种沉积多晶硅薄膜的方法,包括:
对于进行过多晶硅沉积的腔体,将该腔体加热到第一预定温度,并向该腔体内通入氮气;以及
将第一衬底放置于所述腔体内,将所述腔体加热到第二预定温度,并向该腔体内通入硅烷气体,以在所述第一衬底表面沉积第一多晶硅薄膜。
根据本申请实施例的另一个方面,其中,所述第一预定温度高于所述第二预定温度。
根据本申请实施例的另一个方面,其中,所述第一预定温度高于620℃。
根据本申请实施例的另一个方面,其中,维持所述腔体的温度在第一预定温度,并向所述腔体内通入氮气的时间为1~3小时。
根据本申请实施例的另一个方面,其中,通入氮气的流量为大于1.5slm,例如,2.5slm。
根据本申请实施例的另一个方面,其中,在将该腔体加热到第一预定温度,并向该腔体内通入氮气之前,所述方法还包括:
将第二衬底放置于所述腔体内,将所述腔体加热到第三预定温度,并向该腔体内通入硅烷气体,以在所述第二衬底表面沉积第二多晶硅薄膜。
根据本申请实施例的另一个方面,其中,所述第三预定温度与所述第二预定温度相同或不同。
本申请的有益效果在于:在沉积多晶硅之前,对沉积多晶硅用的腔体进行加热,并向其中通入氮气,从而使反应腔的炉管壁上沉积的[SiH2]x聚合物分解,避免沉积多晶硅时,受到炉管壁沉积的[SiH2]x聚合物的影响,由此,使得前后两次沉积的多晶硅的厚度均匀,提高晶圆良率,并提高生产效率。
参照后文的说明和附图,详细公开了本申请的特定实施方式,指明了本申请的原理可以被采用的方式。应该理解,本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内,本申请的实施方式包括许多改变、修改和等同。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是本申请实施例的沉积多晶硅薄膜的方法的一个示意图。
具体实施方式
参照附图,通过下面的说明书,本申请的前述以及其它特征将变得明显。在说明书和附图中,具体公开了本申请的特定实施方式,其表明了其中可以采用本申请的原则的部分实施方式,应了解的是,本申请不限于所描述的实施方式,相反,本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。
在本申请的下述说明中,第一衬底和第二衬底可以是半导体制造工艺中常用的晶圆,例如:单晶硅晶圆,绝缘体上的硅(SOI)晶圆,锗硅晶圆,应变硅晶圆等。
实施例
本申请实施例提供一种沉积多晶硅薄膜的方法,用于在衬底表面形成多晶硅。
图1是该方法的一个示意图,如图1所示,该方法包括:
步骤101、对于进行过多晶硅沉积的腔体,将该腔体加热到第一预定温度,并向该腔体内通入氮气;以及
步骤102、将第一衬底放置于所述腔体内,将所述腔体加热到第二预定温度,并向该腔体内通入硅烷气体,以在所述第一衬底表面沉积第一多晶硅薄膜。
在沉积多晶硅之前,对沉积多晶硅用的腔体进行加热,并向其中通入氮气,从而使反应腔的炉管壁上沉积的[SiH2]x聚合物分解,避免沉积多晶硅时,受到炉管壁沉积的[SiH2]x聚合物的影响,由此,使得前后两次沉积的多晶硅的厚度均匀,提高晶圆良率。
在本实施例中,进行多晶硅沉积的腔体例如可以是化学气相沉积(CVD)炉管的腔体,该化学气相沉积(CVD)炉管例如可以是低压化学气相沉积(LPCVD)炉管TELα-8se机型。
在本实施例的步骤101中,对于进行过多晶硅沉积的腔体,在进行下一炉次的多晶硅沉积之前,将该腔体加热到第一预定温度,并向该腔体内通入氮气,由此,使得前一炉次的多晶硅沉积过程中附着在腔体内壁的[SiH2]x聚合物分解,避免对下一炉次的多晶硅沉积造成影响。
在本实施例中,第一预定温度可以高于进行多晶硅沉积时的第二预定温度,由此,便于附着在腔体内壁的[SiH2]x聚合物分解。例如,该第一预定温度可以高于620℃,在一个具体实例中,该第一预定温度例如是635℃。
在本实施例的步骤101中,维持该腔体的温度在第一预定温度的情况下,向该腔体内通入氮气的时间可以为1~3小时,例如,3小时,由此,能够使在腔体内壁的[SiH2]x聚合物充分地分解。
在本实施例的步骤101中,维持该腔体的温度在第一预定温度的情况下,向该腔体内通入氮气的流量为大于1.5slm,例如2.5slm,由此,能够使附着在腔体内壁的[SiH2]x聚合物分解后的产物及时地从腔体内排出。其中,slm表示流量的单位,含义是标准状态下升/分钟(standard litre per minute)。
在本实施例的步骤102中,将第一衬底放置于该腔体内,将该腔体加热到第二预定温度,并向该腔体内通入硅烷气体,以在该第一衬底表面沉积第一多晶硅薄膜。其中,步骤102可以参考现有技术进行,例如,在步骤102中,该第二预定温度例如可以是600℃,腔体内压力为105mtorr,硅烷气体为SiH4(130sccm/95sccm/95sccm),通入硅烷气体的时间例如为92min,承载第一衬底的舟的转速1RPM(1转每分钟),沉积低应力的多晶硅薄膜,例如,多晶硅薄膜的应力为-380Mpa。此外,该第二预定温度也可以是620℃等。
在本实施例中,如图1所示,该方法还可以包括:
步骤103、在将该腔体加热到第一预定温度,并向该腔体内通入氮气之前,将第二衬底放置于所述腔体内,将所述腔体加热到第三预定温度,并向该腔体内通入硅烷气体,以在所述第二衬底表面沉积第二多晶硅薄膜。
在步骤103中,在第二衬底的表面沉积第二多晶硅薄膜。其中,第二衬底和第一衬底可以相同,也可以不同;第二多晶硅薄膜的沉积厚度与第一多晶硅薄膜的沉积厚度可以相同,也可以不同;第二多晶硅薄膜沉积时的第三预定温度与该第二预定温度相同或不同,例如,第二预定温度是600℃,第三预定温度可以是600℃或620℃等;沉积第二多晶硅薄膜时的硅烷气体的流量、腔体内的压力等条件可以与步骤102相同,也可以不同。
在本实施例中,在通过步骤103进行过多晶硅沉积后,通过步骤101将该腔体加热到第一预定温度,并向该腔体内通入氮气,由此,附着在腔体内壁的[SiH2]x聚合物得到分解,避免在步骤102沉积多晶硅时,受到炉管壁沉积的[SiH2]x聚合物的影响,由此,使得前后两个炉次沉积的多晶硅的厚度均匀,提高晶圆良率,并且,不需要在前后两个炉次之间设置较长的机台空闲时间,因此,能够提高生产效率。
下面,以一个具体的实例来说明本申请的沉积多晶硅薄膜的方法。该实例的方法中,在晶圆表面沉积的多晶硅的目标厚度为515nm包括如下步骤:
步骤1)、按照正常工序,在TELα-8se LPCVD机台上货仓内进行晶圆(即,第二衬底)上货,触发机台按钮开始生产。
步骤2)、多晶硅沉积过程中,温度(即,第三温度)使用600℃,压力105mtorr,气体SiH4(流量为130sccm/95sccm/95sccm),时间92分钟,承载晶圆的舟转速1RPM,沉积低应力(-380Mpa)的多晶硅薄膜,其中,sccm表示流量的单位,含义是标准状态下毫升/分钟。
步骤3)、LPCVD机台在多晶硅沉积完成后,测量多晶硅薄膜的厚度。
步骤4)、在下一炉次沉积多晶硅之前,运行一个氮气烘烤程式,即,将腔体加热到635℃,向腔体内通入氮气,时间3小时。
步骤5)、进行下一炉次的多晶硅沉积,即,进行步骤1)、步骤2)、步骤3)。
测试数据发现,根据上述方法沉积的各炉次的多晶硅薄膜的膜厚一致性有明显改善,不同炉次膜厚的差异性约为0.14%。
与之相对,在现有技术中,前后两个炉次的多晶硅沉积之间,不具有步骤4),而是使机台空闲,根据机台空闲时间的不同,膜厚的差异性最高可到1.14%左右。
在本实例中,采用现有技术,连续沉积7个炉次的多晶硅,炉次之间的空闲时间设定为3h或12h,测试并记录每次沉积的多晶硅厚度。此外,采用本实施例的方法(例如,上述步骤1)至步骤5)),连续沉积7个炉次的多晶硅,测试并记录每次沉积的多晶硅厚度。
采用本实施例的方法得到的7个炉次的多晶硅厚度与采用现有技术得到的7个炉次的多晶硅厚度如下述的表1所示。
表1
其中,第1炉至第7炉中,每一炉的机台空闲时间分别为:14.0小时,2.5小时,3.0小时,13.5.小时,2.5小时,10.5小时,12.5小时。
如表1所示,根据机台空闲时间的不同,膜厚的差异性最高可达1.14%左右;而在本申请中,通过在前后两个炉次之间引入高温氮气烘烤程序,膜厚的差异性约为0.14%,不同炉次之间的膜厚的均匀性得到了很大的提高。
以上结合具体的实施方式对本申请进行了描述,但本领域技术人员应该清楚,这些描述都是示例性的,并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改,这些变型和修改也在本申请的范围内。
Claims (4)
1.一种沉积多晶硅薄膜的方法,包括:
对于进行过多晶硅沉积的腔体,将该腔体加热到第一预定温度,并向该腔体内通入氮气;以及
将第一衬底放置于所述腔体内,将所述腔体加热到第二预定温度,并向该腔体内通入硅烷气体,以在所述第一衬底表面沉积第一多晶硅薄膜,
所述第一预定温度高于所述第二预定温度,
所述第一预定温度高于620℃,
维持所述腔体的温度在第一预定温度,并向所述腔体内通入氮气的时间为1~3小时。
2.如权利要求1所述的方法,其中,
通入氮气的流量为大于1.5slm。
3.如权利要求1所述的方法,其中,
在将该腔体加热到第一预定温度,并向该腔体内通入氮气之前,所述方法还包括:
将第二衬底放置于所述腔体内,将所述腔体加热到第三预定温度,并向该腔体内通入硅烷气体,以在所述第二衬底表面沉积第二多晶硅薄膜。
4.如权利要求3所述的方法,其中,
所述第三预定温度与所述第二预定温度相同或不同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910325184.1A CN111834207B (zh) | 2019-04-22 | 2019-04-22 | 一种沉积多晶硅薄膜的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910325184.1A CN111834207B (zh) | 2019-04-22 | 2019-04-22 | 一种沉积多晶硅薄膜的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111834207A CN111834207A (zh) | 2020-10-27 |
CN111834207B true CN111834207B (zh) | 2023-06-16 |
Family
ID=72912355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910325184.1A Active CN111834207B (zh) | 2019-04-22 | 2019-04-22 | 一种沉积多晶硅薄膜的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111834207B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6726955B1 (en) * | 2000-06-27 | 2004-04-27 | Applied Materials, Inc. | Method of controlling the crystal structure of polycrystalline silicon |
CN106449782A (zh) * | 2016-11-03 | 2017-02-22 | 国家电投集团西安太阳能电力有限公司 | 晶体硅太阳能电池氮化硅减反射膜结构及其制备方法 |
CN109449256A (zh) * | 2018-10-26 | 2019-03-08 | 含山县领创新材料科技有限公司 | 一种太阳能电池用硅基薄膜的低成本生产方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970006723B1 (ko) * | 1993-09-07 | 1997-04-29 | 한국과학기술원 | 입자 크기가 큰 다결정 규소 박막의 제조방법 |
TW392212B (en) * | 1998-09-21 | 2000-06-01 | Mosel Vitelic Inc | Low pressure silicon nitrides deposition method that can reduce particle production |
US20080246101A1 (en) * | 2007-04-05 | 2008-10-09 | Applied Materials Inc. | Method of poly-silicon grain structure formation |
CN101307488B (zh) * | 2007-05-15 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅薄膜的制备方法 |
CN101572228B (zh) * | 2008-04-28 | 2011-03-23 | 中芯国际集成电路制造(北京)有限公司 | 多晶硅薄膜及栅极的形成方法 |
KR101110079B1 (ko) * | 2009-04-28 | 2012-02-24 | 주식회사 유진테크 | 극미세 결정립 폴리 실리콘 박막 증착 방법 |
CN103540909B (zh) * | 2012-07-13 | 2016-05-11 | 无锡华润上华科技有限公司 | 一种lpcvd沉积多晶硅的方法 |
CN105529249A (zh) * | 2016-02-29 | 2016-04-27 | 上海华力微电子有限公司 | 一种多晶硅制备方法 |
-
2019
- 2019-04-22 CN CN201910325184.1A patent/CN111834207B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6726955B1 (en) * | 2000-06-27 | 2004-04-27 | Applied Materials, Inc. | Method of controlling the crystal structure of polycrystalline silicon |
CN106449782A (zh) * | 2016-11-03 | 2017-02-22 | 国家电投集团西安太阳能电力有限公司 | 晶体硅太阳能电池氮化硅减反射膜结构及其制备方法 |
CN109449256A (zh) * | 2018-10-26 | 2019-03-08 | 含山县领创新材料科技有限公司 | 一种太阳能电池用硅基薄膜的低成本生产方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111834207A (zh) | 2020-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3265042B2 (ja) | 成膜方法 | |
US5932286A (en) | Deposition of silicon nitride thin films | |
CN110205606B (zh) | 半导体器件的制造方法、衬底处理装置、及记录介质 | |
JPH01301589A (ja) | 半導体材料のエピタキシャル成長方法 | |
JPS61117841A (ja) | シリコン窒化膜の形成方法 | |
KR100906048B1 (ko) | Lpcvd 장치 및 lpcvd 장치를 이용한 폴리 실리콘증착 방법 | |
CN111834207B (zh) | 一种沉积多晶硅薄膜的方法 | |
JPH04326512A (ja) | ドープド薄膜の成膜方法 | |
WO2006088284A1 (en) | Method of depositing thin film | |
JPH0245326B2 (zh) | ||
CN101364531B (zh) | 膜层形成方法 | |
JP5336956B2 (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP4703891B2 (ja) | 薄膜製造方法 | |
JP3222723B2 (ja) | 半導体装置の製造方法 | |
JPS6228569B2 (zh) | ||
JP2002343792A (ja) | 膜形成方法及び装置 | |
JP2004186376A (ja) | シリコンウェーハの製造装置及び製造方法 | |
JP3072723B2 (ja) | 半導体装置の製造方法及び製造装置 | |
CN117038801A (zh) | 硅片及其加工方法及太阳能电池片的制备方法 | |
CN117238751A (zh) | 一种外延生长方法、系统及外延晶圆 | |
JPH1161421A (ja) | 導電膜の形成方法 | |
JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 | |
JP3057716B2 (ja) | 薄膜形成方法 | |
JP3068516B2 (ja) | 半導体装置の製造方法 | |
JPS6272131A (ja) | 気相反応方法及びその方法の実施に直接使用する気相反応装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |